JP5362137B2

JP5362137B2 - 撮像装置及びその制御方法

Info

Publication number: JP5362137B2
Application number: JP2013082911A
Authority: JP
Inventors: 誠伊勢
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2013-04-11
Filing date: 2013-04-11
Publication date: 2013-12-11
Anticipated expiration: 2029-04-07
Also published as: JP2013138523A

Description

本発明は、ハイビジョン等の高精細な動画の撮影が可能な撮像装置及び該撮像装置を制御する制御方法に関する。

ハイビジョンの動画撮影が可能な撮像装置では、静止画や動画の撮影に係る解像度や動作スピードの向上に対するニーズが高まってきている。しかし、解像度や動作スピードを高めると、消費電力が増大するため、装置の発熱やバッテリー容量の制約から録画可能時間や静止画の撮影枚数を増やすことは難しい。

図７及び図８を参照して、ハイビジョンの動画撮影が可能な従来の撮像装置の一例を説明する。

図７において、撮像素子１０１は、４チャンネルの分割出力形式になっている。ＡＦＥ１０３は、撮像素子１０１から出力されるチャンネルごとのアナログ映像信号をそれぞれデジタル画像信号へ変換する。

ハイビジョン動画性能を満たす解像度およびフレームレートでの読み出しを行うためには、極めて高いクロック動作周波数が要求される。撮像素子１０１の出力が４チャンネルの分割出力の形式をとるのは、ハイビジョン動画性能を満たすために増大したクロック動作周波数に対して、撮像素子１０１で実現可能な読み出しスピードまで１チャンネルあたりの読み出しの動作周波数を下げるためである。

ＤＦＥ１０４は、ＡＦＥ１０３の出力を受けて撮像素子１０１の出力に含まれるＦＴＮ（線キズや歪みなどの固定パターンノイズ）を補正するデジタル信号処理回路である。ＡＦＥ１０３及びＤＦＥ１０４の出力は、それぞれ１０ビットのパラレル形式のデジタル出力となっている。

ＰＳ回路（パラレル−シリアル変換回路）１０５は、１０ビットのＤＦＥ１０４のパラレル形式のデジタル出力をシリアル形式のデジタル信号に変換して低電圧の差動形式で出力する。

エンジン１１６は、チャンネルごとのＰＳ回路１０５の出力を受け、分割された撮像信号を統合、合成して静止画や動画などのコンピュータとの間で受渡し可能な形式のファイルを作成したり、表示部などへ表示可能な映像信号を生成する。

ＴＧ（タイミングジェネレータ）１０２は、撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６との同期をとり、これらを駆動するパルスを発生する。

ＣＰＵ１１５は、制御信号１１７により、撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６、ＴＧ１０２の動作を制御する。

図８は、図７に示す撮像装置において、動画記録を行う場合及び被写体のライブビュー表示を行う場合のそれぞれぞれの動作タイミングを説明するための説明図である。

動画記録を行う場合には、ＣＰＵ１１５が撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６、ＴＧ１０２に対して、制御信号１１７を介して動画記録動作モードへの移行指示を行う。

ＴＧ１０２は、動画記録動作モードへ移行すると、それに対応して垂直同期信号ＶＤを６０ｆｐｓのスピード（１秒間に６０回）で発生する。ＴＧ１０２が発生する垂直同期信号ＶＤを含む制御信号１１８を介して、撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６は、垂直同期信号ＶＤに同期して１秒間に６０コマのフィールド画像信号の読み出し、処理を行う。なお、ここでは、１フィールドの画像信号で１フレームを構成する例を示している。

一方、ライブビュー表示を行う場合には、ＣＰＵ１１５が撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６、ＴＧ１０２に対して、制御信号１１７を介してライブビュー動作モードへの移行指示を行う。

ＴＧ１０２は、ライブビュー動作モードへ移行すると、それに対応して動作クロック周波数を動画記録モード時の２分の１の周波数に切り換えることで垂直同期信号ＶＤを３０ｆｐｓのスピード（１秒間に３０回）に減速する。

撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６は、垂直同期信号ＶＤに同期して１秒間に３０コマのフィールド画像信号の読み出し、処理を行う。

このようにして、連続使用時間の最も長いライブビュー動作モード時において、動作クロック周波数を動画記録モード時の２分の１の周波数に切り換えることにより消費電力を低減し、装置全体の発熱量やバッテリーの消費量を抑えるようにしている。

しかし、撮像素子１０１やＡＦＥ１０３などのアナログ信号を取り扱うブロックは、動作クロック周波数とは無関係にバイアス電流などの定常的に電力を消費する電気回路の比重が大きい。そのため、ライブビュー動作モードで動作クロック周波数を２分の１にしても装置本体の消費電力は半減せず、通常、１５％程度の低減にしかならない。

また、ハイビジョンによる撮像装置の４チャンネル化により、並列処理に必要な装置規模が４倍となり、著しく消費電力が増大するなかで、アナログ信号処理ブロックの全体に占める電力消費の割合が次第に増加している。

一方で、伝送に必要なフレームレートに応じて撮像素子の駆動を間欠的に制御することにより、撮像装置の消費電力を削減する技術が提案されている（特許文献１）。

特開平１１−１６８７７０号公報

上記特許文献１の技術を適用して撮像素子１０１やＡＦＥ１０３などのアナログ信号処理ブロックの電力を間欠的に遮断することで、撮像装置のライブビュー動作モード時の消費電力を半減させることが考えられる。

しかし、ＣＰＵ１１５が撮像素子１０１、ＡＦＥ１０３、ＤＦＥ１０４、ＰＳ回路１０５、エンジン１１６、ＴＧ１０２に対して、フレーム毎に高速に、動作モードの切り換え制御や電力制御を行うことは、通信速度の制約から技術的に難しい。

そこで、本発明は、消費電力を抑えることができると共に、録画可能時間や静止画の撮影枚数の減少を招くことなく、高速かつ高精細な動画撮影を実現することができる撮像装置及びその制御方法を提供することを目的とする。

上記目的を達成するために、本発明の撮像装置は、複数の動作モードで駆動され、複数の画素を有する画素部及び該画素部から出力される撮像信号を処理する処理部を有する撮像処理手段と、該撮像処理手段のスタンバイ状態と通常状態を所定のタイミングで切り換え制御するインターバル制御手段と、該インターバル制御手段に対して前記撮像処理手段の動作モードに応じて制御信号を出力する制御手段と、を備え、前記インターバル制御手段は、前記画素部及び処理部に対して個別に設けられており、前記制御手段は、前記撮像処理手段の動作モードが所定の動作モードの場合に、前記画素部及び処理部に対して個別に設けられた前記インターバル制御手段に対して前記切り換え制御を実行させるための制御信号を出力する、ことを特徴とする。

本発明によれば、消費電力を抑えることができると共に、録画可能時間や静止画の撮影枚数の減少を招くことなく、撮像装置の高速かつ高精細な動画撮影を実現することができる。

本発明の第１の実施形態である撮像装置について説明するためのブロック図である。撮像装置における、被写体のライブビュー表示や静止画および各種動画の記録に移行する際の処理について説明するためのフローチャート図である。撮像処理部の詳細を説明するためのブロック図である。図１及び図３に示す撮像装置において、ＨＤ動画撮影処理を行う場合、及び被写体のライブビュー表示処理を行う場合の動作タイミングを説明するための説明図である。本発明の第２の実施形態である撮像装置において、ＨＤ動画撮影処理を行う場合、及び被写体のライブビュー表示処理を行う場合の動作タイミングを説明するための説明図である。本発明の第３の実施形態である撮像装置の撮像処理部を説明するためのブロック図である。従来の撮像装置の撮像処理部を説明するためのブロック図である。図７に示す撮像処理部の動作タイミングを説明するための説明図である。

以下、本発明の実施形態を図面を参照して説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態である撮像装置を説明するためのブロック図である。

本実施形態の撮像装置は、図１に示すように、システム制御部１１に、撮像処理部２１、電源スイッチ２２、電池残量検知部２３、記録媒体検知部２４、モードダイアルスイッチ２５、レリーズスイッチ２６、及び表示部２７が接続される。

システム制御部１１は、撮像装置全体を制御する。撮像処理部２１は、複数の動作モードで駆動され、撮像素子、及び該撮像素子から出力される撮像信号を処理する複数の処理部を有して、被写体の光学像から電気的な静止画および動画像を生成する。

電池残量検知部２３は、電池の装填の有無および残量を検知する。記録媒体検知部２４は、メモリカード等の記録媒体の装填の有無および記録残量を検知する。

モードダイアルスイッチ２５は、静止画および各種動画の撮影動作モードを検知する。レリーズスイッチ２６は、静止画や動画の動作開始を指示する。表示部２７は、装置の各種ステータス情報や撮像画像を表示する。

次に、図２を参照して、上記構成の撮像装置において、被写体のライブビュー表示や静止画および各種動画の記録に移行する際の処理について説明する。図２での各処理は、不図示のＲＯＭ等に記憶されたプログラムがＲＡＭにロードされて、システム制御部１１のＣＰＵ等により実行される。

ステップＳ１では、システム制御部１１は、電源スイッチ２２のＯＮ／ＯＦＦを判断し、電源スイッチ２２がＯＦＦの場合は、ステップＳ２に進み、電源スイッチ２２がＯＮの場合は、ステップＳ３に進む。

ステップＳ２では、システム制御部１１は、表示部２７の表示を終了状態に変更し、装置各部の不要な電源を遮断する等の所定の終了処理を行った後、ステップＳ１に戻る。

ステップＳ３では、システム制御部１１は、電池残量検知部２３により電池の残容量を確認するとともに、記録媒体検知部２４により記録媒体の装填の有無および残容量を確認し、動作情況に問題があるか否かを判断する。

そして、システム制御部１１は、動作状況に問題がある場合は、ステップＳ４に進み、動作状況に問題がない場合は、ステップＳ５に進む。

ステップＳ４では、システム制御部１１は、表示部２７を用いて画像や音声により所定の警告表示を行った後、ステップＳ１に戻る。

ステップＳ５では、システム制御部１１は、撮像処理部２１を制御し、ライブビュー表示処理を実行する。

具体的には、システム制御部１１は、撮像処理部２１の撮像素子をライン間引き、或いはライン加算等の方法で読み出し画素数をファインダー表示に適したライン数の信号に減らし、ファインダー動画として必要なレートに設定するファインダーモード駆動を行う。

そして、システム制御部１１は、撮像処理部２１で読み出されて、作成された画像データをファインダー画像として表示部２７に逐次表示し、ステップＳ６に進む。

ステップＳ６では、システム制御部１１は、レリーズスイッチ２６が押下されたか否かを判断し、押下されていない場合は、ステップＳ１に戻り、押下された場合は、ステップＳ７に進む。

ステップＳ７では、システム制御部１１は、モードダイアルスイッチ２５の操作位置を検知し、静止画撮影モードの位置であればステップＳ８に進み、ハイビジョン動画撮影モード（ＨＤ動画撮影モード）であれば、ステップＳ９に進む。また、システム制御部１１は、モードダイアルスイッチ２５の操作位置がＶＧＡ動画撮影モードであれば、ステップＳ１０に進む。

ステップＳ８では、システム制御部１１は、撮像処理部２１による所定の静止画撮影処理を終了した後、ステップＳ１に戻る。

ステップＳ９では、システム制御部１１は、撮像処理部２１による所定時間のＨＤ動画撮影処理を終了した後、ステップＳ１に戻る。

ステップＳ１０では、システム制御部１１は、撮像処理部２１による所定時間のＶＧＡ動画撮影処理を終了した後、ステップＳ１に戻る。

ここで、ＨＤ動画とは、たとえば、ハイビジョン方式の高精細、高フレームレート（１０８０ｐ、６０ｆｐｓ）の動画のことをいい、ＶＧＡ動画とは、標準的な画像サイズ（６４０×４８０）とフレームレートをもつ動画（３０ｆｐｓ）のことをいう。

次に、図３を参照して、撮像処理部２１の詳細を説明する。

図３において、撮像素子１は、４チャンネルの分割出力形式とされており、被写体の光学像を電気信号に変換する。ＡＦＥ３は、撮像素子１から出力されるチャンネルごとのアナログ映像信号をデジタル画像信号へ変換する信号処理回路である。

撮像素子１の出力が４チャンネルの分割出力の形式をとるのは、ハイビジョン動画性能を満たすために増大したクロック動作周波数に対して、撮像素子１で実現可能な読み出しスピードまで１チャンネルあたりの読み出しの動作周波数を下げるためである。

ＤＦＥ４は、ＡＦＥ３の出力を受けて撮像素子１の出力に含まれるＦＴＮ（線キズや歪みなどの固定パターンノイズ）を補正するためのデジタル信号処理回路である。ＡＦＥ３及びＤＦＥ４は、それぞれ１０ビットのパラレル形式のデジタル信号を出力する。

ＰＳ回路５は、１０ビットのＤＦＥ４のパラレル形式のデジタル出力をシリアル形式のデジタル信号に変換して低電圧の差動形式で出力するパラレル−シリアル変換処理回路である。

エンジン１７は、チャンネルごとのＰＳ回路５の出力を受けて分割された撮像信号を統合、合成して静止画や動画などのコンピュータとの間で受渡し可能な形式のファイルを作成したり、表示部２７へ表示可能な映像信号を生成する。

ＴＧ（タイミングジェネレータ）２は、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７との同期をとり、これらを駆動するパルスを発生する。

インターバル制御回路１６は、制御信号１９を介してインターバルに、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、ＴＧ２の動作モードの切り換えを行う。システム制御部１１は、インターバル制御回路１６に対して、制御信号１８を介して動作モードの切り換えを行う。

図４は、図１及び図３に示す撮像装置において、ＨＤ動画撮影処理を行う場合、及び被写体のライブビュー表示処理を行う場合の動作タイミングを説明するための説明図である。

ＨＤ動画撮影処理を行う場合は、システム制御部１１は、インターバル制御回路１６に対してＨＤ動画撮影動作モードへの移行指示を行う。

インターバル制御回路１６は、システム制御部１１からのＨＤ動画撮影動作モードへの移行指示を受けて、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、ＴＧ２に対して、個別にＨＤ動画撮影動作モードへの移行指示を行う。これにより、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２は、ＨＤ動画撮影動作モードへ移行する。

ＴＧ２は、ＨＤ動画撮影動作モードへ移行すると、それに対応して垂直同期信号ＶＤを６０ｆｐｓのスピード（１秒間に６０回）で発生する。

撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、及びエンジン１７は、垂直同期信号ＶＤに同期して１秒間に６０コマのフィールド画像信号の読み出し、処理を行う。なお、本実施形態では、１フィールドの画像信号で１フレームを構成する例を示す。

一方、ライブビュー表示処理を行う場合は、システム制御部１１は、インターバル制御回路１６に対してライブビュー動作モードへの移行指示を行うとともに、インターバル始動制御信号を発生する。

インターバル制御回路１６は、システム制御部１１からライブビュー動作モードへの移行指示を受け、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２に対して個別にライブビュー動作モードへの移行指示を行う。これにより、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２は、ライブビュー動作モードへ移行する。

また、インターバル制御回路１６は、システム制御部１１からのインターバル始動制御信号を受け、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２に対して、個別にフィールドごとのインターバル制御信号を発生する。

このインターバル制御信号は、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２に対して、１フィールドごとに交互にスタンバイ動作のＯＮ／ＯＦＦを行うように指示する制御信号である。

このインターバル制御信号により、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７及びＴＧ２は、１フィールドごとにスタンバイＯＮ状態となって撮像信号の読み出し及び処理を停止する。これにより、ＨＤ動画撮影動作時の半分のフレームレートに減速する（３０ｆｐｓ）。

撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７及びＴＧ２は、スタンバイＯＮ状態では、撮像信号の読み出し及び処理を停止することになるため、通常動作であるスタンバイＯＦＦ時の消費電力に比べて０に近い電力抑制状態にある。そのため、ＨＤ動画撮影動作時からのフレームレートの低減比率にほぼ比例して半分の消費電力に抑制される。

以上説明したように、本実施形態では、システム制御部１１の制御負荷を軽減しながらライブビュー表示処理時の消費電力を、ＨＤ動画処理時のフレームレートの低減比率にほぼ比例する消費電力に抑制することができる。これにより、撮像装置の消費電力を抑えることができると共に、録画可能時間や静止画の撮影枚数の減少を招くことなく、高速かつ高精細な動画撮影を実現することができる。

（第２の実施形態）
次に、図５を参照して、本発明の第２の実施形態である撮像装置について説明する。なお、上記第１の実施形態に対して重複又は相当する部分については、符号を流用して説明する。

本実施形態の撮像装置では、ＨＤ動画撮影処理からライブビュー表示処理に駆動モードを切り換える際に、フレームサイズを低減できることに着目して消費電力の削減を実現する。

図５は、図１及び図３に示す撮像装置において、ＨＤ動画撮影処理を行う場合、及び被写体のライブビュー表示処理を行う場合の動作タイミングを説明するための説明図である。

ここで、表示部２７に表示するためのライブビュー画像のフレームサイズは、通常、ＨＤ動画撮影時の画像のフレームサイズに較べて大幅に小さくても実用上問題ない。従って、同じフレームレートであれば、１フィールド内で、より短い読み出し時間で撮像信号を読み出すことが可能である。

このため、本実施形態では、１フィールド内の撮像信号の読み出し期間をスタンバイＯＦＦ状態とし、読み出し完了後から次のフィールドの読み出し開始までの期間をスタンバイＯＮ状態として、スタンバイ動作のＯＮ／ＯＦＦの切り換え制御を行う。

インターバル制御回路１６は、システム制御部１１からのインターバル始動制御信号を受け、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２に対して、個別にフィールドごとに２回のインターバル制御信号を発生する。

このインターバル制御信号は、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７、及びＴＧ２に対して、１フィールド内でスタンバイ動作のＯＮ／ＯＦＦの切り換え制御を行うように指示する制御信号である。

このインターバル制御信号により、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７及びＴＧ２は、１フィールド内の所定期間、スタンバイＯＮ状態となって撮像信号の読み出し及び処理を停止する。

撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７及びＴＧ２は、スタンバイＯＮ状態では、撮像信号の読み出し及び処理を停止することになるため、通常動作であるスタンバイＯＦＦ時の消費電力に比べて０に近い電力抑制状態にある。そのため、ＨＤ動画撮影動作時からのフレームサイズの低減比率にほぼ比例して半分の消費電力に抑制される。

前記撮像素子、ＡＦＥ、ＤＦＥ、ＰＳ、エンジン、ＴＧの各デバイスは、スタンバイオン状態においては、通常動作であるスタンバイオフ時の消費電力に比して、撮像信号の読み出しおよび処理を停止することになるため無に近い電力抑制状態にある。そのため、ＨＤ動画撮影動作時からのフレームサイズの低減比率にほぼ比例した消費電力に抑制される。

以上説明したように、本実施形態では、システム制御部１１の制御負荷を軽減しながらライブビュー表示処理時の消費電力を、ＨＤ動画処理時のフレームサイズの低減比率にほぼ比例する消費電力に抑制することができる。これにより、撮像装置の消費電力を抑えることができると共に、録画可能時間や静止画の撮影枚数の減少を招くことなく、高速かつ高精細な動画撮影を実現することができる。

なお、上記第１及び第２の実施形態では、ライブビュー動作モードを例に電力低減のための制御について説明した。しかし、たとえばＶＧＡ動画モードなど、ＨＤ動画に比較してフレームレートやフレームサイズの低減が可能な所定の動作モードであれば、同様の構成で同様の効果が得られる。

（第３の実施形態）
次に、図６を参照して、本発明の第３の実施形態である撮像装置について説明する。図６は、本発明の第３の実施形態である撮像装置の撮像処理部を説明するためのブロック図である。なお、上記第１又は第２の実施形態に対して重複する部分については、図に同一符号を付してその説明を省略する。

本実施形態の撮像装置は、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７及びＴＧ２ごとにインターバル制御回路１６を個別に設けて制御する。

これにより、個々のインターバル制御回路１６の制御負荷を軽減しつつ、撮像素子１、ＡＦＥ３、ＤＦＥ４、ＰＳ回路５、エンジン１７及びＴＧ２のスタンバイ動作のＯＮ／ＯＦＦをさらに高速に切り換えることを可能にしている。その他の構成及び作用効果は、上記第１又は第２の実施形態と同様である。

なお、本発明は、上記各実施形態に例示したものに限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

また、本発明の目的は、以下の処理を実行することによっても達成される。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出す処理である。

この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、次のものを用いることができる。例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等である。または、プログラムコードをネットワークを介してダウンロードしてもよい。

また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現される場合も本発明に含まれる。加えて、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。

更に、前述した実施形態の機能が以下の処理によって実現される場合も本発明に含まれる。即ち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行う場合である。

１撮像素子
２ＴＧ
３ＡＦＥ
４ＤＦＥ
５ＰＳ回路
１１システム制御部
１６インターバル制御回路
１７エンジン
２１撮像処理部

Claims

複数の動作モードで駆動され、複数の画素を有する画素部及び該画素部から出力される撮像信号を処理する処理部を有する撮像処理手段と、
該撮像処理手段のスタンバイ状態と通常状態を所定のタイミングで切り換え制御するインターバル制御手段と、
該インターバル制御手段に対して前記撮像処理手段の動作モードに応じて制御信号を出力する制御手段と、を備え、
前記インターバル制御手段は、前記画素部及び処理部に対して個別に設けられており、
前記制御手段は、前記撮像処理手段の動作モードが所定の動作モードの場合に、前記画素部及び処理部に対して個別に設けられた前記インターバル制御手段に対して前記切り換え制御を実行させるための制御信号を出力する、ことを特徴とする撮像装置。
前記制御手段は、前記撮像処理手段の動作モードがハイビジョン動画撮影に比べてフレームレート又はフレームサイズの低減が可能な動作モードの場合に、前記インターバル制御手段に対して前記切り換え制御を実行させるための制御信号を出力する、ことを特徴とする請求項１に記載の撮像装置。
前記動作モードが、ライブビュー動作モードである、ことを特徴とする請求項２に記載の撮像装置。
前記インターバル制御手段は、前記撮像処理手段に対してスタンバイ状態と通常状態を１フィールドごとに交互に切り換え制御する、ことを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
前記インターバル制御手段は、前記撮像処理手段に対してスタンバイ状態と通常状態を１フィールド内で切り換え制御する、ことを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
前記画素部から出力される撮像信号を処理する処理部には、前記画素部から出力されるアナログの撮像信号をデジタルの撮像信号へ変換する信号処理部、前記撮像信号のノイズを補正するノイズ補正部、パラレル形式からシリアル形式へ前記撮像信号を変換する変換部、コンピュータとの間で受渡し可能な形式のファイルを生成するファイル生成部、表示部へ表示可能な撮像信号を生成する表示信号生成部の少なくとも１つが含まれる、ことを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
複数の動作モードで駆動され、複数の画素を有する画素部及び該画素部から出力される撮像信号を処理する処理部を有する撮像処理手段を有する撮像装置の制御方法であって、
前記撮像処理手段の動作モードに応じて、該撮像処理手段のスタンバイ状態と通常状態を所定のタイミングで切り換え制御するインターバル制御手段に対して制御信号を出力する制御ステップを備え、
該制御ステップでは、前記撮像処理手段の動作モードが所定の動作モードの場合に、前記画素部及び処理部に対して個別に設けられる前記インターバル制御手段に対して、前記切り換え制御を実行させるための制御信号を出力する、ことを特徴とする撮像装置の制御方法。