JP5357808B2 - Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法 - Google Patents

Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP5357808B2
JP5357808B2 JP2010046312A JP2010046312A JP5357808B2 JP 5357808 B2 JP5357808 B2 JP 5357808B2 JP 2010046312 A JP2010046312 A JP 2010046312A JP 2010046312 A JP2010046312 A JP 2010046312A JP 5357808 B2 JP5357808 B2 JP 5357808B2
Authority
JP
Japan
Prior art keywords
igzo
amorphous oxide
film
insulating film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010046312A
Other languages
English (en)
Other versions
JP2011181800A (ja
Inventor
文彦 望月
賢一 梅田
真之 鈴木
淳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010046312A priority Critical patent/JP5357808B2/ja
Publication of JP2011181800A publication Critical patent/JP2011181800A/ja
Application granted granted Critical
Publication of JP5357808B2 publication Critical patent/JP5357808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、IGZO系アモルファス酸化物絶縁膜の製造方法及びこの製造方法を用いた電界効果型トランジスタの製造方法に関するものである。
電界効果型トランジスタは、半導体メモリ用集積回路の単位素子、高周波信号増幅素子、液晶駆動用素子等に用いられており、特に薄膜化したものは薄膜トランジスタ(TFT)として幅広い分野で用いられている。
電界効果型トランジスタを形成する半導体チャネル層(活性層)としては、シリコン半導体やその化合物が多く用いられており、高速動作が必要な高周波増幅素子、集積回路等には単結晶シリコン、低速動作で十分であるが、ディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられている。
ディスプレイ分野では、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。かかるフレキシブルデバイスには、可撓性の高い樹脂基板が主に用いられるが、樹脂基板は、その耐熱温度が通常150〜200℃、耐熱性の高いポリイミド系樹脂でも300℃程度とガラス基板等の無機基板に比して低い。
アモルファスシリコンは、その製造工程において300℃を超える高温の加熱処理が通常必要とされていることから、耐熱性の低い、現在のディスプレイにおけるフレキシブル基板などの支持基板には用いることが難しい。
一方、室温にて成膜可能であり、かつアモルファスでも半導体としての性能を出すことが可能なIn-Ga-Zn-O系(IGZO系)の酸化物半導体が東工大細野らにより発見され、次世代ディスプレイ用のTFT材料として有望視されている(非特許文献1、2)。また、IGZO系酸化物は、半導体のみならず、導電体や絶縁体の電気抵抗値となりうることが知られている。例えば、特許文献1の図4(本明細書図6)には、室温での真空成膜後に半導体膜であったアモルファスIGZO膜に120℃〜250℃のアニール処理(熱処理)を施すと、1桁〜3桁以上低抵抗化することが示されている。
また、特許文献2には、IGZO系アモルファス酸化物薄膜からなる半導体層とゲート絶縁膜を備えたトランジスタが開示されており、スパッタ成膜時のスパッタガス中の酸素流量比を10%以下として半導体膜を、20%以上としてゲート絶縁膜を成膜することが開示されている。特許文献2では、IGZO系アモルファス酸化物半導体膜を活性層とするトランジスタにおいて、ゲート絶縁膜を同じIGZO系酸化物膜とすることにより、製造プロセスを簡略化して低コスト化を図っている。製造プロセスの簡略化及び低コスト化の観点からは、このように同一元素からなる膜により半導体膜と絶縁膜、更には導電膜までを製造可能であることが好ましい。
特開2009−99847号公報 特開2007−109918号公報
K. Nomura et al, Science, 300 (2003) 1269. K. Nomura et al, Nature, 432 (2004) 488
しかしながら、特許文献2では、いずれの膜も室温成膜したものを、アニール処理を施すことなくそのまま用いている。室温成膜後にアニール処理等の安定化処理を施していないIGZO系のアモルファス酸化物半導体は、後工程において施される加熱処理(例えばパターニングの際に必要な加熱工程など)や、素子として用いた場合には駆動時にかかる電気的ストレスによってその抵抗値が変化する可能性がある。
本発明は上記事情に鑑みてなされたものであり、電気的ストレス及び熱に対して安定性の良好なIGZO系アモルファス酸化物絶縁膜を製造する方法、及び、素子安定性に優れ、且つ、簡易な製造プロセスにて低コストに製造可能なIGZO系電界効果型トランジスタの製造方法を提供することを目的とするものである。
本発明のIGZO系アモルファス酸化物絶縁膜の製造方法は、IGZO系アモルファス酸化物層を、背圧を5×10−4Pa超としてスパッタ成膜し、その後、100℃以上、300℃以下のアニール温度でアニール処理することにより、IGZO系アモルファス酸化物からなる絶縁膜を製造することを特徴とする。
本明細書において、IGZO系アモルファス酸化物薄膜とは、In,Gaを含むアモルファス酸化物薄膜を意味し、好ましくは更にZnを含むアモルファス酸化物薄膜を意味する。これらの金属元素以外に、ドーパントや置換元素等の他の元素を含んでいてもよい。
本明細書において、アニール処理とは、スパッタ成膜後のアニール処理に加え、スパッタ成膜された薄膜が加熱されるすべての処理を含むものとし、例えば、フォトリソグラフィ等のパターニング工程や、積層される膜の成膜工程における加熱処理等を含むものとする。
また、本明細書において「絶縁膜」は、比抵抗値が10Ω・cm以上の薄膜を意味する。
ここで、「スパッタ成膜における背圧」とは、スパッタ成膜する際に基板が設置される真空容器(成膜装置)内の到達真空度であり、成膜開始前、すなわち、成膜装置中に成膜ガスを導入する前の成膜装置内の真空度を意味する。
本明細書において、到達真空度(背圧)は、スパッタ成膜装置に設置されているイオンゲージ(電離真空計)の値を読み取った値としている。成膜装置内の到達真空度(背圧)は、成膜装置内の水分量(水分圧)と概ね等価であるため、質量分析計(例えば、アルバック社のQulee CGMシリーズ等)を用いて測定された水分圧から求めた値としてもよい。
本発明のIGZO系アモルファス酸化物絶縁膜の製造方法において、前記スパッタ成膜における成膜圧力を、10Pa以下とすることが好ましい。
また、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法において、前記スパッタ成膜における成膜ガスをArとOとを含むものとし、該成膜ガス中のArとOとの流量比をO/Ar≦1/15とすることが好ましい。
本発明の電界効果型トランジスタの製造方法は、基板上に、IGZO系アモルファス酸化物半導体層と,ソース電極と、ドレイン電極と,ゲート電極と,ゲート絶縁膜とを備えてなる電界効果型トランジスタの製造方法において、上記絶縁膜の製造方法を用いて前記ゲート絶縁膜を形成することを特徴とする。
また、本発明の電界効果型トランジスタの製造方法において、前記基板を、可撓性基板とすることができる。
本発明者は、IGZO系アモルファス酸化物薄膜を基板上にスパッタ成膜する際に、スパッタ成膜時の背圧と、スパッタ成膜後のアニール処理温度とを好適化することにより、熱安定性の良好なIGZO系アモルファス酸化物絶縁体薄膜を製造可能であることを見出した。本発明では、IGZO系アモルファス酸化物層を、背圧を5×10−4Pa超としてスパッタ成膜し、その後、100℃以上、300℃以下のアニール温度でアニール処理をするだけの簡易な方法により電気的ストレス及び熱に対して安定性の良好なIGZO系アモルファス酸化物絶縁体薄膜を製造することができる。
従って、IGZO系電界効果型トランジスタの製造方法において、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法によりゲート絶縁膜や層間絶縁膜等の絶縁層を製造することにより、電気的ストレス及び熱に対する安定性が良好なIGZO系アモルファス酸化物絶縁層を備え、素子安定性に優れるIGZO系電界効果型トランジスタを簡易な製造プロセスにて低コストに製造することができる。
スパッタ成膜時に背圧を変化させた時の成膜装置中の水分量と成膜されるIGZO系アモルファス酸化物薄膜中の水分量との関係を模式的に示す図 本発明に係る一実施形態の半導体装置(薄膜素子)の製造工程を示す断面図(その1) 本発明に係る一実施形態の半導体装置の製造工程を示す断面図(その2) 本発明に係る一実施形態の半導体装置の製造工程を示す断面図(その3) 本発明に係る一実施形態の半導体装置の製造工程を示す断面図(その4) 実施例1において異なる背圧でスパッタ成膜されたIGZO系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図 図3に示されるスパッタ成膜後のIGZO系アモルファス酸化物薄膜表面のOH基のピーク波長付近のIRスペクトルを示す図 比較例1において異なる酸素流量でスパッタ成膜されたIGZO系アモルファス酸化物薄膜の電気抵抗値とアニール処理温度との関係を示す図 特許文献1の図4
「IGZO系アモルファス酸化物絶縁膜の製造方法」
本発明者は、電気的ストレスや熱に対して安定性の良好なIGZO系アモルファス酸化物薄膜を製造する方法について鋭意検討を行った。その結果、成膜装置内の水分量によって成膜されるIGZO系アモルファス酸化物薄膜の電気抵抗値が変化すること、更に、その値は、スパッタ成膜後のアニール処理温度によって変化すること、つまり、成膜装置内の水分量とスパッタ成膜後のアニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域の範囲内の任意の電気抵抗値を有し、且つ、電気的ストレス及び熱に対して安定性の良好なIGZO系アモルファス酸化物薄膜も製造可能であることを見出した。(後記実施例1、図3を参照)。
本明細書において、「導電体」は、比抵抗値が100Ω・cm以下のものを意味する。また、「半導体」は、比抵抗値が10〜10Ω・cmの範囲内のものを意味する。また、本明細書において「絶縁体」は、比抵抗値が10Ω・cm以上のものを意味する。
スパッタ成膜において、成膜装置内の水含有量(水分圧)は、スパッタ成膜における背圧と相関があることが知られており、背圧が低い、すなわち高真空であるほど水分圧が低くなることが知られている。本発明者は、スパッタ成膜時の背圧を変化させて成膜した電気抵抗値の異なる各IGZO系アモルファス酸化物薄膜についてFT−IR測定による組成分析を実施し、その結果、それぞれの膜において、OH基のピーク面積が異なり、背圧を高くすると、OH基の量が増加すること、つまり、水含有量が増加していることを確認した(後記実施例、図4を参照)。
図1は、背圧(成膜装置内の到達真空度)を変化させた時の、成膜装置内の水分量と、成膜されたIGZO系アモルファス酸化物薄膜内の水分量との関係を示すイメージ図である。図示されるように、背圧が高いほど成膜装置内の水分量が多くなる。従って、膜中に取り込まれる水分が多くなり、薄膜の電気抵抗値に影響を及ぼすものと考えられる。
図1及び後記実施例図4より、スパッタ成膜直後のIGZO系アモルファス酸化物薄膜中の水分量(OH基量)は、スパッタ成膜時の背圧により変化することが確認できる。そして、図3には、スパッタ成膜時の背圧の違いとその後のアニール温度とにより導電体領域から絶縁体領域までの領域において様々な電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造できることが示されている。
成膜装置内の水分量の制御方法は、上記したスパッタ成膜における背圧による制御に限定されるものではなく、例えば、成膜中に水分直接を導入する方法等でも制御することが可能である。「課題を解決するための手段」の項において述べたように、背圧は、成膜ガスを導入する前の成膜装置内の真空度であり、容易に設定変更が可能なファクターであることから、背圧により酸化物薄膜中の水分量を制御することが好ましい。以下、背圧を制御して水分量を制御する方法を例に説明する。
図3には、アニール処理を施していない状態のスパッタ成膜直後のIGZO系アモルファス酸化物薄膜においても、背圧の違いにより異なる電気抵抗値を有するIGZO系アモルファス酸化物薄膜を成膜できることが示されているが、「発明が解決しようとする課題」の項において述べたように、なんらかの安定化処理を施していないスパッタ成膜のみの絶縁膜は、電気的ストレスや熱に対する安定性に問題がある。従って本発明のIGZO系アモルファス酸化物絶縁膜の製造方法では、スパッタ成膜後、安定化処理としてアニール処理を実施する。
すなわち、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法は、IGZO系アモルファス酸化物層を、背圧を5×10−4Pa超としてスパッタ成膜し、その後、100℃以上、300℃以下のアニール温度でアニール処理する。
アニール処理の方法は特に制限されないが、常圧でのアニールで充分であるため、ホットプレート等での加熱処理が容易な方法である。その他、クリーンオーブンや真空チャンバーを用いてもよい。
上記したように、本発明のIGZO系アモルファス酸化物絶縁体膜の製造方法では、スパッタ成膜においては、その背圧を変化させるだけであり、成膜装置内の水分量は、いずれのスパッタ成膜方法を用いても背圧により変化する。従って、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法において、スパッタ成膜の方法は特に制限されず、任意の方法を適用することができる。
スパッタ成膜方法としては、例えば、2極スパッタリング法、3極スパッタリング法、直流スパッタリング法、高周波スパッタリング法(RFスパッタリング法)、ECRスパッタリング法、マグネトロンスパッタリング法、対向ターゲットスパッタリング法、パルススパッタ法、及びイオンビームスパッタリング法等が挙げられる。
また、成膜を行う基板としては特に制限されず、本実施形態において、基板は特に制限されず、Si基板、ガラス基板、各種フレキシブル基板等、用途に応じて選択すればよい。本発明のIGZO系アモルファス酸化物絶縁膜の製造方法は、300℃以下の低温プロセスにより実施することができるので、耐熱性の低い樹脂基板にも好適に適用することができる。従って、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法は、フレキシブルディスプレイ等に用いられる薄膜トランジスタ(TFT)の製造にも適用することが可能である。
フレキシブル基板としては、ポリビニルアルコール系樹脂,ポリカーボネート誘導体(帝人(株):WRF),セルロース誘導体(セルローストリアセテート,セルロースジアセテート),ポリオレフィン系樹脂(日本ゼオン(株):ゼオノア、ゼオネックス),ポリサルホン系樹脂(ポリエーテルサルホン,ポリサルホン),ノルボルネン系樹脂(JSR(株): アートン),ポリエステル系樹脂(PET,PEN,架橋フマル酸ジエステル)ポリイミド系樹脂,ポリアミド系樹脂,ポリアミドイミド系樹脂,ポリアリレート系樹脂,アクリル系樹脂,エポキシ系樹脂,エピスルフィド系樹脂,フッ素系樹脂,シリコーン系樹脂フィルム,ポリベンズアゾ-ル系樹脂,シアネート系樹脂,芳香族エーテル系樹脂(ポリエーテルケトン),マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、
また、これら樹脂基板中に酸化ケイ素粒子,金属ナノ粒子,無機酸化物ナノ粒子,無機窒化物ナノ粒子, 金属系・無機系のナノファイバー又はマイクロファイバー,カーボン繊維,カーボンナノチューブ,ガラスフェレーク,ガラスファイバー,ガラスビーズ,粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、
薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層(ex.SiO2, Al2O3, SiOxNy)と有機層(上記)を交互に積層することで少なくとも1回以上の接合界面を有するバリア性能を有する複合材料、
ステンレス基板、あるいはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、あるいは、表面に酸化処理(例えば、陽極酸化処理)を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。
IGZO系アモルファス酸化物としては、下記一般式(P1)で表されるInGaZnO(IGZO)等のホモロガス化合物が一例として挙げられる。
(In2−xGa)O・(ZnO)・・・(P1)
(式中0≦x≦2かつmは自然数)
成膜時の成膜圧力は特に制限されないが、成膜圧力が高すぎると成膜速度が遅くなり生産性が悪くなることから、10Pa以下であることが好ましく、5Pa以下であることがより好ましく、1Pa以下であることが更に好ましい。
スパッタ成膜時の成膜ガスは特に制限されないが、ArとOとを含むものが挙げられる。
「背景技術」の項目において述べたように、かかる成膜ガス中のArとOの流量比により、スパッタ成膜される膜の電気抵抗値が変化するので、本発明の成膜方法において、背圧に加えてこの流量比も変化させて電気抵抗値を制御してもよいが、酸素分圧を高くすることにより成膜速度が低下する傾向があり、後記比較例1の図5に示されるように、背圧及びアニール処理温度によっては、成膜時の酸素分圧の電気抵抗値への影響はほとんどなくなる場合もある。本発明では、背圧とアニール処理温度を好適化するだけで、絶縁体領域の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造することができるので、酸素分圧O/Arは1/15以下の一定値とすることが好ましい。
後記実施例1では、成膜圧力0.8Pa,投入電力DC50W,Ar:30sccm、O:0.25sccmの条件で、背圧及びアニール処理温度を変化させて様々な電気抵抗値を示すIGZO系アモルファス酸化物薄膜を製造した。図3に示されるように、背圧が高い範囲と低い範囲、そしてその中間領域とで、アニール処理温度に対する電気抵抗値(比抵抗値)の変化の仕方が異なる。
図3の○,●のプロット(背圧5×10−4Pa,5×10−3Pa)はアニール温度100℃〜300℃の範囲で極大値を有しその後400℃付近では1×10−6付近の電気抵抗値まで減少して、ほぼ一定値を示す傾向がある。極大値付近の電気抵抗値は絶縁体領域(電気抵抗値10Ω以上)のものであることから、5×10−4Pa超の背圧で100℃〜300℃の範囲内の好適な温度でアニール処理をすることにより、絶縁体領域の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造することができる。
このようにして製造されたIGZO系アモルファス酸化物絶縁膜は、成膜後にアニール処理を施してあるため、電気的ストレス及び熱に対して安定性が良好なものとなる。従って、スパッタ成膜時の背圧とアニール処理の温度は、所望の絶縁性(電気抵抗値)が得られるように、かかる範囲内で選択することができる。
図3において、極大値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため好ましい。アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なければ、アニール処理をホットプレートにより実施する場合など、アニール処理中の薄膜の膜面内に温度分布がある場合であっても、膜面内の電気抵抗値の均一性への影響を小さくすることができる。アニール処理温度は、用いる基板の耐熱温度によって、上限が決まってくるため、基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極大値を有するような背圧とすることにより、膜面内の導電性の均一性が高い、信頼性の優れた絶縁膜を製造することができる。
極大値を示すアニール処理温度は、図3に示されるように背圧によって異なると考えられる。従って、極大値を示すアニール処理温度が不明な背圧条件である場合は、背圧を5×10−4Pa超としてスパッタ成膜し、その後、100℃以上、300℃以下の範囲でアニール処理した場合における、IGZO系アモルファス酸化物層の電気抵抗値のアニール処理温度依存性を予め取得し、電気抵抗値の変化率が0となる温度付近(±5℃)でアニール処理を行うことが好ましい。基板の耐熱性に応じて、アニール処理温度を決定し、そのアニール処理温度付近に極大値を有するような背圧とすることにより、膜面内の絶縁性の均一性が高く、信頼性の優れた絶縁膜を製造することができる。
以上説明したように、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法によれば、IGZO系アモルファス酸化物層を、背圧を5×10−4Pa超としてスパッタ成膜し、その後、100℃以上、300℃以下のアニール温度でアニール処理をするだけの簡易な方法により、電気的ストレス及び熱に対する安定性の良好なIGZO系アモルファス酸化物絶縁体薄膜を製造することができる。
また、上記本発明のIGZO系アモルファス酸化物絶縁膜の製造方法では、アニール処理温度が100℃〜300℃である。従って、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法は、樹脂基板などの耐熱性の低い可撓性基板上にも適用することができる。
「電界効果型トランジスタ(薄膜トランジスタ:TFT)」
図2Aから図2Dを参照して、上記本発明のIGZO系アモルファス酸化物絶縁膜の製造方法により製造されたIGZO系アモルファス酸化物絶縁膜を備えた電界効果型トランジスタ及びその製造方法について説明する。本実施形態では、ボトムゲート型を例として説明する。図2Aから図2Dは、電界効果型トランジスタ(TFT)の製造工程図(基板の厚み方向の断面図)である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
図2Dに示されるように、本実施形態の電界効果型トランジスタ(TFT)2は、基板B上に、IGZO系アモルファス酸化物薄膜1からなる活性層(半導体層)11及び上記本発明のIGZO系アモルファス酸化物絶縁膜の製造方法により製造されたゲート絶縁膜31を備えたものである。
図3に示されるように、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法では、背圧5×10−4Pa超、アニール処理温度100℃以上、300℃以下の範囲内であれば、電気的ストレス及び熱に対する安定性の良好なIGZO系絶縁膜を製造することができるので、半導体装置等の薄膜素子において、他の層のアニール処理条件等にあわせてアニール処理温度を選択し、かかるアニール処理温度において所望の絶縁性(電気抵抗値)を与える背圧を選択することが可能である。
従って、本発明によれば、電気ストレス及び熱に対する安定性の優れたゲート絶縁膜31を備え、素子安定性に優れるIGZO系電界効果型トランジスタを、簡易な製造プロセスにて低コストに製造することができる。
以下に、TFT2の製造方法の詳細について説明する。
まず、図2Aに示すように、基板Bを用意し、nSi等からなるゲート電極21を形成した後、上記本発明のIGZO系アモルファス酸化物絶縁膜の製造方法により、IGZO系アモルファス酸化物薄膜1からなる(不可避不純物を含んでもよい。)ゲート絶縁膜31を形成する。ゲート絶縁膜31の形成方法は、上記実施形態において説明したとおりであり、例えば、基板Bが、ガラス転移温度が220℃付近の樹脂基板である場合は、背圧5×10−4Paとして、200℃のアニール処理をすることにより、絶縁性の良好なゲート絶縁膜31を形成することができる。基板Bは、上記実施形態で説明したのと同様の基板が使用できる。
次いで、図2Bに示すように、IGZO系アモルファス酸化物薄膜1からなる(不可避不純物を含んでもよい)半導体層11(活性層11)を形成する。半導体層11(活性層11)の形成方法は特に制限されないが、プロセスがより容易となるように、ゲート絶縁膜31と同様の装置(成膜方法)にて半導体層1も形成することが好ましい。
次に、図2Cに示すように、活性層11上にソース電極22及びドレイン電極23を形成する。
最後に、図2Dに示すように、活性層11、ソース電極22及びドレイン電極23上に保護膜(絶縁膜)32を形成する。
以上の工程により、本実施形態のTFT2が製造される。
上記実施形態では、ゲート絶縁膜31を上記本発明のIGZO系アモルファス酸化物絶縁膜の製造方法により成膜したが、層間絶縁膜等のその他の絶縁層を上記本発明のIGZO系アモルファス酸化物絶縁膜の製造方法により製造してもよい。
本実施形態の電界効果型トランジスタ(TFT)2は、上記本発明のIGZO系アモルファス酸化物薄膜1の製造方法を用いて、ゲート絶縁膜31や層間絶縁膜等の絶縁層を製造する。従って、IGZO系電界効果型トランジスタの製造方法によれば、電気的ストレス及び熱に対する安定性が良好なIGZO系アモルファス酸化物絶縁層を備え、素子安定性に優れるIGZO系電界効果型トランジスタを簡易な製造プロセスにて低コストに製造することができる。
既に述べたように、図3には、導電膜及び半導体膜についても同様に、スパッタ成膜時の背圧と、アニール処理の温度の組み合わせを好適化することにより、任意の電気抵抗値を有し、且つ、電気的ストレス及び熱に対して安定性の良好なIGZO系アモルファス酸化物薄膜を製造可能であることが示されている。
例えば、図3の▲,◇のプロット(背圧6×10−6Pa,1×10−5Pa:背圧の低い領域(高真空))はアニール温度100℃〜300℃の範囲で極小値を有し、その後400℃付近では1×10付近の電気抵抗値まで上昇して、ほぼ一定値を示す傾向がある。ここで、極小値付近の電気抵抗値は導電体領域(電気抵抗値100Ω・cm以下、好ましくは10Ω・cm以下)のものであることから、1×10−5Pa以下の背圧で100℃〜300℃の範囲内の好適な温度でアニール処理をすることにより、導電体領域の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造することができる。
更に、極大値と同様、極小値付近の温度でのアニール処理は、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なくなるため、先述と同効果が得られ、好ましい。
極小値を示すアニール処理温度は、図3に示されるように背圧によって異なると考えられる。従って、極小値を示すアニール処理温度が不明な背圧条件である場合は、背圧を1×10−5Pa以下の所定値としてIGZO系アモルファス酸化物層をスパッタ成膜し、100℃以上、300℃以下の範囲でアニール処理した場合における、IGZO系アモルファス酸化物層の電気抵抗値のアニール処理温度依存性を予め取得し、電気抵抗値の変化率が0となる温度付近(±5℃)でアニール処理を行うことが好ましい。
図3の■,□,◆,△のプロット(背圧1×10−4Pa,6.5×10−5Pa,5×10−5Pa,2×10−5Pa)では、アニール温度を上昇させることで、電気抵抗値が300℃までの領域で連続的に増大している。また、◆のプロットについては、150℃〜250℃のアニール処理温度範囲において、傾きが非常に緩やかになって10〜10Ω・cmの範囲のほぼ一定な値を示す形となっている。
10〜10Ω・cmの電気抵抗値は、一般に良好なON−OFF特性が得られる半導体領域の電気抵抗値10〜10Ω・cmの範囲内の値である。更に、本発明者は電気抵抗値とキャリア密度とは相関があることを確認している。従って、かかる背圧条件及びアニール処理温度範囲とすることにより、膜面内のキャリア密度の均一性が高く、ON−OFF特性の良好な信頼性の優れたIGZO系アモルファス酸化物半導体膜を製造することができる。
図3には、背圧1×10−5Pa以上、5×10−4Pa以下、アニール処理温度100℃〜300℃の範囲において、好適な背圧とアニール処理温度との組み合わせを選択することにより、電気抵抗値10〜10Ω・cmの範囲内の良好なON−OFF特性が得られる半導体膜を製造することができることが示されている。
また、背圧5×10−5Paとした場合は、150℃〜250℃のアニール処理温度範囲において、アニール処理温度の面内均一性が及ぼす電気抵抗値への影響が少なく、アニール処理中の薄膜の膜面内の温度分布などによる、膜面内の電気抵抗値の均一性への影響を小さくすることができることも示されている。
更に、図3には、アニール処理温度を400℃以上とすれば、スパッタ成膜時の背圧に関わらず、良好なON−OFF特性が得られる半導体領域の電気抵抗値を有し、膜面内のキャリア密度の均一性が高く、信頼性の優れたIGZO系アモルファス酸化物薄膜を製造できることが示されている。
図3に示されるように、背圧5×10−5Paの場合は、150℃〜220℃(耐熱性が220℃のため)のアニール処理において良好な半導体層1(活性層11)を製造することができる。また、スパッタ成膜はゲート絶縁膜と同様の条件とし、その後アニール処理を100℃程度で実施することによってより、容易なプロセスにて半導体層1を形成することができる。
上記した、半導体膜、絶縁膜、導電膜を製造する際の好適な背圧とアニール処理温度の条件を纏めると、半導体膜は下記式(1)及び(2)を満足する条件で、絶縁膜は下記式(2)及び(3)を満足する条件で、導電膜は下記式(2)及び(4)を満足する条件で製造することが好ましい。また、半導体膜は、更に、下記式(5)を満足する条件で製造することがより好ましい。
下記式で示されるように、本発明のIGZO系アモルファス酸化物絶縁膜の製造方法は、300℃以下の低温プロセスにより実施することができるので、耐熱性の低い可撓性基板にも好適に適用することができる。つまり、本発明の電界効果型トランジスタの製造方法によれば、フレキシブルディスプレイ等に用いられる薄膜トランジスタ(TFT)の製造にも適用することが可能である。
図3に示されるように、電気抵抗値10〜10Ω・cmの範囲内の良好なON−OFF特性が得られる半導体膜を、下記式(1)及び(2)、又は、(3)及び(2)を満足する範囲全てにおいて得られるわけではない。図3には、下記式(1)を満足する範囲において背圧が低いほど(高真空に近いほど)、良好なON−OFF特性が得られる半導体膜を製造可能なアニール温度は、下記式(2)を満足する範囲において高くなる傾向が示されている。
例えば、かかる半導体膜を成膜可能な条件としては、例えば、下記式(6)及び(7)を満足する条件,下記式(8)及び(9)を満足する条件,下記式(10)及び(11)を満足する条件,及び下記式(12)及び(13)を満足する条件が挙げられる(Pは前記背圧、Tは前記アニール処理の温度である。)。なお、下記式(6),(8),(10),(12)の背圧Pの値は、±10%の幅を有するものとする。
下記式(6)〜(13)に示された範囲外であっても、下記式(1)を満足する任意の背圧における(2)式を満足するアニール温度と電気抵抗値との関係を調べ、その結果見出される、背圧とアニール温度との組あわせであれば、良好なON−OFF特性が得られる半導体膜を製造することができる。
1×10−5≦P(Pa)≦5×10−4 ・・・(1)、
100≦T(℃)≦300 ・・・(2)、
5×10−4≦P(Pa) ・・・(3)、
P(Pa)≦1×10−5 ・・・(4)、
2×10−5≦P(Pa)≦1×10−4 ・・・(5)、
P(Pa)=2×10−5 ・・・(6)、
200≦T(℃)≦300 ・・・(7)、
P(Pa)=5×10−5 ・・・(8)、
120≦T(℃)≦270 ・・・(9)、
P(Pa)=6.5×10−5 ・・・(10)、
100≦T(℃)≦240 ・・・(11)、
P(Pa)=1×10−4 ・・・(12)、
100≦T(℃)≦195 ・・・(13)
図3の▲,◇のプロット(背圧6.0×10−6Pa,1×10−5Pa)は、通常スパッタ成膜を実施している高真空な状態の背圧であることから、実施例1により、スパッタ成膜時の背圧と、アニール処理温度の組み合わせを好適化することにより、導電体領域から絶縁体領域までの任意の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造できるとすることができる。
更に、通常の高真空による成膜では、アニール処理温度を100℃〜300℃の範囲とすると低抵抗化してしまい、アニール処理は400℃以上の温度で行わなければ良好なON−OFF特性を有する半導体膜を得ることができないことが示されている。このことは比較例1の図5よりも明らかであるが、成膜時の酸素流量を制御し、as-depoの抵抗値を変化させることで、導電膜となる領域を狭くすることは可能である。例えば、比較例1の図5で示すと、成膜時のO流量0.25sccmの場合は、300℃以下の領域であるが、0.33sccm、0.4sccmとすると200℃以上300以下の領域となる。これは、言い換えれば半導体領域として得られる膜のアニール温度領域を広げることが可能となる。
このように、スパッタ成膜時の背圧によってアニール処理温度に対する電気抵抗値の変化の仕方が異なることはこれまでに報告された例はない。
上記本発明者らの知見によれば、背圧およびアニール温度の組み合わせを変化させることで、絶縁体領域の抵抗値を有するIGZO系アモルファス酸化物薄膜に加えて、導電体領域から半導体領域の範囲内の任意の電気抵抗値を有するIGZO系アモルファス酸化物薄膜も合わせて製造することができるので、基板上に、IGZO系アモルファス酸化物絶縁膜だけでなく、半導体領域および導電体領域の所定の電気抵抗値を有する複数のIGZO系アモルファス酸化物薄膜を、スパッタ成膜において背圧を変化させるだけの簡易な方法で成膜して電界効果型トランジスタを製造することができ、好ましい。
例えば、基板上に絶縁体領域の所定の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を本発明の製造方法により製造した後、スパッタ成膜における背圧を下げて本発明の製造方法により、半導体領域の所定の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造することができる。この場合、アニール処理の温度は、全ての層を同じとするか、又は、上層の層のアニール温度の方が、下層の層のアニール温度よりも低い温度となるようにすることが好ましい。
製造プロセスの簡易化の点では、できるだけ多くの層を上記IGZO系アモルファス酸化物薄膜の製造方法により製造することが好ましい。
上記実施形態では、ボトムゲート型の電界効果型トランジスタについて説明したが、トップゲート型の電界効果型トランジスタにも好適に適用することができる。
本発明に係る実施例及び比較例について説明する。
(実施例1)
約1cmの正方形の市販の合成石英基板(1mm厚,T−4040合成石英基板)上に、InGaZnO(at比)多結晶ターゲットを用いて、基板上に膜厚50nmのIGZO膜を成膜した。
背圧及びアニール処理温度によるIGZO膜の電気抵抗値への影響を調べるために、背圧(成膜前到達真空度)を、それぞれ、6×10−6Pa,1×10−5Pa,2×10−5Pa,5×10−5Pa,6.5×10−5Pa,1×10−4Pa,5×10−4Pa,2×10−3Paとして、それぞれサンプルを用意した。この時、背圧の設定は、スパッタ装置の成膜室を大気解放後に真空排気を開始し、スパッタ装置備え付けイオンゲージにて所望の背圧条件に到達確認後に成膜を開始することで行った。その他の成膜条件は、基板温度Ts=常温、Ar/O混合雰囲気(Ar流量30sccm,O流量0.25sccm)、成膜圧力0.8Pa、基板―ターゲット間距離150mm、ターゲット投入電力DC50W(IGZO)、成膜時間約19分であった。
スパッタ成膜後、アニール処理をする前の5種類のサンプルについて膜厚及び組成をXRFにより測定した結果、いずれのサンプルも、In:Ga:Zn=1:0.9:0.7、膜厚約50nmであることを確認した。
次に、上記サンプルに対してホットプレートを用いて、各種アニール処理温度(100℃,150℃,200℃,250℃,300℃,350℃,400℃,450℃,500℃,600℃)にて5分間アニールを施し、ハイレスタ(三菱化学製,MCP−HT450(プローブタイプURS))を用いて電気抵抗値(比抵抗)測定を行った。その結果を図3に示す。
図3には、例えば、アニール処理温度250℃の場合、電気抵抗値が背圧条件により約9桁変化していることが示されている。図3より、スパッタ成膜時の背圧とアニール処理温度とを好適化することにより、導電体領域〜絶縁体領域において任意の電気抵抗値を有するIGZO系アモルファス酸化物薄膜を製造できることが確認された。
スパッタ成膜時の背圧が膜特性に与える要因を調べるために、スパッタ成膜後アニール未処理の5種類のサンプル及びリファレンスとして用いた石英基板について表面のFT−IR測定(ThermoFisher製Nicolet4700)をATR法により実施した。その結果を図4に示す。図4に示されるように、いずれのサンプルもOH基の伸縮振動に由来するピーク(2500cm−1〜4000cm−1までの範囲のブロードなピーク)が観測され、背圧が高くなるにつれてそのピーク面積が大きくなることが確認された。
なお、上記傾向は、ターゲットとして複数のターゲットを用いる共スパッタにおいても同様であることを確認してある。
(比較例1)
背圧を1×10−6Paの一定条件とし、成膜ガスの酸素流量を0.25sccm,0.33sccm,0.4sccmと変化させた以外は実施例1と同様としてIGZOアモルファス酸化物薄膜のサンプルを作製し、実施例1と同様のアニール条件でアニールしてそれぞれの電気抵抗値を測定した。その結果を図5に示す。
図5に示されるように、酸素流量を増加させることにより、スパッタ成膜後のIGZO薄膜の電気抵抗値は高くなっているが、いずれも250℃のアニール処理により極小値となり導電体領域まで低抵抗化していることが確認された。
本発明は、液晶ディスプレイや有機ELディスプレイに搭載される電界効果型トランジスタや、X線センサ、アクチュエータの製造に好ましく適用することができる。
1 IGZO系アモルファス酸化物薄膜(IGZO系アモルファス酸化物薄膜)
2 電界効果型トランジスタ(薄膜トランジスタ:TFT)
11 活性層(半導体層)
21 ゲート電極
22 ソース電極
23 ドレイン電極
31 ゲート絶縁膜
32 保護膜
B 成膜基板

Claims (5)

  1. IGZO系アモルファス酸化物層を、背圧を5×10−4Pa超としてスパッタ成膜し、
    その後、100℃以上、300℃以下のアニール温度でアニール処理することにより、IGZO系アモルファス酸化物からなる絶縁膜を製造することを特徴とするIGZO系アモルファス酸化物絶縁膜の製造方法。
  2. 前記スパッタ成膜における成膜圧力を、10Pa以下とすることを特徴とする請求項1に記載のIGZO系アモルファス酸化物絶縁膜の製造方法。
  3. 前記スパッタ成膜における成膜ガスをArとOとを含むものとし、
    該成膜ガス中のArとOとの流量比をO/Ar≦1/15とすることを特徴とする請求項1又は2に記載のIGZO系アモルファス酸化物絶縁膜の製造方法。
  4. 基板上に、IGZO系アモルファス酸化物半導体層と,ソース電極と、ドレイン電極と,ゲート電極と,ゲート絶縁膜とを備えてなる電界効果型トランジスタの製造方法において、
    請求項1〜3のいずれかに記載の絶縁膜の製造方法を用いて前記ゲート絶縁膜を形成することを特徴とする電界効果型トランジスタの製造方法。
  5. 前記基板を、可撓性基板とすることを特徴とする請求項4記載の電界効果型トランジスタの製造方法。
JP2010046312A 2010-03-03 2010-03-03 Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法 Active JP5357808B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010046312A JP5357808B2 (ja) 2010-03-03 2010-03-03 Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010046312A JP5357808B2 (ja) 2010-03-03 2010-03-03 Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2011181800A JP2011181800A (ja) 2011-09-15
JP5357808B2 true JP5357808B2 (ja) 2013-12-04

Family

ID=44692987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010046312A Active JP5357808B2 (ja) 2010-03-03 2010-03-03 Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP5357808B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法

Also Published As

Publication number Publication date
JP2011181800A (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5520084B2 (ja) 電界効果型トランジスタの製造方法
JP5328414B2 (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP5242083B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP2013030682A (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
JP5560064B2 (ja) Igzo系アモルファス酸化物薄膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP2011029238A (ja) 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ
WO2014098131A1 (ja) 透明電極付き基板およびその製造方法
JP5606680B2 (ja) 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
JP5483704B2 (ja) Igzo系アモルファス酸化物半導体膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
KR20120023561A (ko) 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치
JP5857432B2 (ja) 薄膜トランジスタの製造方法
JP5357808B2 (ja) Igzo系アモルファス酸化物絶縁膜の製造方法及びそれを用いた電界効果型トランジスタの製造方法
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
TW201207953A (en) Method for producing field-effect transistor, method for producing display device, method for producing X-ray imaging device, and method for producing optical sensor
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP2012186383A (ja) 薄膜トランジスタの製造方法
JP2011142174A (ja) 成膜方法および半導体装置
WO2016035503A1 (ja) 薄膜トランジスタ
JP5581416B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Ref document number: 5357808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250