JP5357063B2 - 画像センサ - Google Patents

Description

本発明は、一般的にはＣＭＯＳアクティブ画素画像センサの分野に関しており、より具体的には、画素のサイズの低減に関する。

図１は、典型的なＣＭＯＳアクティブ画素画像センサ１００を示す。画像センサ１００の基本的な構成要素は、感光性画素１３０のアレイである。行デコーダ回路１０５が、相関二重サンプリング（ＣＤＳ）回路１２５によってサンプリングされるべき画素１３０の行全体を選択する。アナログ・デジタル変換器１１５が列デコーダを走査し、ＣＤＳ１２５に記憶された信号をデジタル化する。アナログ・デジタル変換器１１５は、各列に一つの変換器を有するタイプ（並列）であっても、各列をシリアルにデジタル化する一つの高速変換器であってもよい。デジタル化されたデータは、画像センサ１００から直接的に出力されてもよく、あるいは、欠陥補正、カラーフィルタ補間、画像スケーリング、及びその他の特殊効果のための集積された画像処理１２０があってもよい。タイミング生成器１１０が行及び列デコーダを制御して、画素アレイ全体又は画素アレイの一部のみをサンプリングする。

図２は、ＣＭＯＳ画像センサのための多くの異なる可能な模式図の一つを示す。画素アレイのうちの４つの画素１３０（明瞭化のために一つのみがラベルされている）が示されている。各画素１３０は、２つのフォトダイオード１５０及び１５１の間で共有される回路を有している。このタイプの画素は、他の変形とともに、米国特許第５，６２５，２１０号、第５，８４１，１５９号、５，９４９，０６１号、第６，１０７，６５５号、第６，１６０，２８１号、第６，４２３，９９４号、及び第６，６５７，６６５号に見出され得る。

フォトダイオード１５０及び１５１は、それぞれ転送ゲート１５２及び１５３によって共通の共有された浮遊拡散部１５５に接続されている。フォトダイオード１５０をサンプリングするプロセスは、電源（ＶＤＤ）１５８をオンし、リセットトランジスタ１５４もまたオンして、浮遊拡散部１５５の電圧を電源１５８の電圧に設定することによって始まる。リセットトランジスタ１５４はそれからオフして、出力トランジスタ１５６によってサンプリングされた信号レベルが出力信号線１５７の上にドライブされる。次に、転送ゲート１５３がオンして、光生成された信号電荷をフォトダイオード１５０から浮遊拡散部１５５に転送する。ここで、出力トランジスタ１５６は、信号レベル電圧を出力信号線１５７の上にドライブする。リセット直後の第1の信号マイナス転送ゲート１５３がパルスされた後の信号の差は、フォトダイオード１５０内にあった電子の数に比例する。

第２のフォトダイオード１５１は、転送ゲート１５２を通して同じ方法でサンプリングされる。この画素１３０は２つの共有された画素として示されているが、これは、２つのフォトダイオード１５０及び１５１が共通の浮遊拡散部１５５を共有しているからである。２つの共有された画素が物理的にどのようにしてシリコン基板上に製造され得るかの一例が、図３に示されている。図３で番号が付けられた構成要素は、図２の模式的な記号に対応している。ポリシリコントランジスタ転送ゲートが１５２及び１５３であり、リセットトランジスタゲートが１５４であり、出力トランジスタゲートが１５６である。浮遊拡散部コンタクト１５５は、金属ワイヤによって共通に接続されている。リセット１５４及び出力１５６のトランジスタは、電源線まで共通の拡散接続部１５８を共有している。

図３の画素レイアウトの欠点は、画素のサイズをどのように低減するかという点である。２つの隣接する画素の間のギャップ１６０は、隣接する画素の間での電子のリークというリスク無しに、さらに縮減されることはできない。トランジスタゲート１５４及び１５６のサイズは、電源の動作電圧がそれらのサイズを決定するので、縮減できない。電源電圧を低減することは、それが、フォトダイオードによって収集されることができる光電子の最大数もまた減らすことになるので、魅力的なオプションではない。

本発明は、リセット及び出力トランジスタのゲートのサイズを低減する必要なしに画素サイズを低減する方策を開示することで、この欠点及びその他に対応する。

本発明は、上述の問題の一つ又はそれ以上を克服することに向けられている。本発明の一つの局面によれば、本発明は基板上に配置された複数の画素を含む画像センサに関しており、各画素が、入射光に反応して電荷を収集する少なくとも一つの感光性領域と、前記少なくとも一つの感光性領域から前記電荷を感知し、前記電荷を電圧に変換する電荷・電圧変換ノードと、出力ノードに接続されたソースを有し、前記電荷・電圧変換ノードに接続されたゲートを有し、電源ノードの一部に接続されたドレインを有する増幅器トランジスタであって、隣接する列の画素は前記電源ノードの残りの部分に接続されたドレインを有する増幅器トランジスタを含む、増幅器トランジスタと、前記出力ノードと前記電荷・電圧変換ノードとを接続するリセットトランジスタと、を含み、１つの列内の各画素に含まれる、前記電荷・電圧変換ノード、前記リセットトランジスタのリセットゲート、前記出力ノード、前記増幅器トランジスタのゲート、および前記電源ノードの一部は、前記隣接する列に向かう方向に、前記電荷・電圧変換ノード、前記リセットトランジスタのリセットゲート、前記出力ノード、前記増幅器トランジスタのゲート、および前記電源ノードの一部、という空間的順序で配置されており、前記隣接する列内の各画素に含まれる、前記電源ノードの残りの部分、前記増幅器トランジスタのゲート、前記出力ノード、前記リセットトランジスタのリセットゲート、および前記電荷・電圧変換ノードは、前記１つの列から離れる方向に、前記電源ノードの残りの部分、前記増幅器トランジスタのゲート、前記出力ノード、前記リセットトランジスタのリセットゲート、および前記電荷・電圧変換ノード、という空間的順序で配置されている。

本発明は、トランジスタ配置のサイズを低減することなく、画像センサの画素サイズを低減することを許容する。

従来技術のアクティブ画素画像センサである。 図１の画素の模式図である。 図１の平面図（上面図）である。 本発明の複数の画素の模式図である。 図４の平面図（上面図）である。 図５のトランジスタを通る水平断面図である。 図４の画素を有する本発明の画像センサである。 本発明の画像センサを有するカメラである。

本発明を詳細に議論する前に、本発明が好ましくはＣＭＯＳアクティブ画素センサで使用されるが、これに限定されるものではないことを指摘することは、有益である。アクティブ画素センサは、画素内のアクティブな電気的要素、より具体的には増幅器を指しており、ＣＭＯＳは、画素に関連しているが典型的には画素内には無いトランジスタのような相補的な金属・酸化物・シリコン形の電気的要素を指しており、一つのトランジスタのソース／ドレインが一つのドーパントタイプ（例えばｐ形）であり、その対向するトランジスタが反対のドーパントタイプ（ｎ形）であるように形成されている。ＣＭＯＳ装置はいくつかの効果を含み、その一つは、消費電力が少ないことである。

画素サイズを低減するために、画素内のトランジスタの動作を変える必要がある。本発明の画素の模式図が、図４に示されている。この画素２３５の従来技術からの主な相違点は、リセットトランジスタ２１２が浮遊拡散部２１８と出力信号線２４２との間に接続されている点である。従来技術では、リセットトランジスタは電源線（ＶＤＤ）２３４に接続されている。この模式図はトランジスタの全体数を低減しないが、電源線（ＶＤＤ）２３４拡散部が２つの画素２３５及び２３６の間で共有されることを許容する。これは、図５に、より明瞭に示されている。

図４に戻ると、ここで各画素が詳細に説明される。画素２３５が、代表的な画素として使用される。これに関して、画素２３５は２つの感光性領域又はフォトダイオード２３２及び２３３を含み、その各々は入射光に反応して電荷を収集する。この特徴が主に光に反応して電荷を単に収集することを必要としていることが理解されると、ピン・フォトダイオードもまた使用されることができる点が、明瞭化のために指摘される。転送ゲート２１４は、フォトダイオード２３２から電荷・電圧変換ノード又はセンスノード２１８に電荷を転送する。出力トランジスタ又は増幅器２１０、好ましくはソースフォロワは、そのゲートを介してセンスノード２１８に接続されており、増幅器２１０は、センスノード２１８上の信号を感知し、その信号をソースを介して出力バス２４２に出力する。増幅器２１０のドレインは、電源（ＶＤＤ）２３４に接続されている。この接続は、ドレインを電源ノード２３４の少なくとも一部に接続することを含む。この部分は、好ましくは、電源ノード２３４の１／２を含み、又は実質的に１／２を含む。増幅器２２０は同じ方法で接続されており、電源２３４の残りの部分に接続されている。画素２３５は、センスノード２１８、増幅器２１０、及びリセットトランジスタ２１２を共有しているが、入射光に反応して電荷を収集する別個のフォトダイオード２３３とその電荷をセンスノード２１８に転送する転送ゲート２１６とを含んでいる。

隣接する画素２３６は画素２３５と同じ構成要素を含んでいるが、明瞭化のために異なって番号が付けられている。この点に関して、画素２３６は、フォトダイオード２３７、転送ゲート２２４、センスノード又は浮遊拡散部２２８、増幅器２２０、及びリセットトランジスタ２２２を含む。画素２３６は、浮遊拡散部２２８、増幅器２２０、及びリセットトランジスタ２２２を共有しているが、別個のフォトダイオード２３８と転送ゲート２２６とを含んでいる。

図５において、参照番号は図４の数字に対応している。ＶＤＤ拡散部２３４は、２つの出力トランジスタ２１０及び２２０の間で共有されている。リセットトランジスタゲート２１２及び２２２は、浮遊拡散部２１８及び２２８が出力２４２及び２４３を通した電圧にリセットされることを許容する。画素２３５（図４に示されている）は、電荷・電圧変換ノード２１８、リセットトランジスタ２１２のリセットゲート、出力ノード２４２、増幅器トランジスタ２１０のゲート、及び電源ノード２３４の少なくとも一部を、連続的なこのような空間順で含む。隣接する画素２３６（やはり図４に示されている）は、電源ノード２３４の残りの部分、増幅器トランジスタ２２０のゲート、出力ノード２４３、リセットトランジスタ２２２のリセットゲート、及び電荷・電圧変換ノード２２８を、連続的なこのような空間順で含む。

図４に戻ると、フォトダイオード２３２及び２３７の行から電荷を読み出すプロセスは、浮遊拡散部２１８及び２２８を活性化することによって始まる。これは、定電流シンク負荷トランジスタ２４０及び２４１（図４の下部を参照）をオフすることによって行われる。負荷トランジスタ２４０及び２４１をオフすると、スイッチ２３０及び２３１は、ＶHigh電圧設定に設定されることができる。ここで、リセットトランジスタ２１２及び２２２がオンされると、浮遊拡散部２１８及び２２８はＶHigh電圧に設定される。次に、リセットトランジスタ２１２及び２２２はオフされて、スイッチ２３０及び２３１が開放設定に設定される。それから、電流シンク負荷トランジスタ２４０及び２４１がオンされて、出力トランジスタ２１０及び２２０が、出力線２４２及び２４３を、光信号の零電子に対応する浮遊リセットレベルを表す電圧にドライブする。次に、転送ゲート２１４及び２２４がパルスでオン・オフされて、光生成された電荷をフォトダイオード２３２及び２３７から浮遊拡散部２１８及び２２８に転送する。ここで、出力トランジスタ２１０及び２２０は、出力線２４２及び２４３を、フォトダイオード２３２及び２３７で生成された電子数に対応する電圧レベルにドライブする。この電圧レベルとリセット電圧レベルとの間の差は、フォトダイオード内の電荷量に比例する。

フォトダイオード２３３及び２３８の次の行を読み出すために、浮遊拡散部２１８及び２２８を活性化することによってプロセスが反復される。これは、定電流シンク負荷トランジスタ２４０及び２４１をオフすることによって行われる。負荷トランジスタ２４０及び２４１がオフすると、スイッチ２３０及び２３１は、ＶHigh電圧設定に設定されることができる。ここで、リセットトランジスタ２１２及び２２２がオンされると、浮遊拡散部２１８及び２２８はＶHigh電圧に設定される。次に、リセットトランジスタ２１２及び２２２はオフされて、スイッチ２３０及び２３１が開放設定に設定される。それから、電流シンク負荷トランジスタ２４０及び２４１がオンされ、出力トランジスタ２１０及び２２０が、出力線２４２及び２４３を、光信号の零電子に対応する浮遊リセットレベルを表す電圧にドライブする。次に、転送ゲート２１６及び２２６がパルスでオン・オフされて、光生成された電荷をフォトダイオード２３３及び２３８から浮遊拡散部２１８及び２２８に転送する。ここで、出力トランジスタ２１０及び２２０は、出力線２４２及び２４３を、フォトダイオード２３３及び２３８で生成された電子数に対応する電圧レベルにドライブする。この電圧レベルとリセット電圧レベルとの間の差は、フォトダイオード内の電荷量に比例する。

次に、画素２３５及び２３６内のトランジスタは、画素の別の行を読み出しに動く前に、非活性化されなければならない。リセットトランジスタ２１２及び２２２をオン状態に保持することで、出力トランジスタ２１０及び２２０のゲート及びソース電圧が等しく設定される。表面チャンネルトランジスタでゲート及びソース電圧が等しいと、トランジスタはオフ状態にある。出力トランジスタ２１０及び２２０がオフ状態にあるとき、それらは、他の画像センサ行のフォトダイオードの読み出しには干渉しない。

共通電源（ＶＤＤ）拡散部２３４を共有することによって、図５において、トランジスタによって占有される面積量が低減される。図３の従来技術に比べて、コンタクトが一つ少なく、トランジスタ間の分離領域が一つ少ない。このことは、同じトランジスタゲート寸法を維持し且つ適正なサイズのフォトダイオードを維持しながら、画素の全体サイズが低減されることを許容する。

図６は、トランジスタゲート２１２、２１０、２２０、及び２２２の線を通る断面を示す。これらのトランジスタは、シリコン基板２５０に製造されている。

図４の画素２３５は、共通浮遊拡散部２１８を共有する２つのフォトダイオード２３２及び２３３を示している。ＣＭＯＳ画像センサの当業者は、本発明が、共有されるフォトダイオードが無い場合を含めて、任意の数のフォトダイオードを共有すること又は共通浮遊拡散部を共有しないことに適用されることができることを、容易に認識するであろう。

図４はまた、垂直方向に向いたＶＤＤ電源線２３４を示す。電源線２３４はまた、水平に、あるいは方形グリッドとして両方向に向けられることもできる。さらに、ＶＤＤ電源線２３４が水平に向けられると、米国特許第５，９４９，０６１号及び第６，３２３，４７６号にあるように、読み出しのために行を選択又は非選択するために使用されることができる。

図７は、画像センサ３００に組み込まれた本発明３３０の画素を示す。画像センサ３００は、読み出しのために行を選択又は非選択する行デコーダ３０５を有する。これはまた、各列の出力線をサンプリングする列デコーダ３２５、及び出力線上の信号をデジタル化するアナログ・デジタル変換器３１５も有する。タイミング生成器３１０は、行３０５及び列３２５デコーダの走査を制御する。画像プロセッサ３２０は、行及び列のゲイン及びオフセットの補正、ならびに欠陥補正、及びカラーフィルタ補間、又はその他の画像処理機能のために使用される。

図８は、本発明の画像センサ３００を有するデジタルカメラ４００である。

１００ 画像センサ、１０５ 行デコーダ回路、１１０ タイミング生成器、１１５ アナログ・デジタル変換器、１２０ 画像処理、１２５ 相関二重サンプリング（ＣＤＳ）回路、１３０ 感光性画素、１５０ フォトダイオード、１５１ フォトダイオード、１５２ 転送ゲート、１５３ 転送ゲート、１５４ リセットトランジスタゲート、１５５ 浮遊拡散部、１５６ 出力トランジスタゲート、１５７ 出力信号線、１５８ 電源線（ＶＤＤ）、１６０ ギャップ、２１０ 出力トランジスタ又は増幅器、２１２ リセットトランジスタゲート、２１４ 転送ゲート、２１６ 転送ゲート、２１８ 浮遊拡散部又はセンスノード、２２０ 出力トランジスタ又は増幅器、２２２ リセットトランジスタゲート、２２４ 転送ゲート、２２６ 転送ゲート、２２８ 浮遊拡散部又はセンスノード、２３０ スイッチ、２３１ スイッチ、２３２ フォトダイオード、２３３ フォトダイオード、２３４ 電源線（ＶＤＤ）、２３５ 画素、２３６ 画素、２３７ フォトダイオード、２３８ フォトダイオード、２４０ シンク負荷トランジスタ、２４１ シンク負荷トランジスタ、２４２ 出力信号線、２４３ 出力信号線、２５０ シリコン基板、３００ 画像センサ、３０５ 行デコーダ、３１０ タイミング生成器、３１５ アナログ・デジタル変換器、３２０ 画像プロセッサ、３２５ 列デコーダ、３３０ 感光性画素、４００ デジタルカメラ。

Claims (4)

1. 画像センサであって、
   (ａ)基板上に行および列に配置された複数の画素を備えており、
   各画素が、
   (i)入射光に反応して電荷を収集する少なくとも一つの感光性領域と、
   (ii)前記少なくとも一つの感光性領域から前記電荷を感知し、前記電荷を電圧に変換する電荷・電圧変換ノードと、
   (iii)出力ノードに接続されたソースを有し、前記電荷・電圧変換ノードに接続されたゲートを有し、電源ノードの一部に接続されたドレインを有する増幅器トランジスタであって、隣接する列の画素は前記電源ノードの残りの部分に接続されたドレインを有する増幅器トランジスタを含む、増幅器トランジスタと、
   (iv)前記出力ノードと前記電荷・電圧変換ノードとを接続するリセットトランジスタと、
   を備え、
   １つの列内の各画素に含まれる、前記電荷・電圧変換ノード、前記リセットトランジスタのリセットゲート、前記出力ノード、前記増幅器トランジスタのゲート、および前記電源ノードの一部は、
   前記隣接する列に向かう方向に、前記電荷・電圧変換ノード、前記リセットトランジスタのリセットゲート、前記出力ノード、前記増幅器トランジスタのゲート、および前記電源ノードの一部、という空間的順序で配置されており、
   前記隣接する列内の各画素に含まれる、前記電源ノードの残りの部分、前記増幅器トランジスタのゲート、前記出力ノード、前記リセットトランジスタのリセットゲート、および前記電荷・電圧変換ノードは、
   前記１つの列から離れる方向に、前記電源ノードの残りの部分、前記増幅器トランジスタのゲート、前記出力ノード、前記リセットトランジスタのリセットゲート、および前記電荷・電圧変換ノード、という空間的順序で配置されている、
   画素センサ。
2. 各画素が、各感光性領域から前記電荷・電圧変換ノードへ電荷を転送する転送ゲートを含む、請求項１に記載の画像センサ。
3. 前記１つの列内の各画素、および前記隣接する列内の各画素は、
   隣接する二つの感光性領域を備え、
   前記二つの感光性領域のそれぞれは、転送ゲートを備え、
   各転送ゲートは、前記二つの感光性領域に共有される前記電荷・電圧変換ノードに接続されている、請求項１に記載の画像センサ。
4. 前記画素センサは撮像装置内に設けられる、請求項１から３のいずれか１項に記載の画像センサ。

Images