JP5352334B2 - グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路 - Google Patents

グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路 Download PDF

Info

Publication number
JP5352334B2
JP5352334B2 JP2009107259A JP2009107259A JP5352334B2 JP 5352334 B2 JP5352334 B2 JP 5352334B2 JP 2009107259 A JP2009107259 A JP 2009107259A JP 2009107259 A JP2009107259 A JP 2009107259A JP 5352334 B2 JP5352334 B2 JP 5352334B2
Authority
JP
Japan
Prior art keywords
graphene
metal electrode
integrated circuit
per unit
electrical junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009107259A
Other languages
English (en)
Other versions
JP2010258246A (ja
Inventor
誠 岡井
誠之 廣岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009107259A priority Critical patent/JP5352334B2/ja
Priority to US12/766,960 priority patent/US8278658B2/en
Publication of JP2010258246A publication Critical patent/JP2010258246A/ja
Application granted granted Critical
Publication of JP5352334B2 publication Critical patent/JP5352334B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路および光/電子集積回路に関する。
カーボンナノチューブと金属電極との接触抵抗(カーボンナノチューブ自身の電気抵抗と、カーボンナノチューブと金属電極との間の界面抵抗が、並列になっている)はkΩオーダであることが、非特許文献1に記載されている。グラフェンと金属電極との接触抵抗も、接触面積が同程度であれば、kΩオーダであると予想される。
J. Phys. D: Appl. Phys. 33, 1953 (2000)
本発明の目的は、グラフェンと金属電極との間の接触抵抗を低減することにある。
すなわち、本発明のグラフェンと金属電極との電気的接合デバイスは、グラフェンの単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、グラフェンと金属電極との接触面積Sが
Figure 0005352334
を満たすことを特徴とする。
本発明によれば、グラフェンと金属電極との間の接触抵抗(グラフェン自身の抵抗と、グラフェンと金属電極との界面抵抗が並列)を十分に低減することができる。
本発明の原理説明図。 本発明の第1の実施例の説明図。 本発明の第2の実施例の説明図。 本発明の第3の実施例の説明図。
以下、本発明を詳細に説明する。
グラフェンはカーボンナノチューブと異なり平面構造であるため、金属電極との接触面積をカーボンナノチューブに比べて、大きくすることが可能である。グラフェンと金属電極との接触面積を大きくすることにより、接触抵抗を低減することが可能である。
グラフェン自身の単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、接触面積をSとして、接触抵抗は
Figure 0005352334
と計算できる。rGPを10Ω/μm2、rCを10Ωμm2とした場合の計算結果を図1に示す。接触面積が大きくなるとともに、接触抵抗は
Figure 0005352334
に収束する。接触面積を
Figure 0005352334
あるいは
Figure 0005352334
になる値に設定することにより、接触抵抗を収束値の10%増し、あるいは30%増しの値にまで、低減することができる。
本発明の第1の実施例を図2を用いて説明する。本実施例は、グラフェンを配線材料として用いた例である。グラフェンはグラフェン配線201とグラフェンと金属電極との接合部202とからなる。基板上全面にグラフェン層を気相成長法により形成し、フォトリソグラフィ法とドライエッチング法により図2の破線部分のようにパターンニングを行う。次に、その両端に金属電極203を形成する。
グラフェンと金属電極との接合部202の面積Sは、グラフェン自身の単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、
Figure 0005352334
を満たすように設定する必要がある。さらに望ましくは、
Figure 0005352334
を満たすように設定する必要がある。また、rGPを10Ω/μm2、rCを10Ωμm2として、上式に代入することにより、グラフェンと金属電極との接合部202の面積Sは、1.0μm2以上に設定する必要がある。さらに望ましくは1.5μm2以上に設定する必要がある。
上記のように、グラフェンと金属電極との接合部202の面積Sを設定することにより、接合部での接触抵抗を十分低い値に抑えることができる。このように、二つの金属電極203の間を、グラフェン配線201を用いて、金属電極203とグラフェン配線201の接触抵抗を十分小さい値に押さえて、電気的に接合することができた。なお、金属電極203とグラフェン電極201の接触抵抗は、通常の二端子法、もしくは四端子法により測定した。
本発明の第2の実施例を図3を用いて説明する。本実施例は、グラフェンを電界効果トランジスタのチャネル材料として用いた例である。グラフェンはグラフェンチャネル301,グラフェンとソース電極との接合部302,グラフェンとドレイン電極との接合部303、とからなる。基板上全面にグラフェン層を気相成長法により形成し、フォトリソグラフィ法とドライエッチング法により図3の破線部分のようにパターンニングを行う。次に、その両端にソース電極304,ドレイン電極305を形成する。さらにゲート絶縁膜を介してゲート電極306を形成する。
グラフェンとソース電極との接合部302およびグラフェンとドレイン電極との接合部303の面積Sは、グラフェン自身の単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、
Figure 0005352334
を満たすように設定する必要がある。さらに望ましくは、
Figure 0005352334
を満たすように設定する必要がある。また、上式に、rGPを10Ω/μm2、rCを10Ωμm2を代入することにより、グラフェンとソース電極との接合部302およびグラフェンとドレイン電極との接合部303の面積Sは、1.0μm2以上に設定する必要がある。さらに望ましくは1.5μm2以上に設定する必要がある。
上記のようにグラフェンとソース電極との接合部302およびグラフェンとドレイン電極との接合部303の面積Sを設定することにより、接合部での接触抵抗を十分低い値に抑えることができる。
本発明の第3の実施例を図4を用いて説明する。本実施例は、グラフェンを発受光素子として用いた例である。グラフェン発光素子とは、バンドギャップを有するグラフェンに、一方の電極から電子を、もう一方の電極からホールを注入することにより、直接遷移により発光を得る素子のことである。また、グラフェン受光素子とは、バンドギャップを有するグラフェンに接続した二つの電極間に電圧を印加することにより、光照射によって生じた電子とホールを検知することにより、光を検出する素子である。グラフェンはグラフェン発受光素子401とグラフェンと金属電極との接合部402とからなる。基板上全面にグラフェン層を気相成長法により形成し、フォトリソグラフィ法とドライエッチング法により図4の破線部分のようにパターンニングを行う。次に、その両端に金属電極403を形成する。
グラフェンと金属電極との接合部402の面積Sは、グラフェン自身の単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、
Figure 0005352334
を満たすように設定する必要がある。さらに望ましくは、
Figure 0005352334
を満たすように設定する必要がある。また、上式に、rGPを10Ω/μm2、rCを10Ωμm2を代入することにより、グラフェンと金属電極との接合部402の面積Sは、1.0μm2以上に設定する必要がある。さらに望ましくは1.5μm2以上に設定する必要がある。
上記のようにグラフェンと金属電極との接合部402の面積Sを設定することにより、接合部での接触抵抗を十分低い値に抑えることができる。
201 グラフェン配線
202,402 グラフェンと金属電極との接合部
203,403 金属電極
301 グラフェンチャネル
302 グラフェンとソース電極との接合部
303 グラフェンとドレイン電極との接合部
304 ソース電極
305 ドレイン電極
306 ゲート電極
401 グラフェン発受光素子

Claims (7)

  1. グラフェンの単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、グラフェンと金属電極との接触面積Sが
    Figure 0005352334
    を満たすことを特徴とするグラフェンと金属電極との電気的接合デバイス。
  2. 前記接触面積Sが、
    Figure 0005352334
    を満たすことを特徴とする請求項1に記載のグラフェンと金属電極との電気的接合デバイス。
  3. 前記接触面積Sが、1.0μm2以上であることを特徴とする請求項1または2に記載のグラフェンと金属電極との電気的接合デバイス。
  4. 前記接触面積Sが、1.5μm2以上であることを特徴とする請求項1乃至3のいずれか1項に記載のグラフェンと金属電極との電気的接合デバイス。
  5. 前記グラフェンが、単層あるいは複数層からなることを特徴とする請求項1乃至4のいずれか1項に記載のグラフェンと金属電極との電気的接合デバイス。
  6. グラフェンの単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、グラフェンと金属電極との接触面積Sが
    Figure 0005352334
    を満たし、前記グラフェンが配線材料であることを特徴とする電子デバイス。
  7. グラフェンの単位面積あたりの電気抵抗をrGP[Ω/μm2]、グラフェンと金属電極との単位面積当たりの界面抵抗をrC[Ωμm2]とすると、グラフェンと金属電極との接触面積Sが
    Figure 0005352334
    を満たし、前記グラフェンが電界効果トランジスタのチャネル材料,配線材料,発受光素子であることを特徴とする電子集積回路および光/電子集積回路。
JP2009107259A 2009-04-27 2009-04-27 グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路 Expired - Fee Related JP5352334B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009107259A JP5352334B2 (ja) 2009-04-27 2009-04-27 グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路
US12/766,960 US8278658B2 (en) 2009-04-27 2010-04-26 Electrically connected graphene-metal electrode device, and electronic device, electronic integrated circuit and electro-optical integrated circuit using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009107259A JP5352334B2 (ja) 2009-04-27 2009-04-27 グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路

Publications (2)

Publication Number Publication Date
JP2010258246A JP2010258246A (ja) 2010-11-11
JP5352334B2 true JP5352334B2 (ja) 2013-11-27

Family

ID=42991310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107259A Expired - Fee Related JP5352334B2 (ja) 2009-04-27 2009-04-27 グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路

Country Status (2)

Country Link
US (1) US8278658B2 (ja)
JP (1) JP5352334B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130270119A1 (en) * 2010-11-29 2013-10-17 Takuya Wada Carbonaceous material, process for producing carbonaceous material, process for producing exfoliated graphite, and exfoliated graphite
JP5629570B2 (ja) * 2010-12-27 2014-11-19 株式会社日立製作所 グラフェン膜と金属電極とが電気的接合した回路装置
KR101946003B1 (ko) 2011-07-08 2019-02-11 삼성전자주식회사 그래핀을 채용한 고주파 회로 및 그의 구동방법
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
KR101532311B1 (ko) * 2012-04-27 2015-06-29 삼성전자주식회사 그래핀을 이용한 광검출기와 그 제조방법
KR102216543B1 (ko) 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003231097A (ja) * 2002-02-08 2003-08-19 Mitsubishi Gas Chem Co Inc 炭素からなる骨格を持つ薄膜状粒子を基板に載せた構造物およびその作製方法
TWI427709B (zh) * 2003-05-05 2014-02-21 Nanosys Inc 用於增加表面面積之應用的奈米纖維表面
JP5138244B2 (ja) * 2007-03-20 2013-02-06 日本電信電話株式会社 電子デバイス用基板の製造方法
US8481421B2 (en) * 2007-07-25 2013-07-09 California Institute Of Technology Functional anchors connecting graphene-like carbon to metal

Also Published As

Publication number Publication date
JP2010258246A (ja) 2010-11-11
US8278658B2 (en) 2012-10-02
US20100270512A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
JP5352334B2 (ja) グラフェンと金属電極との電気的接合デバイス、それを用いた電子デバイス,電子集積回路及び光/電子集積回路
US9548391B2 (en) Thin film transistor
JP2019036729A5 (ja)
CN105810746B (zh) N型薄膜晶体管
KR102513332B1 (ko) 가요성 표시 패널
JP2009278113A (ja) 薄膜トランジスタ
JP2007073499A5 (ja)
JP2015532768A5 (ja)
CN103972296B (zh) 薄膜晶体管
JP2012084865A5 (ja) 半導体装置の作製方法
RU2012101496A (ru) Графеновое устройство и способ его изготовления
JP2013511142A5 (ja)
JP2010157636A5 (ja)
JP2008270757A5 (ja)
US8754393B2 (en) Double contacts for carbon nanotubes thin film devices
EA201391792A1 (ru) Пленочный нагревательный элемент
CN107564910A (zh) 半导体器件
JP2009295983A (ja) 薄膜トランジスタパネル
JP5231323B2 (ja) 薄膜トランジスタ
JP2009278112A (ja) 薄膜トランジスタ
CN107564946A (zh) 纳米晶体管
CN107564917A (zh) 纳米异质结构
JP2010541185A5 (ja)
CN108933166A (zh) 半导体器件
Yoon et al. Enhanced output performance of sandwich-type ZnO piezoelectric nanogenerator with adhesive carbon tape

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

LAPS Cancellation because of no payment of annual fees