JP5335459B2 - 電子増倍機能内蔵型の固体撮像素子 - Google Patents

Description

本発明は、電子増倍機能内蔵型の固体撮像素子に関するものである。

従来、増倍レジスタを有する固体撮像素子が知られている（例えば、下記特許文献１〜２参照）。このような固体撮像素子においては、撮像領域から読み出された電荷を、水平シフトレジスタを介して増倍レジスタに転送している。増倍レジスタは、半導体層上に形成された絶縁層と、絶縁層上に形成された転送電極とを備えているが、ある電極（ＤＣ電極）に直流電位を与えて固定した状態で、次段の転送電極（増倍電極）の電位を大きく上昇させると、これらの電極間の電荷転送時において、電子増倍が行われるとされている。このような増倍機能を有する固体撮像素子においては、その増倍率のモニタを目的として、増倍レジスタの直前の位置に基準量の電荷を注入し、出力をモニタすることが提案されている（下記、特許文献１，２参照）。

特開２００２−３６９０８１号公報 特開２００３−９０００号公報

しかしながら、上述の構造の場合、増倍レジスタの手前の水平レジスタに電荷を注入するが、水平レジスタにおける転送速度は一般には高速であるため、電荷注入のタイミングを精密に制御できず、したがって、安定したモニタを行うことが困難である。

本発明は、このような課題に鑑みてなされたものであり、増倍率の安定したモニタが可能な電子増倍機能内蔵型の固体撮像素子を提供することを目的とする。

上述の課題を解決するため、本発明に係る電子増倍機能内蔵型の固体撮像素子は、複数の垂直シフトレジスタからなる撮像領域と、撮像領域からの電子を転送する水平シフトレジスタと、水平シフトレジスタからの電子を増倍する増倍レジスタと、撮像領域の電子転送方向の始点側の端部に設けられた電子注入手段とを備え、電子注入手段によって電子が注入される特定の垂直シフトレジスタが、入射光から遮断されるように設定されており、厚板部に囲まれた薄板部をする半導体基板を備え、前記撮像領域は、前記薄板部に形成されており、前記特定の垂直シフトレジスタは、前記厚板部に位置していることを特徴とする。

一般に、垂直シフトレジスタの転送速度は、水平シフトレジスタの転送速度よりも遅く設定される。したがって、特定の垂直シフトレジスタに電子転送方向の始点側の端部から、正確なタイミングで電子を垂直シフトレジスタ内に注入することができ、この電子は垂直シフトレジスタを介して、水平シフトレジスタに転送され、しかる後、増倍レジスタによって増倍される。特定の垂直シフトレジスタは、入射光から遮断されるように設定されているので、モニタ用に注入された電子は、増倍レジスタにおける増倍率を正確に反映し、安定したタイミングで出力される。したがって、増倍率の安定したモニタが可能となる。

また、上述のように、本発明に係る固体撮像素子は、厚板部に囲まれた薄板部をする半導体基板を備え、撮像領域は、薄板部に形成されており、特定の垂直シフトレジスタは、厚板部に位置している。すなわち、この固体撮像素子は、撮像領域が薄板部に形成された裏面入射型の固体撮像素子であり、電極の無い裏面側から受光を行うため、高感度に撮像を行うことが可能である。また、厚板部は、入射光を薄板部よりも十分に吸収することができるため、裏面側から入射したイメージは、厚板部の表面側には殆ど到達せず、したがって、電子注入が行われる特定の垂直シフトレジスタを、入射光から遮断された状態にすることができる。

また、電子注入手段は、半導体基板に電気的に接続された入力電極と、入力電極と特定の垂直シフトレジスタとの間のポテンシャルを制御するゲート電極と、を備えていることが好ましい。

電子を垂直シフトレジスタ内に注入するタイミングは、ゲート電極への印加電圧を調整することによって制御することができるため、正確なタイミングで電子注入を行うことができ、したがって、増倍率の安定したモニタが可能となる。

また、増倍レジスタは、撮像領域の第１領域から転送された電子を増倍する第１の増倍レジスタと、撮像領域の第２領域から転送された電子を増倍する第２の増倍レジスタと、を有しており、電子注入手段は、第１領域の電子転送方向の始点側の端部に設けられた第１電子注入手段と、第２領域の電子転送方向の始点側の端部に設けられた第２電子注入手段と、を備えていることが好ましい。

この場合、第１領域と第２領域で発生した電荷は、異なる増倍レジスタによって増倍されて、読み出されるため、短時間の信号の読出しが可能となる。また、それぞれの増倍レジスタの増倍率は、それぞれの領域に設けられた第１及び第２電子注入手段から注入された電子を、第１及び第２の増倍レジスタによってそれぞれ増倍させてモニタすることができる。このような短時間の信号の読出しを可能とする構造の場合、増倍レジスタ近傍の空きスペースが狭くなる傾向にあるため、他の素子を配置するには物理的な制約が大きいが、本発明では、増倍レジスタの近傍ではなく、撮像領域の端部から電子を注入しているため、増倍レジスタ近傍の物理的な制約に拘束されることなく、電子注入手段を配置することができる。

本発明の電子増倍機能内蔵型の固体撮像素子によれば、安定した増倍率のモニタが可能となる。

固体撮像素子の平面図である。 図１に示した固体撮像素子のＩＩ−ＩＩ矢印断面図である。 図１に示した固体撮像素子のＩＩＩ−ＩＩＩ矢印断面図である。 固体撮像素子の詳細な接続関係を示す平面図である。 図４に示した固体撮像素子のＶ−Ｖ矢印断面図である。 駆動／読出回路と固体撮像素子の接続関係を示すブロック図である。 増倍レジスタにおけるポテンシャル図である。 第１形態に係る固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図である。 図８に示した固体撮像素子のＩＸ−ＩＸ矢印断面図である。 第２形態に係る固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図である。 図１０に示した固体撮像素子のＸＩ−ＸＩ矢印断面図である。 第３形態に係る固体撮像素子の平面構成を示す図である。 第４形態に係る固体撮像素子の平面構成を示す図である。 第５形態に係る固体撮像素子の平面構成を示す図である。 第６形態に係る固体撮像素子の平面構成を示す図である。 遮光構造を変更した固体撮像素子の断面図である。 表面入射型の固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図である。 表面入射型の固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図である。 図１に示した固体撮像素子のチャネルストップＩＳを示す拡大図である。

以下、実施の形態に係る電子増倍機能内蔵型の固体撮像素子について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。

図１は裏面入射型の固体撮像素子１００の平面図である。

半導体基板上には絶縁層２が形成されており、絶縁層２の表面上には複数の垂直電荷転送電極が形成され、これらは垂直シフトレジスタを構成している。垂直シフトレジスタの形成された領域は撮像領域ＶＲであって、本例の場合はＣＣＤ撮像領域である。なお、撮像領域ＶＲは、ＭＯＳ型のイメージセンサから構成してもよい。

撮像領域ＶＲの一辺には、水平シフトレジスタＨＲが隣接して設けられており、水平シフトレジスタＨＲから増倍レジスタＥＭに至る電荷転送経路内には、コーナーレジスタＣＲが配置されている。コーナーレジスタＣＲの構造は、水平シフトレジスタＨＲと同一であるが、電荷転送方向が円弧を描くように曲がっている。増倍レジスタＥＭの出力端には、アンプＡＭＰが電気的に接続されており、アンプＡＭＰの出力端子ＯＳから取得された画像信号が画素ごとに順次読み出される。

絶縁層２が形成された半導体基板の裏面側の中央部は、矩形状にエッチングされており、凹部ＤＰが形成されている。凹部ＤＰの形成された側は、基板の裏面であり、イメージは固体撮像素子の裏面側に入射する。

凹部の内側の底面に相当する領域は、厚みが周囲よりも薄い薄板部であり、その周囲は厚みが薄板部よりも大きな厚板部を構成している。複数の垂直シフトレジスタからなる撮像領域ＶＲは、大部分が薄板部に形成されている。電子転送方向（撮像領域ＶＲから水平シフトレジスタＨＲに向かう方向）及び基板厚み方向の双方に垂直な方向を、撮像領域ＶＲの幅方向とすると、撮像領域ＶＲの幅は、凹部ＤＰの幅よりも大きく、幅方向の両端部が厚板部に位置している。そして、後述の電子の注入が行われる特定の垂直シフトレジスタは、この厚板部に位置しており、入射光から遮断されている。

図２は、図１に示した固体撮像素子のＩＩ−ＩＩ矢印断面図である。

固体撮像素子１００は、Ｐ型の半導体基板１Ａと、半導体基板１Ａ上に成長したＰ型のエピタキシャル層１Ｂと、エピタキシャル層１Ｂ内に形成された撮像領域ＶＲと、エピタキシャル層１Ｂ内に形成されたＮ型の半導体領域１Ｃを有しており、埋め込みチャネル型のＣＣＤが構成されている。光像ｈνは、基板裏面側から入射する。半導体基板１Ａは裏面側からエッチングされ、凹部ＤＰを構成している。なお、半導体基板１Ａ、エピタキシャル層１Ｂ及び半導体領域１Ｃを含んだ全体を半導体基板１とする。半導体基板１上に絶縁層２が形成され、絶縁層２上に転送電極３が設けられている。エピタキシャル層１Ｂの一部にはＰ型のコンタクト領域１Ｇが形成されており、コンタクト領域１Ｇには電極Ｅ１が設けられている。電極Ｅ１にグランド電位などの基準電位を与えると、Ｐ型の半導体基板１Ａとエピタキシャル層１Ｂの電位が決定される。

撮像領域ＶＲにおいて、転送される電子は、図２の紙面に垂直な方向に進行する。なお、Ｎ型の半導体領域内には、電荷転送方向に沿って延びた複数のＰ型半導体領域からなるアイソレーション（チャネルストップ）ＩＳが形成され、垂直シフトレジスタの各チャネルを画成している。

それぞれのアイソレーションＩＳは、Ｎ型の半導体領域１Ｃの表面から深部に向けて延びて、Ｐ型のエピタキシャル層１Ｂに到達しているように、図２では表示しているが、実際には、図１９に示すように、絶縁層２の厚くなった部分の下に拡散して作りこまれている。凹部ＤＰの底面よりも外側の領域（斜面の領域を含む）は厚みが大きく、この領域Ｒ２，Ｒ３には、ダミーチャネルＤ２〜Ｄ４、Ｄ５〜Ｄ７が形成されており（図８参照）、領域Ｒ１（及び/又はＲ４）にはモニタ用チャネルＤ１（及び／又はＤ８）が形成されている。これらのチャネルの形成された領域Ｒ１，Ｒ２，Ｒ３，Ｒ４は、基板厚みが大きいため、各チャネルＤ２〜Ｄ４、Ｄ５〜Ｄ７、Ｄ１、Ｄ８は、基板の裏面から入射する光ｈνに対しては、遮光されている。

図３は、図１に示した固体撮像素子のＩＩＩ−ＩＩＩ矢印断面図である。

撮像領域ＶＲに設けられた転送電極３Ａ、３Ｂは交互に配置されており、これらは一部領域が重なっているが、隣接する転送電極３Ａ，３Ｂ間には絶縁層５が介在し、電気的に分離されている。撮像領域ＶＲからの信号は水平シフトレジスタＨＲによって、コーナーレジスタＣＲを介して、増倍レジスタＥＭに転送される。また、水平シフトレジスタＨＲの隣には、増倍レジスタＥＭ（同図では電極群のみをＥＭとして模式的に示している）が位置している。

半導体基板１は凹部ＤＰの形成された薄板部と、その周囲の厚板部からなる。厚板部においては、光の入射によって内部で発生したキャリアは、表面側に到達する前に消滅する。特に、半導体基板１ＡのＰ型不純物濃度は、エピタキシャル層１Ｂよりも十分に高濃度であるので、キャリアの走行距離も短くなる。水平シフトレジスタＨＲ、コーナーレジスタＣＲ（図１参照）及び増倍レジスタＥＭは、少なくとも薄板部よりも外側の領域に形成され、好ましくは厚板部の領域に形成されている。したがって、厚板部において発生したキャリアが、これらのレジスタ内に混入することはない。

図４は、固体撮像素子の詳細な接続関係を示す平面図、図５は、図４に示した固体撮像素子のＶ−Ｖ矢印断面図である。図６は、駆動／読出回路２００と固体撮像素子１００の接続関係を示すブロック図である。

撮像領域ＶＲは、垂直方向に沿って交互に配置された垂直転送電極３Ａ，３Ｂを備えている（図３参照）。各転送電極３Ａ，３Ｂは水平方向に延びており、隣接するもの同士は若干重なっている。本例においては、転送電極３には、３相の駆動電圧（Ｐ１Ｖ，Ｐ２Ｖ，Ｐ３Ｖ）が与えられている。この駆動電圧の印加により、転送電極直下に蓄積された電子が、垂直方向に転送される。なお、同図においては、ＦＦＴ（フル・フレーム・トランスファー）方式のＣＣＤが示されているが、これは蓄積領域を更に含むＦＴ（フレーム・トランスファー）方式のＣＣＤ、或いは、ＩＴ（インターライン・トランスファー）方式のＣＣＤに置換することもできる。

撮像領域ＶＲには、各垂直電荷転送チャネルＣＨ１〜ＣＨ１０（図８参照）を分離するためのＰ型のアイソレーションＩＳ（図２参照）が形成されている。撮像領域ＶＲを構成するチャネルＣＨ１〜ＣＨ１０において光の入射に応答して発生した電荷は、垂直方向へ転送され、チャネル毎に水平シフトレジスタＨＲの各転送電極６（図５参照）の直下に流れ込む。

なお、撮像領域ＶＲと水平シフトレジスタＨＲとの間には、ゲート電圧ＴＧが与えられる転送電極（トランスファーゲート）が設けられており（図３参照）、ゲート電圧ＴＧを制御することで、撮像領域ＶＲから水平シフトレジスタＨＲに流れ込む電荷量を制御することができる。

水平シフトレジスタＨＲを構成している転送電極６Ａ，６Ｂ（図５参照）は、水平方向に沿って交互に配置され、一部分が重なっている。なお、いずれのレジスタにおいても、隣接する転送電極３Ａ、３Ｂ、６Ａ，６Ｂ、７Ａ，７Ｂ、８Ａ，８Ｂ間には、絶縁層２の上に形成された絶縁層５（図５参照）が介在しており、これらは電気的に分離されている。転送電極６には、３相の駆動電圧（Ｐ１ＨＡ，Ｐ２ＨＡ，Ｐ３ＨＡ）が与えられ、転送電極６の直下の電子は、水平方向に転送される。水平シフトレジスタＨＲには、円弧状に曲がったコーナーレジスタＣＲが連続している。コーナーレジスタＣＲを構成している転送電極７Ａ，７Ｂは、円弧に沿って交互に配置され、一部分が重なっている。転送電極７には、水平シフトレジスタに与えられるものと共通の３相の駆動電圧（Ｐ１ＨＡ，Ｐ２ＨＡ，Ｐ３ＨＡ）が与えられ、転送電極７の直下の電子は、円弧に沿って、増倍レジスタＥＭまで転送される。

増倍レジスタＥＭでは、転送電極８Ａ，８Ｂを水平方向に沿って交互に配置しており、一部分が重なっている。転送電極８には、３相の駆動電圧（Ｐ１ＨＢ，Ｐ２ＨＢ，Ｐ３ＨＢ）が与えられ、転送電極８の直下の電子は、水平方向に転送される。４つ組の転送電極８のうち、３つの転送電極８には駆動電圧が与えられるが、残りの１つの転送電極８は、ＤＣ電極であって直流電位ＤＣＢが与えられる。本例では、水平方向に順次隣接する４つ組の転送電極８、すなわち、第１番目、第２番目、第３番目、第４番目の転送電極８がある場合、２番目に位置するものをＤＣ電極として、これに直流電位ＤＣＢを与える。

転送電極８に与えられる電位は正電位であるが、第１番目の転送電極８に適当な正電位（Ｐ１ＨＢ）を印加し、ポテンシャル井戸を深くし（電位を上げる：図７参照）、この井戸内に電子を蓄積しておく。第３番目の転送電極８にも大きな正電位（Ｐ２ＨＢの最大値＞Ｐ２ＨＡの最大値）を与え、ポテンシャル井戸を深くしておき、第２番目の転送電極８に与えられる一定の電位（ＤＣＢ）は、これらの電位（Ｐ１ＨＢ，Ｐ２ＨＢ）よりも低く、第１番目と第３番目の井戸の間にポテンシャル障壁を形成する。この状態で、第１番目のポテンシャル井戸を浅くしていくと（電位を下げる；図７参照）、ポテンシャル井戸から溢れた電子が、ポテンシャル障壁を越えて、第３番目の転送電極のポテンシャル井戸（ポテンシャル深さΦＡ）内に落ちる。この電子の落下の際、電子増倍が行われる。第１番目のポテンシャルの電位は、更に下げて（上方向）、蓄積された電子が完全に第３番目のポテンシャル井戸に転送されるようにする。なお、ポテンシャルΦの向きは下向きが正である。

この増倍された電子は、第４番目の転送電極８の直下のポテンシャル井戸を深くしながら、第３番目の転送電極８の直下のポテンシャル井戸を浅くすることで、第４番目のポテンシャル井戸に移動させることができる。同様に、第４番目のポテンシャル井戸に蓄積された電子は、第３番目から第４番目の電荷転送を行った方法と同じ方法を用いて、次の組の第１番目のポテンシャル井戸に移動させ、蓄積される。以下、上記と同一の手法を用いて、次の組においても、増倍・転送行程を繰り返す。なお、本例では、電荷転送には、３相駆動が用いられているが、これは４相駆動としたり、２相駆動とすることも可能である。

増倍された電子は、最終的に高濃度のＮ型半導体領域ＦＤに流れ込む。半導体領域ＦＤは、アンプＡＭＰに接続されている。このアンプＡＭＰは半導体基板１内に作りこまれたフローティング・ディフュージョン・アンプである。

図６に示した駆動／読出回路２００からは、各種の信号が固体撮像素子１００に与えられる。なお、電荷読出部の説明においては、便宜上、各要素と信号は同一符号を用いることとする。

信号読出部の構成について説明する。図５に示した信号読出部の半導体領域ＦＤには、アンプＡＭＰが接続されている。半導体領域ＦＤ内の電荷量に応じて、トランジスタＱＢのゲート電位が変動し、これに応じて、出力ドレインＯＤからトランジスタＱＢを介して抵抗Ｒを流れる電流量が変化する。すなわち、半導体領域ＦＤに蓄積された電荷量に応じて、抵抗Ｒの両端値の電圧（出力電圧）ＯＳが変化し、これが読み出されることとなる。

１つの画素からの電荷が読み出された後、リセットゲートＲＧにリセット電圧ＲＧが入力され、リセットドレインＲＤを介して半導体領域ＦＤの電位がリセットされる。ここで、リセットドレインＲＤのポテンシャルは正であるため、リセット時には、電子を蓄積可能なポテンシャル井戸が半導体領域ＦＤ内に形成される。リセット後には、リセットゲートＲＧの電位を制御して、トランジスタＱＡをオフし、半導体領域ＦＤの電位をフローティングレベルにしておく。

なお、半導体領域ＦＤ内に電荷を流入させる前は、手前の信号ゲートＳＧの電位を上げて、ここに電荷を蓄積し、且つ、出力ゲートＯＧの電位は固定して、信号ゲートＳＧの直下領域から半導体領域ＦＤ内に電荷が流れ込まないように障壁を形成しておく。その後、出力ゲートＯＧの電位は固定したまま、信号ゲートＳＧの電位を下げれば、信号ゲートＳＧの直下に蓄積された電荷が、半導体領域ＦＤ内に流れ込む。

次に、増倍レジスタＥＭについて説明する。増倍レジスタＥＭは、水平シフトレジスタＨＲからの電子を増倍する。

エピタキシャル層は、結晶性に優れていることで知られている。したがって、Ｐ型のエピタキシャル層１ＢにＮ型の半導体領域を１Ｃ形成した場合、垂直シフトレジスタ、水平シフトレジスタＨＲ、及びコーナーレジスタＣＲにおける電子は、結晶性の優れた半導体内において転送され、ノイズが少なくなり、電子転送が高精度に行われる。このように転送された電子は、増倍レジスタＥＭの半導体領域１Ｃ内に入る。

増倍レジスタＥＭは、Ｎ型の半導体領域１Ｃと、半導体領域１Ｃ上に形成された絶縁層２と、絶縁層２上に隣接して形成された複数の転送電極８と、転送電極８間に配置され直流電位ＤＣＢ（図４及び図７参照）が印加されるＤＣ電極８とを備えている。なお、エピタキシャル層１Ｂは基板全面に形成されているが、Ｎ型の半導体領域１Ｃは、撮像領域ＶＲ、水平シフトレジスタＨＲ、コーナーレジスタＣＲ、増倍レジスタＥＭの形成された領域のみに選択的に形成されている。

図７は、増倍レジスタＥＭにおけるポテンシャル図である。

上記構造の場合、同図に示すように、増倍レジスタＥＭにおける転送電極８の直下の半導体領域内の電位変化が急峻になり、電子増倍率が著しく向上する。すなわち、直流電位ＤＣＢが印加されるＤＣ電極８と、電位Ｐ２ＨＢが与えられる次段の転送電極（増倍電極）８との間における、Ｎ型の半導体領域１Ｃ内の電位変化が急峻になり、顕著に電子増倍が行われる。

直流電位ＤＣＢが与えられる第２番目のポテンシャルを超えて、第１番目のポテンシャル井戸（電位Ｐ１ＨＢ）から、第３番目のポテンシャル井戸（電位Ｐ２ＨＢ）に電子が流れ込む際に、電子増倍が行われる。

なお、上述の半導体の材料はＳｉであるが、本例における各半導体要素内のＰ型不純物の濃度Ｃ_Ｐ及びＮ型不純物の濃度Ｃ_Ｎは、以下の通りである。なお、Ｐ型エピタキシャル層１Ｂの面抵抗は撮像領域ＶＲにおける光感度が高くなるように設定される。
・Ｐ型半導体基板１Ａ：Ｃ_Ｐ（１Ａ）＝１×１０^１７〜１×１０^１９／ｃｍ^３
・Ｐ型エピタキシャル層１Ｂ：Ｃ_Ｐ（１Ｂ）＝１×１０^１１〜１×１０^１６／ｃｍ^３
・Ｎ型半導体領域１Ｃ：Ｃ_Ｎ（１Ｃ）＝１×１０^１２〜１×１０^１７／ｃｍ^３

ここで、不純物濃度Ｃは以下の関係を満たしている。
・Ｃ_Ｐ（１Ａ）＞Ｃ_Ｎ（１Ｃ）＞Ｃ_Ｐ（１Ｂ）

ここで、Ｐ型半導体基板１Ａの厚みｔ（１Ａ）、Ｐ型エピタキシャル層１Ｂの厚みｔ（１Ｂ）、Ｎ型半導体領域１Ｃの厚みｔ（１Ｃ）は、以下の関係を満たしている。
・ｔ（１Ａ）＞ｔ（１Ｂ）＞ｔ（１Ｃ）

次に、図４に示した電子注入手段（入力電極）１１Ａについて説明する。

電子注入手段（入力電極）１１Ａは、撮像領域ＶＲの電子転送方向の始点側の端部に設けられている。垂直シフトレジスタの電子の転送速度は、水平シフトレジスタの転送速度よりも遅く設定されている。したがって、この特定の垂直シフトレジスタ（モニタ用のチャネルＤ１）に電子転送方向の始点側の端部から、正確なタイミングで電子を垂直シフトレジスタ内に注入することができる。この電子は、当該垂直シフトレジスタを介して、水平シフトレジスタＨＲに転送され、しかる後、コーナーレジスタＣＲを介して、増倍レジスタＥＭに転送され、増倍レジスタＥＭによって増倍される。端部に位置する特定の垂直シフトレジスタ（チャネルＤ１）は、入射光から遮断されるように設定されているので、モニタ用に注入された電子は、増倍レジスタにおける増倍率を正確に反映し、安定したタイミングで出力される。したがって、増倍率の安定したモニタが可能となる。

また、特定の垂直シフトレジスタ（チャネルＤ１）は、厚板部に位置している。この固体撮像素子は、撮像領域ＶＲが薄板部に形成された裏面入射型の固体撮像素子であり、電極の無い裏面側から受光を行うため、高感度に撮像を行うことが可能である。厚板部は、入射光を薄板部よりも十分に吸収することができるため、裏面側から入射したイメージは、厚板部の表面側には殆ど到達せず、したがって、電子注入が行われる特定の垂直シフトレジスタ（チャネルＤ１）を、入射光から遮断された状態にすることができる。入力電極１１Ａには、電流源１３Ａの端子ＥＩＪから電子が供給される。

図８は、第１形態に係る固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図、図９は、図８に示した固体撮像素子のＩＸ−ＩＸ矢印断面図である。

第１形態では、電子注入手段は、半導体領域（半導体基板）１Ｃに電気的に接続された入力電極１１Ａからなる。入力電極１１Ａは、絶縁層２に設けられたコンタクトホールを介して、半導体領域１Ｃに形成された高濃度のＮ型コンタクト領域１Ｋに接触している（図９参照）。コンタクト領域１Ｋは、垂直転送電極３Ａに隣接しているので、入力電極１１Ａを介してコンタクト領域１Ｋに注入された電子は、図の矢印方向（垂直方向）に沿って転送される。なお、上述のように、図８に示した領域Ｒ１、Ｒ２，Ｒ３，Ｒ４は、遮光されているので、モニタ用に入力電極１１Ａから注入された電子群に、光の入射に起因した電荷が混入することがない。

図１０は、第２形態に係る固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図、図１１は、図１０に示した固体撮像素子のＸＩ−ＸＩ矢印断面図である。

この固体撮像素子は、第１形態におけるＮ型コンタクト領域１Ｋと、始点側端部の転送電極３Ａの直下の領域との間に、ゲート電極１２Ａを設けた点である。ゲート電極１２Ａは、入力電極１１Ａと特定の垂直シフトレジスタ（チャネルＤ１の転送電極３Ａ）との間のポテンシャルを制御する、電子供給手段を構成している。他の構成は、第１形態と同一である。

電子を垂直シフトレジスタ内に注入するタイミングは、ゲート電極１２Ａへの印加電圧ＩＧＶを調整することによって制御することができるため、正確なタイミングで電子注入を行うことができ、したがって、増倍率の安定したモニタが可能となる。なお、ゲート電極１２Ａは、絶縁層２の上に形成されている。

図１２は、第３形態に係る固体撮像素子の平面構成を示す図である。

増倍レジスタＥＭは、撮像領域ＶＲの第１領域（Ｒ１，Ｒ２、ＲＥ１）から転送された電子を増倍する第１の増倍レジスタＥＭＡと、撮像領域ＶＲの第２領域（Ｒ３，Ｒ４、ＲＥ２）から転送された電子を増倍する第２の増倍レジスタＥＭＢとを有している。すなわち、撮像領域ＶＲは、幅方向の中央位置から左側の第１領域と、右側の第２領域からなる。

左側の第１領域から転送された電子は、第１の水平シフトレジスタＨＲＡ、及び第１のコーナーレジスタＣＲＡを介して、第１の増倍レジスタＥＭＡに転送され、第１の増倍レジスタＥＭＡで増倍された後、フローティング・ディフュージョン・アンプＡＭＰＡを介して外部に出力される。水平シフトレジスタＨＲＡから増倍レジスタＥＭＡに至る部分のＶＡ−ＶＡ矢印断面図と作用は、図５に示したものと同一である。なお、この断面の場合には、同図の符号ＨＲ、ＣＲ、ＥＭ、ＡＭＰは、それぞれＨＲＡ、ＣＲＡ，ＥＭＡ、ＡＭＰＡに読み替える。

右側の第２領域から転送された電子は、第２の水平シフトレジスタＣＲＢ、第２のコーナーレジスタＣＲＢを介して、第２の増倍レジスタＥＭＢに転送され、第２の増倍レジスタＥＭＢで増倍された後、第２のフローティング・ディフュージョン・アンプＡＭＰＢを介して外部に出力される。水平シフトレジスタＨＲＢから増倍レジスタＥＭＢに至る部分のＶＢ−ＶＢ矢印断面図と作用は、図５に示したものと同一である。なお、この断面の場合には、同図の符号ＨＲ、ＣＲ、ＥＭ、ＡＭＰは、それぞれＨＲＢ、ＣＲＢ，ＥＭＢ、ＡＭＰＢに読み替える。

また、入力電極は、第１領域（Ｒ１，Ｒ２、ＲＥ１）における領域Ｒ１の電子転送方向の始点側の端部に設けられた第１電子注入手段（第１入力電極）１１Ａの他、第２領域（Ｒ３，Ｒ４、ＲＥ２）における領域Ｒ４の電子転送方向の始点側の端部に設けられた第２電子注入手段（第２入力電極）１１Ｂを備えている。また、残りの領域（Ｒ２，ＲＥ，Ｒ３）にも、撮像領域ＶＲの電子転送方向の始点側の端部には、第３入力電極１１Ｃが設けられている。それぞれの入力電極１１Ａ，１１Ｂ，１１Ｃには、電子供給を行う電流源１３Ａ，１３Ｂ，１３Ｃがそれぞれ接続されている。これらの電子供給は、必要な用途に応じて行われる。両端の入力電極１１Ａ，１１Ｂは、増倍レジスタの増倍率をモニタするための電子注入を行うものであるが、中央の入力電極１１Ｃは、これらとは別の領域に電子を注入してモニタを行う場合に使用することができる。

上記構造の場合、第１領域と第２領域で発生した電荷は、異なる増倍レジスタによって増倍されて、読み出されるため、短時間の信号の読出しが可能となる。また、それぞれの増倍レジスタＥＭＡ，ＥＭＢの増倍率は、それぞれの領域に設けられた第１及び第２電子注入手段（電極１２Ａ，１２Ｂ）から注入された電子を、第１及び第２の増倍レジスタＥＭＡ，ＥＭＢによってそれぞれ増倍させてモニタすることができる。このような短時間の信号の読出しを可能とする構造の場合、増倍レジスタ近傍の空きスペースが狭くなる傾向にあるため、他の素子を配置するには物理的な制約が大きいが、本形態では、増倍レジスタＥＭＡ，ＥＭＢの近傍ではなく、撮像領域ＶＲの端部から電子を注入しているため、増倍レジスタ近傍の物理的な制約に拘束されることなく、電子注入手段を配置することができる。

図１３は、第４形態に係る固体撮像素子の平面構成を示す図である。

この形態の固体撮像素子は、領域Ｒ１、Ｒ２，ＲＥ，Ｒ３，Ｒ４を含んで延びた単一の入力電極１１Ａ´を備えており、領域Ｒ１においてゲート電極１２Ａを備え、領域Ｒ４においてゲート電極１２Ｂを備え、領域Ｒ２、Ｒ３，Ｅ３においてゲート電極１２Ｃを備えている。各電極近傍の縦断面構造は、図１１に示したものと同一である。これらの電子供給は、必要な用途に応じて行われる。両端のゲート電極１２Ａ，１２Ｂは、増倍レジスタの増倍率をモニタするための電子注入を行うものであり、電流源１３Ａから入力電極１１Ａ´に電子を供給し、ゲート電極１２Ａ，１２Ｂへの印加電圧を制御することで、電子供給量を制御することができる。中央の入力電極１１Ｃは、これらとは別の領域に電子を注入してモニタを行う場合に使用することができ、電流源１３Ａから入力電極１１Ａ´に電子を供給し、その電子供給量は、ゲート電極１２Ｃへの印加電圧によって制御することができる。

図１４は、第５形態に係る固体撮像素子の平面構成を示す図である。

この形態の固体撮像素子は、図１２に示した第３形態に係る固体撮像素子において、入力電極１１Ｃを省略したものである。他の構成の構造と作用は、第３形態のものと同一である。

図１５は、第６形態に係る固体撮像素子の平面構成を示す図である。
この形態の固体撮像素子は、図１２に示した第３形態に係る固体撮像素子において、入力電極１１Ａ，１１Ｂ，１１Ｃと垂直シフトレジスタの始点側の端部の転送電極との間に、領域Ｒ１〜Ｒ４を含んで延びたゲート電極１２Ａ´を配置したものである。他の構成の構造と作用は、第３形態のものと同一である。各電極の近傍の電子転送方向に沿った縦断面図は、図１１に示したものと同一であり、同図のゲート電極１２Ａを１２Ａ´に読み替え、同図の入力電極１１Ａを入力電極１１Ａ，１１Ｂ，１１Ｃとして読み替えたものである。各電流源１３Ａ，１３Ｂ，１３Ｃから入力電極１１Ａ，１１Ｂ，１１Ｃに供給される電子は、ゲート電極１２´への印加電圧を制御することによって、対応する垂直シフトレジスタへの注入量を制御することができる。

図１６は、遮光構造を変更した固体撮像素子の断面図である。

上述の形態では、基板の厚みを利用して、領域Ｒ１，Ｒ２，Ｒ３，Ｒ４に光が入射しないようにしたが、本例では、半導体基板１の裏面側の表面（厚板部の露出面）上に、アルミニウム板やセラミック板などからなる遮光部材ＳＦを取り付けることで、裏面側から領域Ｒ１，Ｒ２，Ｒ３，Ｒ４に光ｈνが入射しない構成となっている。したがって、高精度の増倍率モニタが可能となる。

図１７は、表面入射型の固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図である。なお、同図では、電子注入用の電極等の図示は省略している。

上述のゲート電極を備えないタイプの実施形態（第１形態）において、上記凹部ＤＰを備えないこととして、表面入射型の固体撮像素子とした場合、モニタ用チャネルＤ１とダミーチャネルＤ２〜Ｄ４の形成された領域Ｒ１、Ｒ２における、転送電極３Ａ，３Ｂ上には、アルミニウム膜などからなる遮光膜ＳＦが配置されている。なお、遮光膜ＳＦは、転送電極３Ａ，３Ｂとは絶縁されている。この構造の場合、表面側から入射した光は遮光膜ＳＦによって遮断され、モニタ用チャネルＤ１とダミーチャネルＤ２〜Ｄ４に入射することはない。したがって、高精度の増倍率モニタが可能となる。

図１８は、表面入射型の固体撮像素子における撮像領域ＶＲの電子転送方向の始点側の部分の斜視図である。
上述のゲート電極１２Ａを備えたタイプの実施形態（例：第４形態）において、上記凹部ＤＰを備えないこととして、表面入射型の固体撮像素子とした場合、モニタ用チャネルＤ１とダミーチャネルＤ２〜Ｄ４の形成された領域Ｒ１、Ｒ２における、ゲート電極１２Ａ、転送電極３Ａ，３Ｂ上には、アルミニウム膜などからなる遮光膜ＳＦが配置されている。なお、遮光膜ＳＦは、転送電極３Ａ，３Ｂとは絶縁されている。この構造の場合、表面側から入射した光は遮光膜ＳＦによって遮断され、モニタ用チャネルＤ１とダミーチャネルＤ２〜Ｄ４に入射することはない。したがって、高精度の増倍率モニタが可能となる。

以上、説明したように、上述の実施形態では、１ライン（１チャネル）ごとに、電子を注入する構造のため、簡単な構成で１ライン毎にリアルタイムで増倍率をモニタすることが可能となる。

なお、上述のＮ型の半導体領域１Ｃが存在することで、埋め込みチャネル型のＣＣＤが構成されているが、これを省略すると、表面チャネル型のＣＣＤを形成することができる。また、上述の形態は、半導体基板をエッチングすることなく、表面入射型の固体撮像素子に適用することも可能である。

本発明は、高性能な電子増倍を行うことで、微弱な光像を撮像することが可能な電子増倍機能内蔵型の固体撮像素子に適用することができる。

１Ａ…半導体基板、１Ｂ…エピタキシャル層、ＶＲ…撮像領域、１Ｃ…Ｎ型の半導体領域、ＨＲ…水平シフトレジスタ、ＥＭ…増倍レジスタ、１１Ａ…入力電極、１２Ａ…ゲート電極。

Claims (3)

1. 複数の垂直シフトレジスタからなる撮像領域と、
   前記撮像領域からの電子を転送する水平シフトレジスタと、
   前記水平シフトレジスタからの電子を増倍する増倍レジスタと、
   前記撮像領域の電子転送方向の始点側の端部に設けられた電子注入手段と、
   を備え、
   前記電子注入手段によって電子が注入される特定の垂直シフトレジスタが、入射光から遮断されるように設定されており、
   厚板部に囲まれた薄板部をする半導体基板を備え、
   前記撮像領域は、前記薄板部に形成されており、
   前記特定の垂直シフトレジスタは、前記厚板部に位置している、
   ことを特徴とする電子増倍機能内蔵型の固体撮像素子。
2. 前記電子注入手段は、
   前記半導体基板に電気的に接続された入力電極と、
   前記入力電極と前記特定の垂直シフトレジスタとの間のポテンシャルを制御するゲート電極と、
   を備えていることを特徴とする請求項１に記載の電子増倍機能内蔵型の固体撮像素子。
3. 前記増倍レジスタは、
   前記撮像領域の第１領域から転送された電子を増倍する第１の増倍レジスタと、
   前記撮像領域の第２領域から転送された電子を増倍する第２の増倍レジスタと、
   を有しており、
   前記電子注入手段は、
   前記第１領域の電子転送方向の始点側の端部に設けられた第１電子注入手段と、
   前記第２領域の電子転送方向の始点側の端部に設けられた第２電子注入手段と、
   を備えていることを特徴とする請求項１又は２に記載の電子増倍機能内蔵型の固体撮像素子。

Images