JP5322148B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5322148B2
JP5322148B2 JP2007551109A JP2007551109A JP5322148B2 JP 5322148 B2 JP5322148 B2 JP 5322148B2 JP 2007551109 A JP2007551109 A JP 2007551109A JP 2007551109 A JP2007551109 A JP 2007551109A JP 5322148 B2 JP5322148 B2 JP 5322148B2
Authority
JP
Japan
Prior art keywords
channel
transistor
semiconductor layer
region
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007551109A
Other languages
English (en)
Other versions
JPWO2007072844A1 (ja
Inventor
忠弘 大見
章伸 寺本
一史 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2007551109A priority Critical patent/JP5322148B2/ja
Publication of JPWO2007072844A1 publication Critical patent/JPWO2007072844A1/ja
Application granted granted Critical
Publication of JP5322148B2 publication Critical patent/JP5322148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7857—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET of the accumulation type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Description

本発明は、ＩＣ，ＬＳＩ等の半導体装置に関するものである。
通常、半導体装置には、図１２に示すようなＣＭＯＳインバータ回路が使用されている。図１２（ａ）には、ＣＭＯＳインバータ回路の断面を模式的に示し、図１２（ｂ）にはその平面図が示されている。簡単のため、図１２(ｂ)においては配線８〜１１の表示が省略されている。
図１２（ａ）において、１は電子回路が形成されるｐ型半導体基板、２はｐ型半導体基板１に形成されたｎ型不純物領域、３ａ、３ｂはｎ型不純物領域２に形成された高濃度ｐ型不純物領域、４ａ、４ｂはｐ型半導体基板１に形成された高濃度ｎ型不純物領域、５はゲート電極６とｐ型半導体基板１、及びゲート電極７とｎ型不純物領域２とをそれぞれ絶縁するためのＳｉＯ２等のゲート絶縁膜、６、７はゲート絶縁膜５上に形成されたゲート電極である。
ここで、ｎ型不純物領域２、高濃度ｐ型不純物領域３ａ、３ｂ、ゲート電極７は、ｐチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を構成する。一方、半導体基板１、高濃度ｎ型不純物領域４ａ、４ｂ、ゲート電極６は、ｎチャンネルＭＯＳＦＥＴを構成する。８はｎチャンネルＭＯＳＦＥＴ及びｐチャンネルＭＯＳＦＥＴのゲート電極６，７に接続され、ＣＭＯＳインバータ回路の入力信号としての共通の電圧を加えるためのゲート配線である。９はｐチャンネルＭＯＳＦＥＴのドレイン電極（高濃度ｐ型不純物領域３ａ）及びｎチャンネルＭＯＳＦＥＴのドレイン電極（高濃度ｎ型不純物領域４ｂ）に接続され、ＣＭＯＳインバータの出力信号を取り出す出力配線である。１０、１１は、それぞれｎチャンネルＭＯＳＦＥＴのソース電極（高濃度ｎ型不純物領域４ａ）、ｐチャンネルＭＯＳＦＥＴのソース電極（高濃度ｐ型不純物領域３ｂ）に電源電位を供給するための電源配線である。
このＣＭＯＳインバータ回路の動作について説明する。図１２（ａ）のｐチャンネルＭＯＳＦＥＴとｎチャンネルＭＯＳＦＥＴとから構成されるＣＭＯＳインバータ回路は、ｎチャンネル・トランジスタのソース電極に接続された電源配線１０を接地（０Ｖ）し、ｐチャンネル・トランジスタのソース電極に接続された電源配線１１に電源電圧（例えば５Ｖ）を与える。そして、入力信号としてゲート配線８に０Ｖを与えると、ｎチャンネル・トランジスタがＯＦＦになり、ｐチャンネル・トランジスタがＯＮになる。したがって、出力配線９には、電源配線１１と同じ電源電圧（５Ｖ）が出力される。一方、ゲート配線８に５Ｖを与えると、上記の場合とは逆に、ｎチャンネル・トランジスタがＯＮになり、ｐチャンネル・トランジスタがＯＦＦになり、出力配線には、電源配線１０と同じ接地電圧（０Ｖ）が出力される。
これらのＣＭＯＳ型回路において、トランジスタを流れる電流は、入力にしたがって出力が変化しない場合には、ほとんど流れず、主に出力が変化する場合に流れる。すなわち、ゲート配線８が０Ｖになったとき、ｐチャンネル・トランジスタを通して出力配線９を充電するための出力電流が流れ、他方、ゲート配線８が５Ｖになったとき、ｎチャンネル・トランジスタを通して出力配線９の電荷を放電するための出力電流が流れる。このように、図１２（ａ）のＣＭＯＳ回路は、入力と逆極性の信号を出力するインバータ回路となっている。これらのインバータ回路はスイッチングの際の立ち上がり速度と立ち下り速度を同一にするために、ｐチャンネル・トランジスタとｎチャンネル・トランジスタに同じ電流を流さなければならない。
しかし、例えば（１００）面でのｐチャンネル・トランジスタのキャリアである正孔は、ｎチャンネル・トランジスタのキャリアである電子より移動度が小さく、その比は１：３である。そのためｐチャンネル・トランジスタとｎチャンネル・トランジスタの面積を同一にした場合には、それらの電流駆動能力に差が生じ、動作速度は同一とはならない。このため図１２（ｂ）に示すように、ｐチャンネル・トランジスタのドレイン電極３ａ、ソース電極３ｂ、ゲート電極７の面積を、ｎチャンネル・トランジスタのドレイン電極４ｂ、ソース電極４ａ、ゲート電極６の面積よりもその移動度の比に対応して大きくし、電流駆動能力をほぼ同じにすることにより、スイッチング速度を同等にしていた。しかし、このためｐチャンネル・トランジスタの占める面積はｎチャンネル・トランジスタの３倍の大きさとなり、ｐチャンネル・トランジスタとｎチャンネル・トランジスタの占める面積とがアンバランスとなり、半導体装置の集積度の向上の障害となっていた。
ｐチャンネル・トランジスタの電流駆動能力を向上させる先行文献として下記特許文献がある。特許文献１では、（１１０）面を使うことでｐチャンネル・トランジスタの電流駆動能力を向上させている。また、特許文献２では、ＳＯＩ基板を用い、Accumulation型のｐチャンネル・トランジスタをＳＯＩ基板上に形成し、ｐチャンネル・トランジスタの電流駆動能力を向上させることが述べられているが、任意の基板を用いた場合は、ＯＮ状態で同じ大きさのｎチャンネル・トランジスタとｐチャンネル・トランジスタの電流駆動能力を実際に、同等にするのは不可能である。また、特許文献２に開示されたAccumulation型のトランジスタは、ゲート電極の他に基板電極を必須とし、かつ両電極にチャンネル領域に空乏層を形成してチャンネルをピンチオフさせるような電圧を加えなければならず、構造上および回路上の煩雑さが伴うという欠点があった。
特開２００３−１１５５８７号公報 特開平０７−０８６４２２号公報
上記したように（１００）面の結晶面を使用するＣＭＯＳ回路においては、同一面積のｎチャンネル・トランジスタとｐチャンネル・トランジスタの電流駆動能力が異なり、スイッチング速度が異なる。このスイッチング速度（立ち上がり、立ち下り）を同じくするためには、ｐチャンネル・トランジスタのチャンネル幅を大きくする必要がある。そのため、ｎチャンネル・トランジスタとｐチャンネル・トランジスタの占める面積がアンバランスとなり、半導体装置の集積度の向上の障害となっていた。
先出願の特許文献１においては、ｐチャンネル・トランジスタ電流駆動能力を向上させているが、ｎチャンネル・トランジスタとｐチャンネル・トランジスタの大きさを同じくすることには不十分であった。
本発明は、ＣＭＯＳ回路を構成する導電型の異なる一対のトランジスタのスイッチング速度を実質的に同じまたは同等としかつ電極の面積を実質的に同じまたは同等とすることによって、集積度を高くできる半導体装置を得ることを目的としている。
請求項１、２に係る半導体装置は、ＳＯＩ(Silicon on Insulator)基板上にチャンネル導電型の異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、ＳＯＩ基板上に設けた第1の半導体層とその表面の少なくとも一部を覆う第１のゲート絶縁層とを用いてｎチャンネル・トランジスタを形成するとともに、前記ＳＯＩ基板上に設けた第２の半導体層とその表面の少なくとも一部を覆う第２のゲート絶縁層を用いてｐチャンネル・トランジスタを形成し、前記第１の半導体層のチャネルを形成する第１の領域の表面が（１００）面または（１００）面から±１０°以内の面を有するようにするとともに前記第１の半導体層の側面においてチャネルを形成する第２の領域の表面を（１００）面から±１０°以内の面よりも電子の移動度が小さい一つまたは複数の面を有するようにし、前記第２の半導体層のチャネルを形成する第１の領域の表面が（１００）面または（１００）面から±１０°以内の面を有するようにするとともに、前記第２の半導体層の側面においてチャネルを形成する第２の領域の表面を（１００）面から±１０°以内の面よりも正孔の移動度が大きい一つまたは複数の面を有するようにし、前記第１及び第２の半導体層における前記第１の領域の表面の面積と前記第２の領域の表面の面積との和が互いに同等となりかつ前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタの動作速度が実質的に等しいか同等となるように、前記第１の領域の表面の幅と長さ及び高さ、前記第２の領域の表面の幅と長さ及び高さを定めたことを特徴とする。
更に、請求項２に係る半導体装置は、前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタはともにｎｏｒｍａｌｌｙ ｏｆｆであり、かつ前記ｎチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型またはａｃｃｕｍｕｌａｔｉｏｎ型とし、前記ｐチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型またはａｃｃｕｍｕｌａｔｉｏｎ型とする。
請求項３に係る半導体装置は、前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタとをともにｉｎｖｅｒｓｉｏｎ型としたものである。
請求項４に係る半導体装置は、前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタとをともにａｃｃｕｍｕｌａｔｉｏｎ型としたものである。
請求項５に係る半導体装置は、前記ｎチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型とし、前記ｐチャンネル・トランジスタをａｃｃｕｍｕｌａｔｉｏｎ型としたものである。
請求項６に係る半導体装置は、前記ｎチャンネル・トランジスタをａｃｃｕｍｕｌａｔｉｏｎ型とし、前記ｐチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型としたものである。
請求項７に係る半導体装置は、前記第２のゲート絶縁膜上に設けられる第２のゲート電極と前記第２の半導体層との仕事関数差により前記第２の半導体層に形成される空乏層の厚さが前記第２の半導体層の膜厚よりも大きくなるように前記第２のゲート電極の材料および前記第２の半導体層の不純物濃度を選んだものである。
請求項８に係る半導体装置は、前記第１のゲート絶縁膜上に設けられる第１のゲート電極と前記第１の半導体層との仕事関数差により前記第１の半導体層に形成される空乏層の厚さが前記第１の半導体層の膜厚よりも大きくなるように前記第１のゲート電極の材料および前記第１の半導体層の不純物濃度を選んだものである。
請求項９に係る半導体装置は、前記ゲート絶縁膜が、マイクロ波励起のプラズマで形成されたＳｉＯ２，Ｓｉ３Ｎ４および金属シリコン合金の酸化膜、金属シリコン合金の窒化膜を少なくとも一種類、含有するものである。
請求項１０に係る半導体装置は、前記ゲート絶縁膜がマイクロ波励起のプラズマを用いて６００℃以下の温度で形成されものである。
請求項１１、１２に係る半導体装置は、チャンネル長を構成する前記第１の領域の表面の長さ、前記第２の領域の表面の長さを前記ｎチャンネル・トランジスタ及び前記ｐチャンネル・トランジスタにおいて、すべて互いに実質的に等しいように定めたものである。チャネル長を定めることにより、前記第１の領域の表面の幅は請求項１２に係る前記第１の領域の表面の幅に関する制限を受けるので、チャネル長を定めることにより一意的に決定できる。これにより前記第２の領域の表面の幅のみを定めればよくなる。
請求項１３に係る半導体装置は、異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、ＳＯＩ基板上に設けた第1の半導体層とその表面の少なくとも一部を覆う第１のゲート絶縁層とを用いて一導電型のトランジスタを形成するとともに前記ＳＯＩ基板上に設けた第２の半導体層とその表面の少なくとも一部を覆う第２のゲート絶縁層を用いて他の導電型のトランジスタを形成し、前記第１の半導体層のチャネルを形成する第１の領域の表面を第１の結晶面を有するようにするとともに前記第１の領域の表面と交差する面に設けられた前記第1の半導体層の側面においてチャネルを形成する第２の領域の表面を前記第1の結晶面とは異なりかつキャリアの移動度も異なる第２の結晶面を有するようにし、前記第２の半導体層のチャネルを形成する第１の領域の表面を第１の結晶面を有するようにするとともに前記第１の領域の表面と交差する面に設けられた前記第１の半導体層の側面においてチャネルを形成する第２の領域の表面を前記第１の結晶面とは異なりかつキャリアの移動度も異なる第２の結晶面を有するようにし、前記第１の半導体層のチャネルを形成する第１の領域の表面における電子の有効質量ｍeをｍe１、前記第２の領域の表面における電子の有効質量をｍe２とし、前記第２の半導体層のチャネルを形成する第１の領域の表面における正孔の有効質量ｍｈをｍｈ１、前記第２の領域の表面における正孔の有効質量をｍｈ２とし、前記第１の半導体層のチャネルを形成する第１の領域の表面の幅をＷｅとし、前記第１の半導体層のチャネルを形成する第２の領域の表面の幅をＨｅとし、前記第２の半導体層のチャネルを形成する第２の領域の表面の幅をＷｈとし、前記第２の半導体層のチャネルを形成する第２の領域の表面の幅をＨｈとし、前記第１の半導体層のチャネルを形成する第１の領域の表面の長さＬ１とし、前記第２の半導体層のチャネルを形成する第１の領域の表面の長さＬ２とし、
Ｌ１、Ｗｅ、Ｌ２、Ｗｈ、を所定の値としたときの前記第１の半導体層の電子の実効有効質量ｍｅｅ及び前記第１の半導体層の正孔の実効有効質量ｍｈｅは、それぞれ、
ｍｅｅ＝（ｍｅ１-1×Ｗｅ/（２×Ｈｅ＋Ｗｅ）
＋２×ｍｅ２-1×Ｈｅ/（２×Ｈｅ＋Ｗｅ））−１
ｍｈｅ＝（ｍｈ１-1×Ｗｈ/（２×Ｈｈ＋Ｗｈ）
＋２×ｍｈ２-1×Ｈｈ/（２×Ｈｈ＋Ｗｈ））−１
であらわされた場合、ｍｅｅ＝ｍｈｅが成立しかつ、Ｗｅ＝Ｗｈ及びＨｅ＝Ｈｈを満足するようにＨｅ及びＨｈを定める事によって、前記一導電型のトランジスタと前記他の導電型のトランジスタとを、チャンネル領域の面積を互いに実質的に等しいか同等としつつ動作速度を互いに実質的に等しいか同等となるようにしたものである。ここで、前記の第２の領域は、第1の半導体層の側面を傾斜面または垂直面とした部分に形成され、かつ両側面の一方のみを用いても、両方の上から一部または底部までを用いて形成されても良い。
請求項１４に係る半導体装置は、請求項１３に記載の半導体装置において、前記Ｌ１と前記Ｌ２とを等しくすることによって、Ｗｅ＝Ｗｈを実質的に満足し、且つ、前記第１の領域の表面の長さを前記第１の領域の表面の幅より１．５倍以上長くすることによって１．５×Ｌ１＞Ｗｅ及び１．５×Ｌ２＞Ｗｈを満たすようにＷｅとＷｈを所定の値にし、ｍｅｅ＝ｍｈｅを満たし、かつＨｅ＝Ｈｈを満たすように残余のＨｅ及びＨｈを定めることを特徴としている。
また、請求項２４に係る発明によれば、第１導電型チャンネルのトランジスタおよび第１導電型とは異なる第２導電型チャンネルのトランジスタを少なくとも一対有する回路を備えた半導体装置において、ＳＯＩ基板上に設けた第1の半導体層とその表面の少なくとも一部を覆う第１のゲート絶縁層と第１のゲート絶縁層を覆う第１のゲート電極を有する前記第１導電型チャンネルのトランジスタと、前記ＳＯＩ基板上に設けた第２の半導体層とその表面の少なくとも一部を覆う第２のゲート絶縁層と第２のゲート絶縁層を覆う第２のゲート電極とを有する前記第２導電型チャンネルのトランジスタとを含み、
前記第１半導体層のチャネルが形成される第１の領域は前記第１の半導体層の表面を成す第１の面と前記第１の面と所定の角度をなす１又は複数の第２の面で構成され、前記第１導電型チャンネルのトランジスタのキャリアの移動度が前記第２の面においては前記第１の面におけるより小さく、
前記第２半導体層のチャネルが形成される第２の領域は前記第２の半導体層の表面を成す第１の面と前記第１の面と所定の角度をなす１又は複数の第２の面で構成され、前記第２導電型チャンネルのトランジスタのキャリアの移動度が前記第２の面においては前記第１の面におけるより大きく、
前記第１の半導体層における前記第１の領域の前記第１の面の面積と前記第２の面の面積との和が、前記第２の半導体層における前記第２の領域の前記第１の面の面積と前記第２の面の面積との和に実質的に等しく、かつ前記第１導電型チャンネルのトランジスタと前記第２導電型チャネルのトランジスタの動作速度が実質的に等しいか同等となるように、前記第１の領域の表面の幅と長さ及び高さ、前記第２の領域の表面の幅と長さ及び高さが設定されたことを特徴とする半導体装置が得られる。
本発明の１つの視点によれば、請求項２４の発明において、前記第１導電型チャネルのトランジスタはＮＭＯＳトランジスタであり、前記第２導電型チャネルのトランジスタはＰＭＯＳトランジスタであり、前記第１の半導体層及び第２の半導体層の前記第１の面は、シリコンの（１００）面または（１００）面から±１０°以内の面を有するとともに、前記第２の面はシリコンの（１１０）面または（１１０）面から±１０°以内の面であることを特徴とする。
また、本発明の別の視点によれば、請求項２４の発明において、前記第１の半導体層及び第２の半導体層の前記第１の面は、シリコンの（１１０）面または（１１０）面から±１０°以内の面を有するとともに、前記第２の面はシリコンの（１００）面または（１００）面から±１０°以内の面であり、前記第１導電型チャネルのトランジスタはＰＭＯＳトランジスタであり、前記第２導電型チャネルのトランジスタはＮＭＯＳトランジスタであることを特徴とする。
本発明のさらに別の視点によれば、請求項２４の発明において、前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタはともに反転型であることを特徴とする。
前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタはともに蓄積型でもよい。
また、前記第１導電型チャネルのトランジスタは反転型、前記第２導電型チャネルのトランジスタは蓄積型ででもよい。
また、特徴の１つとして、請求項２４の発明において、前記第２のゲート絶縁膜上に設けられる第２のゲート電極と前記第２の半導体層との仕事関数差により前記第２の半導体層に形成される空乏層の厚さが前記第２の半導体層の膜厚よりも大きくなるように前記第２のゲート電極の材料および前記第２の半導体層の不純物濃度を選ぶのが望ましい。
別の特徴として、請求項２４の発明において、前記第１のゲート絶縁膜上に設けられる第１のゲート電極と前記第１の半導体層との仕事関数差により前記第１の半導体層に形成される空乏層の厚さが前記第１の半導体層の膜厚よりも大きくなるように前記第１のゲート電極の材料および前記第１の半導体層の不純物濃度を選ぶようにしてもよい。
他の特徴として、請求項２４の発明において、前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタは、それぞれのトランジスタのチャネル長を構成する前記第１の領域および前記第２の領域の表面の長さを互いに等しいように設定する。
また、請求項２４の発明において、前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタは、それぞれのトランジスタのチャネル長を構成する前記第１の領域および前記第２の領域の表面の長さが、それぞれ前記第１の領域および戦記第２の領域の表面の幅より１．５倍以上長いことを特徴とする。
本発明によれば、上記の構成により、同一の電流駆動能力を有するｐチャンネルＭＯＳトランジスタとｎチャンネルＭＯＳトランジスタが得られ、両トランジスタのチャンネル面積を同じくすることができることから、スイッチング速度が同等で、集積度を高くできる半導体装置を得られる効果がある。
図１は、本発明の第１の実施例の半導体装置を示す図であり、（ａ）は斜視図、（ｂ）及び（ｃ）は、図１（ａ）のＡ−Ａ’線及びＢ−Ｂ’線に沿う断面図である。 図２は、本発明の第１の実施例の半導体装置のＮＭＯＳトランジスタとＰＭＯＳトランジスタのキャリア走行速度をゲート長を横軸としたグラフである。 図３は、半導体装置をＳＯＩ基板上に配置した図である。（ａ）は従来技術で製造された半導体装置をＳＯＩ基板上に配置した図である。（ｂ）は、本発明の第１の実施例の半導体装置をＳＯＩ基板上に配置した図である。 図４は、通常のＣ―ＭＯＳ回路と本発明の第１の実施例のＣ―ＭＯＳ回路で、それぞれアナロスイッチを構成した場合の、オフセット雑音の改善を示すグラフである。 図５（ａ）、図５（ｂ）、図５（ｃ）は本発明のそれぞれ第２、第３及び第４の実施例の主要部分を模式的に表した断面図である。 図６（ａ）、図６（ｂ）、図６（ｃ）、図６（ｄ）は、本発明の実施例２及び３に使用される蓄積型ｎ−ＭＯＳトランジスタの動作原理を説明するための図である。 図７（ａ）、図７（ｂ）は、本発明の実施例２及び３に使用される蓄積型ｎ−ＭＯＳトランジスタのそれぞれ空乏状態と蓄積状態を説明するため図であり、各図にｎ−ＭＯＳトランジスタ構造とバンド構造を示してある。 図８は、本発明によるaccumulation型トランジスタの１／ｆ雑音を示すグラフである。 図９（ａ）は、本発明に使用する蓄積型ｎ−ＭＯＳがノーマリオフとなる場合のゲート長とＳＯＩ層膜厚との関係を示すグラフで、パラメータはゲート電極の仕事関数及びＥＯＴ(equivalent oxide film thickness)である。図９（ｂ）は、ゲート電極材料の仕事関数が５．２ｅＶと６．０ｅＶの場合のバンド構造を示す。 本発明の実施例によるaccumulation型トランジスタの空乏層厚さと基板不純物濃度の関係を示すグラフである。 本発明によるaccumulation型トランジスタ及び通常のトランジスタのドレイン電圧−ドレイン電流特性を示すグラフである。 図１２（ａ）及び（ｂ）は、それぞれ従来例の半導体装置の断面図及び平面図である。 図１３は、本発明に関し、熱酸化によってゲート絶縁膜を形成した場合とラジカル酸化によってゲート絶縁膜を形成した場合との、チャンネル方位によるＳファクターを示すグラフである。 図１４は、本発明に関し，（ａ）はAccumulationモードの三次元ｐチャンネルＭＯＳトランジスタのデバイス構造の斜視図、（ｂ）はその方位を示す。
以下、本発明の半導体装置について、図面を参照して説明する。
図１を参照して、本発明の実施例１に係る半導体装置を説明する。図１（ａ）は本発明の実施例１に係る半導体装置の概略斜視図、図１（ｂ）に図１（ａ）におけるＡ−Ａ’線の断面図、及び、図１（ｃ）に図１（ａ）におけるＢ−Ｂ’線の断面図をそれぞれ示す。
図１に示された実施例1は、バランスした電流駆動能力を有し、三次元構造を備えたｎチャンネル・トランジスタ（ＮＭＯＳトランジスタ）とｐチャンネル・トランジスタ（ＰＭＯＳトランジスタ）によって構成されている。また、図示されたｎチャンネル・トランジスタとｐチャンネル・トランジスタは、全く同じデバイス構造（形状・寸法）を有するＳＯＩ型三次元構造ＣＭＯＳデバイスであり、ゲート長は４５ｎｍ以下であることを特徴とする。
図１（ａ）は、並列接続された４個のｎチャンネル・トランジスタと並列接続された４個のｐチャンネル・トランジスタが同一基板上に形成された例を示している。
図１（ｂ）、（ｃ）に示すように、シリコン支持基板１２上に２００ｎｍ厚さの埋め込み酸化膜１３で分離された所定の厚さの（１００）面方位のノンドープシリコンのＳＯＩ(Silicon on Insulator)層１４−ｎ、１４−ｐを有する基板が準備される。
ここで、ＳＯＩ層１４-ｎ及び１４−ｐの表面は、チャンネルの長さ方向が<１１０>方向になるようにするのが好ましい。これは、（１１０）面でのホールの移動による飽和電流量が<１１０>方向で最大になるからである。他方、（１００）面での電子の移動による飽和電流量は結晶方向依存性が小さいことを考慮しておく必要がある。
ＳＯＩ層のうち、ｎチャンネル・トランジスタを形成する領域１４−ｎ、及び、ｐチャンネル・トランジスタを形成する領域１４−ｐ以外はエッチングにより除去されており、この結果、各領域１４−ｎ、１４−ｐが酸化膜１３上に分離・形成されている(図１(ｃ)参照)。分離された各領域の側面は、（１１０）面になっている。
エッチング工程により形成されたｎチャンネル・トランジスタを形成する領域１４−ｎ及びｐチャンネル・トランジスタを形成する領域１４−ｐのエッチング工程により発生する側面凹凸の回復、及びエッチング工程により生じるｎチャンネル・トランジスタを形成する領域１４−ｎおよびｐチャンネル・トランジスタを形成する領域１４−ｐの角を丸めるために８００℃以上の水素雰囲気中でアニールすることが望ましい。
図示された例では、ＳＯＩ層はｉ層として両方の領域に共通にしても良いし、ｐ型として、後にｐチャンネル・トランジスタを形成する領域１４−ｐをｎ型に変換してもよい。このとき、閾値調整用の不純物注入を行い、基板濃度調整を行っても良い。例えば、100nm世代のときは、４×１０１８ｃｍ−３とする。
図１（ｂ）に示すように、アニール工程後に洗浄を行い、続いて、マイクロ波励起のプラズマ装置で酸化処理を行い、膜厚１．６ｎｍのＳｉＯ２ゲート絶縁膜１５をｎチャンネル・トランジス領域１４−ｎのチャンネル領域の上面と側面、及びｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面と側面に形成する。このとき、所望の電気的容量を得るための膜厚を形成しても良い。また、ゲート絶縁膜１５は、Ｓｉ３Ｎ４、ＨｆＯｘ、ＺｒＯｘ、Ｌａ２Ｏ３等の金属酸化物、ＰｒｘＳｉｙＮｚ等の金属窒化物等の高誘電率材料を用いても良い。
その後、ノンドープの多結晶シリコンを公知の低圧ＣＶＤ法により形成し、所望のゲート長、ゲート幅にエッチングし、ゲート電極１６を形成する。
次に、ＮＭＯＳトランジスタが形成される領域１４−ｎのうちソース・ドレインとなる領域１７に、ヒ素を４×１０１５ｃｍ−２、ＰＭＯＳトランジスタが形成される領域のソース・ドレインとなる領域１８に硼素を４×１０１５ｃｍ−２、イオン注入する。このとき、自己整合的に公知の低圧ＣＶＤ法により形成されたノンドープの多結晶シリコン１６にもＮＭＯＳトランジスタの場合はヒ素を４×１０１５ｃｍ−２、ＰＭＯＳトランジスタの場合は硼素を４×１０１５ｃｍ−２のイオンが注入される。その後活性化を行う。
その後、ＮＭＯＳトランジスタ領域のソース・ドレイン層１７とＮＭＯＳトランジスタ領域１４−ｎのゲート電極１６、及びＰＭＯＳトランジスタ領域のソース・ドレイン層１８とＰＭＯＳトランジスタ領域１４−ｐのゲート電極１６を分離するための薄い分離膜２５を形成する。例えば、薄い分離膜２５は以下の手法によって形成できる。公知のＣＶＤ法により、ＳｉＯ２を45nm以上、堆積した後、ダメージが小さい異方性のエッチングを用いて、分離膜２５を除去することで薄い分離膜２５を形成される。このとき、所望の熱耐性や電気的絶縁性を得るために薄い分離膜２５は、Ｓｉ３Ｎ４、ＳｉＯＮ、ＳｉＯ２とＳｉ３Ｎ４の積層構造を用いても良い。
その後、シリサイド層２６を形成するためにダメージの小さいスパッタ法によりニッケルを堆積する。このとき、ＮＭＯＳトランジスタ領域１４−ｎ上の多結晶シリコン１６とＰＭＯＳトランジスタ領域１４−ｐ上の多結晶シリコン１６を後のアニール工程で完全にシリサイド化するために、ニッケルはＮＭＯＳトランジスタ領域１４−ｎ上の多結晶シリコン１６とＰＭＯＳトランジスタ領域１４−ｐ上の多結晶シリコン１６より厚く堆積する。このとき所望の電気抵抗を得るために、シリサイド層２６を形成するために用いる金属として、チタン、コバルト、タンタルを用いてもかまわない。
その後、５００℃以上でアニールを施しシリサイド層２６を形成する。その後、シリサイド層２６を形成後に反応しきれなかったニッケルを公知の酸系Wetプロセスにより除去する。ニッケルと薄い分離膜２５は５００℃以上でアニールを施しても界面反応を起こさず、薄い分離膜２５上にシリサイドは形成されないので、公知の酸系Wetプロセスを施すことで自己整合的にＮＭＯＳトランジスタ領域のソース・ドレイン層１７とＮＭＯＳトランジスタ領域１４−ｎのゲート電極１６、及びＰＭＯＳトランジスタ領域のソース・ドレイン層１８とＰＭＯＳトランジスタ領域１４−ｐのゲート電極１６を分離できる。
さらに、ＳｉＯ２膜をＣＶＤで形成し、図１（ｃ）に示すように、配線層としてゲート配線１９、出力配線２０、電源配線２１及び電源配線２２を形成することで、同一基板上にinversion型（即ち、inversion-mode）ＰＭＯＳトランジスタ１００ｐとinversion型（即ち、inversion-mode）ＮＭＯＳトランジスタ１００ｎが形成できる。
ここで、ｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面および側面の合計面積とｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面および側面の合計面積の面積とを等しくし、かつ両トランジスタの動作速度が等しくなるようにする。ここで、各ｎチャンネル・トランジスタ及びｐチャンネル・トランジスタのチャンネル領域上面を第１の領域、更に、各トランジスタのチャンネル領域側面を第２の領域と呼ぶものとする。
具体的に説明すると、両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さ（即ち、ソース、ドレイン間の距離）Ｌを等しくし、ｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面の幅（長さ方向と交差する方向の距離）をＷｎ、側面の高さをＨｎとする。他方、ｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面の幅をＷｐとし、側面の高さをＨｐとする。
ここで、ｎチャンネル・トランジス領域１４−ｎの上面の幅Ｗｎとｐチャンネル・トランジス領域１４−ｐの上面の幅Ｗｐは常に両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬの１．５分の１以下にしなければならない。
ここで、ｎチャンネル・トランジス領域１４−ｎの上面の幅Ｗｎとｐチャンネル・トランジス領域１４−ｐの上面の幅Ｗｐは常に両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬの１．５分の１以下にしなければならない理由は、量子効果を利用し両トランジスタ１００ｐ、１００ｎにおけるキャリアの有効質量を一番軽くするためと、ショートチャネル効果によるリーク電流を抑制するためである。
よって、両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬを所定の値にすることで一意的にｎチャンネル・トランジス領域１４−ｎの上面の幅Ｗｎとｐチャンネル・トランジス領域１４−ｐの上面の幅Ｗｐの値を所定の値に設定される。
上記した点を考慮して、ｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面および側面の合計面積とｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域上面および側面の合計面積の面積とを等しくし、かつ両トランジスタの動作速度が等しくなるための条件を求める。
まず、ｎチャンネル・トランジス領域１４−ｎの側面の高さをＨｎと、ｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域側面の高さＨｐとし、ＮＭＯＳトランジスタの実効有効電子質量ｍｅｅとＰＭＯＳトランジスタの実効有効正孔質量ｍｈｅとが等しくなるように、ｎチャンネル・トランジス領域１４−ｎの側面の高さをＨｎと、ｐチャンネル・トランジスタ領域１４−ｐのチャンネル領域側面の高さＨｐを所定の値にすれば良い。
ここで、ＮＭＯＳトランジスタの実効有効電子質量ｍｅｅとＰＭＯＳトランジスタの実効有効正孔質量ｍｈｅは以下の式（１）及び（２）であらわすことができる。
ｍｅｅ＝（ｍｅ１-1×Ｗｅ/（２×Ｈｅ＋Ｗｅ）
＋２×ｍｅ２-1×Ｈｅ/（２×Ｈｅ＋Ｗｅ））−１ （１）
ｍｈｅ＝（ｍｈ１-1×Ｗｈ/（２×Ｈｈ＋Ｗｈ）
＋２×ｍｈ２-1×Ｈｈ/（２×Ｈｈ＋Ｗｈ））−１ （２）
式（１）中においてｍｅ１はｎチャンネル・トランジス領域１４−ｎのチャンネル領域上面の電子の有効質量であり、ｍｅ２はｎチャンネル・トランジス領域１４−ｎのチャンネル領域側面の電子の有効質量である。
また、式（２）中においてｍｈ１はｐチャンネル・トランジス領域１４−ｐのチャンネル領域上面の正孔の有効質量であり、ｍｈ２はｐチャンネル・トランジス領域１４−ｐのチャンネル領域側面の正孔の有効質量である。
式（１）（２）中における、ｍｅ１、ｍｅ２、及びｍｈ１、ｍｈ２は物理定数であり不変の値である。
ＮＭＯＳトランジスタの実効有効電子質量ｍｅｅとＰＭＯＳトランジスタの実効有効正孔質量ｍｈｅとを等しくすることで、両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬが４５ｎｍ以下の場合に両トランジスタ１００ｐ、１００ｎのチャンネル領域を走行する正孔と電子の速度が一致する。なぜなら、両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬが４５ｎｍ以下ではＱｕａｓｉ−Ｂａｌｌｉｓｔｉｃ効果による伝導機構が支配的だからである。（参考文献１）。
参考文献１ G. Gildenblat, J. Appl. Phys., Vol.91, pp.9883-9886, 2002.
Ｑｕａｓｉ−Ｂａｌｌｉｓｔｉｃ効果による伝導機構により正孔と電子が両トランジスタ１００ｐ、１００ｎのチャンネル領域を走行している速度ＶＱＢは、式（３）により計算できる。
ＶＱＢ＝２×ｋＢ×Ｔ/π/Ｍ （３）
式（３）でのｋＢはボルツマン定数、Ｔは絶対温度、Ｍは走行キャリアの実効有効質量である。つまり、本実施例１においては、ＮＭＯＳトランジスタの実効有効電子質量ｍｅｅもしくはＰＭＯＳトランジスタの実効有効正孔質量ｍｈｅである。
オームの法則である式（４）の関係により、両トランジスタ１００ｐ、１００ｎのチャンネル領域の長さＬが４５ｎｍ以下であり、ＮＭＯＳトランジスタの電子のチャンネル領域走行速度とＰＭＯＳトランジスタの正孔のチャンネル領域走行速度とを一致させれば単位面積あたりの導電率つまり両トランジスタ１００ｐ、１００ｎの相互コンダクタンスが一致する。つまり、ＮＭＯＳトランジスタの実効有効電子質量ｍｅｅとＰＭＯＳトランジスタの実効有効正孔質量ｍｈｅを一致させることで両トランジスタ１００ｎ、１００ｐの相互コンダクタンスが一致し、チャンネル面積及びゲート面積が同一であり、両トランジスタの電流駆動能力、ひいては動作速度をほぼ同一とすることが出来、フルバランストＣＭＯＳを得ることができる。
σ＝ｑ×Ｎ×Ｖ（４）
式（４）中で、ｑは電子の電荷量、Ｎは電荷密度、Ｖは電荷の走行速度である。トランジスタの場合は、Ｎは反転層下の電荷密度であり、ＶはＮＭＯＳトランジスタの場合は電子の走行速度、ＰＭＯＳトランジスタの場合は正孔の走行速度である。
このような条件の下に、図１に示す実施例1では、例えば、ＷｎとＷｐを２０ｎｍとし、ＨｎとＨｐを６０ｎｍとした。なお、図示の実施例1では、チャンネル長Ｌを両トランジスタとも３２ｎｍとした。
図２はゲート長を５０００ｎｍから６０ｎｍまで変動させた場合のＮＭＯＳトランジスタの電子のチャンネル領域走行速度とＰＭＯＳトランジスタの正孔のチャンネル領域走行速度を図示したものである。チャネル領域の長さが４５ｎｍ以下では前記Ｑｕａｓｉ−Ｂａｌｌｉｓｔｉｃ効果によりＮＭＯＳトランジスタの電子のチャンネル領域走行速度とＮＭＯＳトランジスタの正孔のチャンネル領域走行速度が一致しておりフルバランストＣＭＯＳを得ることができている。
図３（ａ）及び（ｂ）は、それぞれ、図１２の従来例、及び、本発明に係るフルバランストＣＭＯＳで３段のインバーターゲートを構成し、第１段の出力を第２段の入力に、第２段の出力を第３段の入力にそれぞれ接続するように、実際にＳＯＩ基板上に配置した場合の例である。図３（ｂ）に示されたフルバランストＣＭＯＳをＳＯＩ基板上に配置する際に要する所要面積は、図１２の従来例をＳＯＩ基板上に配置する際に要する所要面積の半分にでき、１桁程度高速化することが可能となる。
本発明の実施例１に係る半導体装置では、さらに、ｐ、ｎ両トランジスタのゲートの寸法・面積を同一とすることで、両トランジスタのゲート容量及び寄生容量が同一となり、図４に示すように、これらのトランジスタで構成したアナログスイッチのオフセット雑音を１５ｄＢも低減することができる。ここで、図１（ｃ）に示した実施例１は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの双方が反転型（inversion type）のトランジスタを用いたものである。
 他の実施例
図５（ａ）、（ｂ）、及び、（ｃ）は、それぞれ第２、第３及び第４の実施例で、第１の実施例における図１（ｃ）に相当する方向の断面図である。
図５（ａ）はｎチャンネル・トランジスタ（即ち、ＮＭＯＳトランジスタ）１０１ｎおよびｐチャンネル・トランジスタ（即ち、ＰＭＯＳトランジスタ）１０１ｐがともに蓄積型(accumulation type)の例である。
また、図５（ｂ）はｎチャンネル・トランジスタ（即ち、ＮＭＯＳトランジスタ）１０２ｎがaccumulation型でｐチャンネル・トランジスタ（ＰＭＯＳトランジスタ）１０２ｐがinversion型の例である。図５（ｂ）の構成は、同一導電型のｗｅｌｌ（ｎウエル）と同一導電型（ｐ＋型）のゲート電極によって形成されるのでプロセスが簡単化する利点があり、またAccumulationモードのｎチャンネル・トランジスタを用いることでＣＭＯＳ全体の１／ｆノイズを低減できる。
更に、図５（ｃ）はｎチャンネル・トランジスタ（ＮＭＯＳトランジスタ）１０３ｎがinversion型でｐチャンネル・トランジスタ（ＰＭＯＳトランジスタ）１０３ｐがaccumulation型の例である。この例のものは、同一導電型のｗｅｌｌ（ｐウエル）と同一導電型（ｎ＋型）のゲート電極によって形成されるのでプロセスが簡単化する利点があり、また、ｎ＋型のポリシリコンゲート電極だけを用いるので、薄膜化によるボロンの拡散（ボロンはゲート酸化膜へ拡散しやすくそのためにキャリアの界面移動度が劣化するという現象が生じる）を防止できる。後に述べるように、accumulation型のトランジスタを用いることにより、inversion型に比べ電流駆動能力が大きくなる（図１１）と云う利点もある。
ここで、図５乃至図１１を参照して、図５（ａ）、（ｂ）のｎチャンネル・トランジスタ（ＮＭＯＳトランジスタ）１０１ｎ、１０２ｎを例にとって、本発明によるaccumulation型トランジスタについて説明する。
図６（ａ）〜（ｄ）には、accumulation型ｎチャンネル・トランジスタ（ＮＭＯＳトランジスタ）の動作原理が示されている。まず、図６（ａ）に示すように、ゲート電圧Ｖｇがゼロの場合、空乏層（depletion-layer）がＳＯＩ層の全体に拡がっている。図６（ｂ）に示すように、ゲート電圧Ｖｇが印加されると、空乏層がチャンネル上面まで後退してバルク電流Ｉbulkが流れ出す。続いて、ゲート電圧が増加すると、図６（ｃ）及び（ｄ）に示すように、蓄積電流Ｉaccも流れ出す。
この現象を図７（ａ）及び（ｂ）を用いて説明すると、ＳＯＩ構造をとり、ゲート電極とＳＯＩ層との仕事関数差で発生する空乏層幅をＳＯＩ層の厚さよりも大きくなるようにすれば、図７（ａ）に示すようなaccumulation構造でノーマリオフ型（normally off type）
のＭＯＳトランジスタが可能となる。ここで、図示のようなｎチャンネル・トランジスタではｐ＋ポリシリコン（仕事関数５．２ｅＶ）をゲート電極に用い、ｐチャンネル・トランジスタではｎ＋ポリシリコン（仕事関数４．１ｅＶ）をゲート電極に用いることでＳＯＩ層との仕事関数差を生じさせることが出来る。
図１１に示すように、シリコンの（１１０）面上にaccumulation構造のｎチャンネル・トランジスタを形成することにより、シリコン（１００）面上に構成した通常のｎチャンネル・トランジスタと比較して同等の電流駆動能力を実現することが出来る。また、シリコンの（１１０）面上にaccumulation構造のｐチャンネル・トランジスタを形成することにより、シリコン（１００）面上に形成したｐチャンネル・トランジスタと比較して２．５倍の電流駆動能力を実現することが出来る。
また、図８に示すように、accumulationモードでは、１／ｆ雑音も低減する。
本発明のaccumulation型デバイスは、ｐｎ接合障壁によってノーマリオフを実現するのではなく、ゲート電極とＳＯＩ層の仕事関数差、ＳＯＩ層の厚さ、ドレイン電圧、ソース・ドレイン間距離を最適化し、図７（ａ）に示すように、ゲート電圧が０ｖのときにソース・ドレイン間に空乏層が存在しバリアが形成されるようにすれば、ノーマリオフとなる。
図７（ｂ）に示すように、オン時にはチャンネルは蓄積層に形成されるので、通常の反転層を形成するinversion型のＭＯＳトランジスタに比べてチャネル領域の垂直電界が小さくなるため、実効移動度を大きくすることが出来る。このため、ＳＯＩ層の不純物濃度が高くなっても移動度の劣化が発生しない。さらに、オン時には蓄積層だけでなくＳＯＩ層全体（バルク部）にも電流が流れるため、ＳＯＩ層の不純物濃度が高いほど電流駆動能力を大きくすることが出来る。
通常のＭＯＳトランジスタでは、微細化に伴って、チャネル領域の不純物濃度を高くするとチャネル移動度が劣化してしまうのに比べると、本発明のaccumulation型デバイスは微細化には非常に有利である。電流駆動能力をできるだけ大きくし、微細化に対してパンチスルー耐性を持たせてノーマリオフを実現するためには、accumulation型ｎチャンネル・トランジスタには仕事関数のできるだけ大きいゲート電極を、accumulation型ｐチャンネル・トランジスタには仕事関数のできるだけ小さいゲート電極を用いることが好ましい。
本発明のaccumulation型デバイスは、このようにゲート電極材料とＳＯＩ層の仕事関数差を大きくすることによってＳＯＩ層に空乏層を形成し、ドレイン電極に印加した電圧によるチャネル方向の電界がソース端に影響しないようにしてパンチスルー耐性を持たせる。ＳＯＩ層の厚さが厚いほど電流駆動能力が大きくなるが、仕事関数差によって発生したゲートからの電界がＳＯＩ層の下端（底面）にまで影響を及ぼしにくくなる。そこで、仕事関数差を大きくすることが本発明のaccumulation型デバイスで最も重要な要件である。
図９（ａ）にaccumulation型ｎチャンネル・トランジスタにおいて、ゲート電極の仕事関数を５．２ｅＶと６．０ｅＶのものを用いたときに許される（ノーマリオフとなる）ＳＯＩ層の厚さを示す。ゲート絶縁膜はＥＯＴで０．５ｎｍと１．０ｎｍの場合を示している。ノーマリオフとするのに許される各微細化世代（ゲート長）でのＳＯＩ層の厚さは仕事関数が大きくなるほど厚くなり、２２ｎｍ世代では、５．２ｅＶと６．０ｅＶでは約２倍の厚さとなる。
図９（ｂ）には仕事関数５．２ｅＶと６．０ｅＶのゲート電極を使用した場合のバンド図を示す（絶縁膜厚１ｎｍ）。この図に示すように、仕事関数が大きくなるとＳＯＩ層を厚く出来、電流駆動能力が増大する。
図１０に、空乏層厚さと基板不純物濃度の相関図を示す。この図を参照すると、本発明のaccumulation型ｎチャンネル・トランジスタ１０２ｎ、１０３ｎで、ゲート電極１６をＰ＋多結晶シリコンで形成すると、その仕事関数はおよそ５．１５ｅＶであり、基板の１０１７ｃｍ−３のｎ型シリコン層１４ｎの仕事関数は、およそ４．２５ｅＶであるので、およそ０．９ｅＶの仕事関数差が発生する。このときの空乏層厚さは約９０ｎｍ程度であるので、Ｈｎ、Ｈｐを６０ｎｍおよびＷｎとＷｐを２０ｎｍとしても完全に空乏化している。ここで、基板不純物濃度とＳＯＩ膜厚は、ＳＯＩ膜厚が空乏層厚さより薄い範囲で選ぶことが可能である。また、ゲート電極材料は、仕事関数差を考慮し、ＳＯＩ層が完全空乏化するものであれば、多結晶シリコンでなく、Ｗ、Ｐｔ、Ｎｉ、Ｇｅ、Ｒｕ、およびそのシリサイドを用いることができる。
本発明のＣＭＯＳ構造においては、ＳＯＩ層として好ましくは（１００）面から±１０°以内で傾けたような面方位とし、accumulation型トランジスタではＳＯＩ層の厚さはゲート電極とＳＯＩ層の仕事関数差による空乏層の厚さよりも薄い構造とする。これらの構造とすることで、電流駆動能力を向上させ、ＮＭＯＳトランジスタとＰＭＯＳトランジスタがほぼ同一の電流駆動能力を持つようにバランスさせる。また、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを同じ半導体基板に構成することにより絶縁分離の面積分を小さくできると云う利点もある。このように、ＮＭＯＳトランジスタとＰＭＯＳトランジスタがほぼ同一の電流駆動能力を持つようにバランスさせることで、集積度を高くできる半導体装置を得られる。
上に述べた図５〜図１１の説明では、ＳＯＩ層に形成されたaccumulation型トランジスタについて説明したが、図１のようにｎｐの両方のトランジスタがinversion 型トランジスタの場合、ＳＯＩ層に形成する必要はなく、直接、シリコン基板上に形成されても良い。すなわち、シリコン基板表面をエッチングして両トランジスタ層を形成しても良いし、シリコン基板上に所望の半導体層を形成し、その半導体層をエッチングして両トランジスタ層を形成しても良い。
また、実施例では、各トランジスタ領域の表面を（１００）面とし、側面を（１１０）とした場合について説明したが、本発明は何等これに限定されることなく、表面を（１００）面から±１０°以内の面としてもよいし、側面を（１１０）面から±１０°以内の面としてもよいし、表面を（１１０）面または（１１０）面から±１０°以内の面とし、側面を（１００）面または（１００）面から±１０°以内の面とした場合にも同様に適用できる。この場合、各トランジスタ領域の幅が大きくなり平面面積が大きくなる。
本発明の半導体装置のゲート絶縁膜は、マイクロ波励起による高密度プラズマ装置を用い、ラジカル酸化、ラジカル窒化、またはラジカル酸窒化によって形成するのが好ましいことを、図１３及び図１４を用いて説明する。図１３は熱酸化によってゲート絶縁膜を形成した場合とラジカル酸化によってゲート絶縁膜を形成した場合との、チャンネル方位によるＳファクターを示すグラフである。デバイスとしては図１４（ａ）に示すような、Accumulationモードの三次元ｐチャンネルＭＯＳトランジスタを１０個用いて測定した。チャンネル領域の表面は（１００）面であり、その方位は<１１０>方向である。チャンネル領域の諸元は図１３に記載の通りである。チャンネル領域の表面の結晶面が（１００）面でその結晶方位が<１１０>方向のとき、チャンネル領域の側面にそれと同じ結晶面が現れるから、この場合のチャンネル領域側面の結晶面は（１１０）面である。図１４（ｂ）に示すようにチャンネル表面の方位を<１１０>方向から４５°ｋ回転させると方位は<１００>方向となる。このように、して１８０°回転した時の、１５°ごとのＳファクターが図１３に示されている。Ｓファクターとは、ドレイン電流を１０倍にするために必要なゲート電圧を示すもので、小さいほど良いわけであるが、理論値は６０ｍＶ／ｄｅｃである。図１３に示すように、熱酸化（９００℃ｄｒｙ雰囲気）でゲート絶縁膜を形成すると８０〜１００ｍＶ／ｄｅｃと理論値の１．３倍〜１．７倍になり、かつ結晶面の方位によるばらつきも大きいが、ラジカル酸化（Ｋｒと酸素のプラズマで４００℃で酸化）では６４〜６９ｍＶ／ｄｅｃと理論値の１．０６倍〜１．１５倍にすぎず、従来の熱酸化膜にくらべて圧倒的に優れていることがわかる。ラジカル窒化およびラジカル酸窒化でゲート絶縁膜を形成した場合も同様であることを確認した。
以上本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、本発明は、インバータ回路として論理回路に適用できるだけでなく、他の電子回路にも適用できる。

Claims (25)

  1. 異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、ＳＯＩ基板上に設けた第１の半導体層とその表面の少なくとも一部を覆う第１のゲート絶縁層とを用いてｎチャンネル・トランジスタを形成するとともに前記ＳＯＩ基板上に設けた第２の半導体層とその表面の少なくとも一部を覆う第２のゲート絶縁層を用いてｐチャンネル・トランジスタを形成し、
    前記第１の半導体層のチャネルを形成する第１の領域の表面が（１００）面または（１００）面から±１０°以内の面を有するようにするとともに前記第１の半導体層の側面においてチャネルを形成する第２の領域の表面を（１００）面から±１０°以内の面よりも電子の移動度が小さい一つまたは複数の面を有するようにし、
    前記第２の半導体層のチャネルを形成する第１の領域の表面が（１００）面または（１００）面から±１０°以内の面を有するようにするとともに前記第２の半導体層の側面においてチャネルを形成する第２の領域の表面を（１００）面から±１０°以内の面よりも正孔の移動度が大きい一つまたは複数の面を有するようにし、
    前記ｎチャンネル・トランジスタのチャンネル長Ｌ１を４５ｎｍ以下に、前記ｐチャンネル・トランジスタのチャンネル長Ｌ２を４５ｎｍ以下に、前記第１の半導体層における前記第１の領域の表面の幅を前記チャンネル長Ｌ１の１．５分の１以下に、前記第２の半導体層における前記第１の領域の表面の幅を前記チャンネル長Ｌ２の１．５分の１以下に設定し、
    前記第１及び第２の半導体層における前記第１の領域の表面の面積と前記第２の領域の表面の面積との和が、互いに同等となりかつ前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタの動作速度が実質的に等しいか同等となるように、前記第１の領域の表面の幅と長さ及び高さ、前記第２の領域の表面の幅と長さ及び高さを定めたことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタはともにｎｏｒｍａｌｌｙ ｏｆｆであり、かつ前記ｎチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型またはａｃｃｕｍｕｌａｔｉｏｎ型とし、前記ｐチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型またはａｃｃｕｍｕｌａｔｉｏｎ型としたことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタとをともにｉｎｖｅｒｓｉｏｎ型としたことを特徴とする半導体装置。
  4. 請求項２に記載の半導体装置において、前記ｎチャンネル・トランジスタと前記ｐチャンネル・トランジスタとをともにａｃｃｕｍｕｌａｔｉｏｎ型としたことを特徴とする半導体装置。
  5. 請求項２に記載の半導体装置において、前記ｎチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型とし、前記ｐチャンネル・トランジスタをａｃｃｕｍｕｌａｔｉｏｎ型としたことを特徴とする半導体装置。
  6. 請求項２に記載の半導体装置において、前記ｎチャンネル・トランジスタをａｃｃｕｍｕｌａｔｉｏｎ型とし、前記ｐチャンネル・トランジスタをｉｎｖｅｒｓｉｏｎ型としたことを特徴とする半導体装置。
  7. 請求項４または５に記載の半導体装置において、前記第２のゲート絶縁膜上に設けられる第２のゲート電極と前記第２の半導体層との仕事関数差により前記第２の半導体層に形成される空乏層の厚さが前記第２の半導体層の膜厚よりも大きくなるように前記第２のゲート電極の材料および前記第２の半導体層の不純物濃度を選ぶことを特徴とする半導体装置。
  8. 請求項４または６に記載の半導体装置において、前記第１のゲート絶縁膜上に設けられる第１のゲート電極と前記第１の半導体層との仕事関数差により前記第１の半導体層に形成される空乏層の厚さが前記第１の半導体層の膜厚よりも大きくなるように前記第１のゲート電極の材料および前記第１の半導体層の不純物濃度を選ぶことを特徴とする半導体装置。
  9. 前記第１および第２のゲート絶縁膜が、マイクロ波励起のプラズマで形成されたＳｉＯ２，Ｓｉ３Ｎ４および金属シリコン合金の酸化膜、金属シリコン合金の窒化膜を少なくとも一種類、含有することを特徴とする請求項１乃至請求項８のいずれか一つに記載の半導体装置。
  10. 前記第１および第２のゲート絶縁膜が６００℃以下の温度で形成されたことを特徴とする請求項９に記載の半導体装置。
  11. 請求項１〜１０のいずれか一つに記載の半導体装置において、チャンネル長を構成する前記第１の領域の表面の長さ、前記第２の領域の表面の長さを前記ｎチャンネル・トランジスタ及び前記ｐチャンネル・トランジスタにおいて、すべて互いに等しいように定めたことを特徴とする半導体装置。
  12. 異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、
    （１００）面または（１００）面から±１０°以内の面で形成された表面と（１１０）面または（１１０）面から±１０°以内の面で形成された側面を有する第１の半導体層と、前記第１の半導体層の前記表面及び前記側面に形成された第１のゲート絶縁層とを含む一導電型の第１のトランジスタと、
    前記第１の半導体層とは導電型の異なる第２の半導体層であって、（１００）面または（１００）面から±１０°以内の面で形成された表面と（１１０）面または（１１０）面から±１０°以内の面で形成された側面を有する前記第２の半導体層と、前記第２の半導体層の前記表面及び前記側面に形成された第２のゲート絶縁層とを含む他の導電型の第２のトランジスタとを備え、
    前記第１のトランジスタの前記第１の半導体層で形成されるチャンネル領域のチャンネル長Ｌ１が４５ｎｍ以下に、前記第２のトランジスタの前記第２の半導体層で形成されるチャンネル領域のチャンネル長Ｌ２が４５ｎｍ以下に、前記第１の半導体層における表面の幅が前記チャンネル長Ｌ１の１．５分の１以下に、前記第２の半導体層における表面の幅が前記チャンネル長Ｌ２の１．５分の１以下に設定され、
    前記第１のトランジスタの前記第１の半導体層のチャネルを形成する領域の長さ、幅、及び高さは、前記第２のトランジスタの前記第２の半導体層のチャネルを形成する領域の長さ、幅、及び高さとそれぞれ実質的に同一であることを特徴とする半導体装置。
  13. 異なる導電型のトランジスタを少なくとも一対有する回路を備えた半導体装置において、
    （１１０）面または（１１０）面から±１０°以内の面で形成された表面と（１１０）面または（１１０）面から±１０°以内の面で形成された側面を有する第１の半導体層と、前記第１の半導体層の前記表面及び前記側面に形成された第１のゲート絶縁層とを含む一導電型の第１のトランジスタと、
    前記第１の半導体層とは導電型の異なる第２の半導体層であって、（１１０）面または（１１０）面から±１０°以内の面で形成された表面と（（１００）面または（１００）面から±１０°以内の面で形成された側面を有する前記第２の半導体層と、前記第２の半導体層の前記表面及び前記側面に形成された第２のゲート絶縁層とを含む他の導電型の第２のトランジスタとを備え、
    前記第１のトランジスタの前記第１の半導体層で形成されるチャンネル領域のチャンネル長Ｌ１が４５ｎｍ以下に、前記第２のトランジスタの前記第２の半導体層で形成されるチャンネル領域のチャンネル長Ｌ２が４５ｎｍ以下に、前記第１の半導体層における表面の幅が前記チャンネル長Ｌ１の１．５分の１以下に、前記第２の半導体層における表面の幅が前記チャンネル長Ｌ２の１．５分の１以下に設定され、
    前記第１のトランジスタの前記第１の半導体層のチャネルを形成する領域の長さ、幅、及び高さは、前記第２のトランジスタの前記第２の半導体層のチャネルを形成する領域の長さ、幅、及び高さとそれぞれ実質的に同一であることを特徴とする半導体装置。
  14. 請求項１２又は１３において、前記第１及び第２のトランジスタは、互いに、実質的に同一のキャリア速度を有していることを特徴とする半導体装置。
  15. 請求項１２又は１３において、前記第１及び第２の半導体層の少なくとも一方は、ＳＯＩ層であることを特徴とする半導体装置。
  16. 前記第１の半導体層の前記第１の領域の表面の幅と長さとを前記第２の半導体層の前記第１の領域の表面の幅と長さとそれぞれ実質的に等しくし、前記第１の半導体層の前記第２の領域の表面の高さと長さとを前記第２の半導体層の前記第２の領域の表面の高さと長さとそれぞれ実質的に等しくしたことを特徴とする請求項１〜１１のいずれか一つに記載の半導体装置。
  17. 第１導電型チャンネルのトランジスタおよび第１導電型とは異なる第２導電型チャンネルのトランジスタを少なくとも一対有する回路を備えた半導体装置において、ＳＯＩ基板上に設けた第１の半導体層とその表面の少なくとも一部を覆う第１のゲート絶縁層と第１のゲート絶縁層を覆う第１のゲート電極を有する前記第１導電型チャンネルのトランジスタと、前記ＳＯＩ基板上に設けた第２の半導体層とその表面の少なくとも一部を覆う第２のゲート絶縁層と第２のゲート絶縁層を覆う第２のゲート電極とを有する前記第２導電型チャンネルのトランジスタとを含み、
    前記第１半導体層のチャネルが形成される第１の領域は前記第１の半導体層の表面を成す第１の面と前記第１の面と所定の角度をなす１又は複数の第２の面で構成され、前記第１導電型チャンネルのトランジスタのキャリアの移動度が前記第２の面においては前記第１の面におけるより小さく、
    前記第２半導体層のチャネルが形成される第２の領域は前記第２の半導体層の表面を成す第１の面と前記第１の面と所定の角度をなす１又は複数の第２の面で構成され、前記第２導電型チャンネルのトランジスタのキャリアの移動度が前記第２の面においては前記第１の面におけるより大きく、
    前記第１導電型チャンネルが形成される第１の領域のチャンネル長Ｌ１が４５ｎｍ以下に、前記第２導電型チャンネルが形成される第２の領域のチャンネル長Ｌ２が４５ｎｍ以下に、前記第１の半導体層における前記第１の面における幅が前記チャンネル長Ｌ１の１．５分の１以下に、前記第２の半導体層における前記第２の面における幅が前記チャンネル長Ｌ２の１．５分の１以下に設定され、
    前記第１の半導体層における前記第１の領域の前記第１の面の面積と前記第２の面の面積との和が、前記第２の半導体層における前記第２の領域の前記第１の面の面積と前記第２の面の面積との和に実質的に等しく、かつ前記第１導電型チャンネルのトランジスタと前記第２導電型チャネルのトランジスタの動作速度が実質的に等しいか同等となるように、前記第１の領域の表面の幅と長さ及び高さ、前記第２の領域の表面の幅と長さ及び高さが設定されたことを特徴とする半導体装置。
  18. 請求項１７記載の半導体装置であって、前記第１導電型チャネルのトランジスタはＮＭＯＳトランジスタであり、前記第２導電型チャネルのトランジスタはＰＭＯＳトランジスタであり、前記第１の半導体層及び第２の半導体層の前記第１の面は、シリコンの（１００）面または（１００）面から±１０°以内の面を有するとともに、前記第２の面はシリコンの（１１０）面または（１１０）面から±１０°以内の面であることを特徴とする半導体装置。
  19. 請求項１７記載の半導体装置であって、前記第１の半導体層及び第２の半導体層の前記第１の面は、シリコンの（１１０）面または（１１０）面から±１０°以内の面を有するとともに、前記第２の面はシリコンの（１００）面または（１００）面から±１０°以内の面であり、前記第１導電型チャネルのトランジスタはＰＭＯＳトランジスタであり、前記第２導電型チャネルのトランジスタはＮＭＯＳトランジスタであることを特徴とする半導体装置。
  20. 請求項１７に記載の半導体装置において、前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタはともに反転型であることを特徴とする半導体装置。
  21. 請求項１７に記載の半導体装置において、前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタはともに蓄積型であることを特徴とする半導体装置。
  22. 請求項１７に記載の半導体装置において、前記第１導電型チャネルのトランジスタは反転型、前記第２導電型チャネルのトランジスタは蓄積型であることを特徴とする半導体装置。
  23. 請求項１７に記載の半導体装置において、前記第２のゲート絶縁膜上に設けられる第２のゲート電極と前記第２の半導体層との仕事関数差により前記第２の半導体層に形成される空乏層の厚さが前記第２の半導体層の膜厚よりも大きくなるように前記第２のゲート電極の材料および前記第２の半導体層の不純物濃度を選ぶことを特徴とする半導体装置。
  24. 請求項１７に記載の半導体装置において、前記第１のゲート絶縁膜上に設けられる第１のゲート電極と前記第１の半導体層との仕事関数差により前記第１の半導体層に形成される空乏層の厚さが前記第１の半導体層の膜厚よりも大きくなるように前記第１のゲート電極の材料および前記第１の半導体層の不純物濃度を選ぶことを特徴とする半導体装置。
  25. 請求項１７に記載の半導体装置において、前記第１導電型チャネルのトランジスタおよび前記第２導電型チャネルのトランジスタは、それぞれのトランジスタのチャネル長を構成する前記第１の領域および前記第２の領域の表面の長さを互いに等しいように設定したことを特徴とする半導体装置。
JP2007551109A 2005-12-22 2006-12-20 半導体装置 Active JP5322148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007551109A JP5322148B2 (ja) 2005-12-22 2006-12-20 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005369170 2005-12-22
JP2005369170 2005-12-22
JP2007551109A JP5322148B2 (ja) 2005-12-22 2006-12-20 半導体装置
PCT/JP2006/325340 WO2007072844A1 (ja) 2005-12-22 2006-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2007072844A1 JPWO2007072844A1 (ja) 2009-05-28
JP5322148B2 true JP5322148B2 (ja) 2013-10-23

Family

ID=38188621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551109A Active JP5322148B2 (ja) 2005-12-22 2006-12-20 半導体装置

Country Status (7)

Country Link
US (1) US7863713B2 (ja)
EP (1) EP1976017A4 (ja)
JP (1) JP5322148B2 (ja)
KR (1) KR101032286B1 (ja)
CN (1) CN101346820B (ja)
TW (1) TWI425637B (ja)
WO (1) WO2007072844A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101490849B (zh) 2006-07-13 2012-08-08 国立大学法人东北大学 晶体管及半导体器件
EP2442357A3 (en) 2006-07-13 2012-07-11 National University Corporation Tohoku Unversity Semiconductor device
JP5041154B2 (ja) * 2007-11-19 2012-10-03 ルネサスエレクトロニクス株式会社 高周波スイッチ回路
JP5299752B2 (ja) * 2008-04-28 2013-09-25 国立大学法人東北大学 半導体装置
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
US8395216B2 (en) * 2009-10-16 2013-03-12 Texas Instruments Incorporated Method for using hybrid orientation technology (HOT) in conjunction with selective epitaxy to form semiconductor devices with regions of different electron and hole mobilities and related apparatus
US9001564B2 (en) * 2011-06-29 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for driving the same
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
JP2013012768A (ja) * 2012-09-05 2013-01-17 Tohoku Univ 半導体装置
JP6233874B2 (ja) * 2013-06-04 2017-11-22 ローム株式会社 半導体装置および半導体装置の製造方法
US9236480B2 (en) 2013-10-02 2016-01-12 Globalfoundries Inc. Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices
JP6617590B2 (ja) 2016-02-03 2019-12-11 富士通株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036651A1 (ja) * 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
JP2005327766A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd フィン型チャネルｆｅｔを用いたシステムｌｓｉ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768076A (en) * 1984-09-14 1988-08-30 Hitachi, Ltd. Recrystallized CMOS with different crystal planes
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP3248791B2 (ja) 1993-09-14 2002-01-21 三菱電機株式会社 半導体装置
KR980012115A (ko) * 1996-07-12 1998-04-30 윌리엄 비. 켐플러 분리된 게이트 옥사이드를 가지는 고집적 cmos 회로 및 그 제조 방법
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
KR100450683B1 (ko) 2002-09-04 2004-10-01 삼성전자주식회사 Ｓｏｉ 기판에 형성되는 에스램 디바이스
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7115920B2 (en) * 2004-04-12 2006-10-03 International Business Machines Corporation FinFET transistor and circuit
JP2005310921A (ja) * 2004-04-19 2005-11-04 Okayama Prefecture Ｍｏｓ型半導体装置及びその製造方法
US20050275018A1 (en) * 2004-06-10 2005-12-15 Suresh Venkatesan Semiconductor device with multiple semiconductor layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005036651A1 (ja) * 2003-10-09 2005-04-21 Nec Corporation 半導体装置及びその製造方法
JP2005327766A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd フィン型チャネルｆｅｔを用いたシステムｌｓｉ及びその製造方法

Also Published As

Publication number Publication date
KR20080094897A (ko) 2008-10-27
US7863713B2 (en) 2011-01-04
WO2007072844A1 (ja) 2007-06-28
US20090001471A1 (en) 2009-01-01
KR101032286B1 (ko) 2011-05-06
CN101346820B (zh) 2010-11-03
CN101346820A (zh) 2009-01-14
TW200742084A (en) 2007-11-01
JPWO2007072844A1 (ja) 2009-05-28
TWI425637B (zh) 2014-02-01
EP1976017A4 (en) 2011-05-25
EP1976017A1 (en) 2008-10-01

Similar Documents

Publication Publication Date Title
JP5322148B2 (ja) 半導体装置
JP5128064B2 (ja) 半導体装置
JP5170531B2 (ja) 半導体装置
US10923399B2 (en) Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing
US8969878B2 (en) Semiconductor device and method for manufacturing the device
US8362567B2 (en) Semiconductor device
KR102528801B1 (ko) 상부 금속 루팅층에 리피터/버퍼를 포함하는 반도체 장치 및 그 제조 방법
TWI637463B (zh) 高電壓電晶體裝置
US20070241400A1 (en) Semiconductor device
JP2011091324A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5322148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350