JP5319910B2 - 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法 - Google Patents

導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法 Download PDF

Info

Publication number
JP5319910B2
JP5319910B2 JP2007289773A JP2007289773A JP5319910B2 JP 5319910 B2 JP5319910 B2 JP 5319910B2 JP 2007289773 A JP2007289773 A JP 2007289773A JP 2007289773 A JP2007289773 A JP 2007289773A JP 5319910 B2 JP5319910 B2 JP 5319910B2
Authority
JP
Japan
Prior art keywords
substrate
conductive pattern
glass substrate
manufacturing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007289773A
Other languages
English (en)
Other versions
JP2009117650A (ja
Inventor
浩之 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2007289773A priority Critical patent/JP5319910B2/ja
Publication of JP2009117650A publication Critical patent/JP2009117650A/ja
Application granted granted Critical
Publication of JP5319910B2 publication Critical patent/JP5319910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Surface Treatment Of Glass (AREA)

Description

本発明は、基板の表面に電極や配線などの導電性パターンを埋設して形成することができる導電性パターンの形成方法、積層基板の製造方法及び微細流路構造体の製造方法に関する。
近年、基板の表面に電極や配線などの導電性パターンを埋設して形成する技術は、液晶表示素子、固体撮像素子、加速度センサ、静電アクチュエータ等の様々な技術分野において広く一般的に用いられている。
例えば、微量の液体試料中に含まれる物質を分離したり、分析するマイクロ流路デバイスにおいて、その流路内に流れる液体の濃度を検出するために、ガラス基板の表面に電極を埋設して形成する技術が開示されている(例えば、特許文献1参照)。
この特許文献1に記載の電極の埋設技術は、ガラス基板上にフッ酸等によりエッチングパターンを形成した後、エッチングパターンを含むガラス基板上にスパッタリング法等により電極を形成し、電極を形成したガラス基板の表面を研磨することで、ガラス基板の表面に電極を埋設して形成している。
特開2006−224014号公報
しかしながら、上述した特許文献1に記載の技術を用いて、例えば、ガラス基板上に、数μmオーダーの膜厚の導電性パターンを埋設して形成する場合には、ガラス基板上に数μmオーダーの微細なエッチングパターンを形成しなければならない。言い換えれば、数μmオーダーのエッチングパターンの深さ制御を、フッ酸等の薬液のエッチングレートの調整により達成しなければならない。
また、これと同時に、数μmオーダーの深さのエッチングパターンをガラス基板上に面内均一に形成しなければならない。仮に、面内均一に同じ深さのエッチングパターンを形成することができない場合には、深さが深い部分と浅い部分とが面内で存在することになり、浅い部分の導電性パターンは当然の如く、薄く形成されるため、断線等の危険性が非常に高くなる。
このような二つの目的を達成するためには、エッチング条件等を検討する必要があり、エッチング作業自体が非常に煩雑化してしまう。ましてや、nmオーダーの膜厚の導電性パターンを埋設して形成する場合には、上述したエッチング条件等の検討だけでは非常に困難であり、その他の手段(例えば、プラズマエッチング等)を用いなければならない。従って、工程が煩雑化するという問題がある。
そこで、本発明は、フッ酸等の薬液を用いることなく、また、工程を煩雑化することなく、nmオーダーの膜厚の導電性パターンであっても、基板上に面内均一に埋設形成することができる導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法を提供することを目的とする。
本発明に係わる導電性パターンの埋設形成方法は、基板上に導電性パターンを形成する工程と、前記導電性パターンが形成された基板を、前記基板の表面が軟化を生じる温度まで加熱し、上方から押圧部材を前記導電性パターンに押し付けて、前記導電性パターンを前記基板の表面に押し込む工程と、を備えることを特徴とする。
本発明に係わる積層基板の製造方法における第1の態様は、第1の基板上に導電性パターンを形成する工程と、前記導電性パターンが形成された第1の基板を、前記第1の基板の表面が軟化を生じる温度まで加熱し、上方から押圧部材を前記導電性パターンに押し付けて、前記導電性パターンを前記第1の基板の表面に押し込む工程と、前記導電性パターンが押し込まれた前記第1の基板の表面に、第2の基板を接合する工程と、を備えることを特徴とする。
本発明に係わる積層基板の製造方法における第2の態様は、第1の基板及び第2の基板上に導電性パターンを形成する工程と、前記導電性パターンが形成された各々の基板を、前記各々の基板の表面が軟化を生じる温度まで加熱し、上方から押圧部材を前記各々の基板上に形成された導電性パターンに押し付けて、前記導電性パターンを前記各々の基板の表面に押し込む工程と、前記各導電性パターンを対向させて、前記第1の基板の表面と前記第2の基板の表面とを接合する工程と、を備えることを特徴とする。
本発明に係わる微細流路構造体の製造方法は、第1のガラス基板上に導電性パターンを形成する工程と、第2のガラス基板上に微細流路を形成する工程と、前記導電性パターンが形成された第1のガラス基板を、前記第1のガラス基板の表面が軟化を生じる温度まで加熱し、上方から押圧基板を前記導電性パターンに押し付けて、前記導電性パターンを前記第1のガラス基板の表面に押し込む工程と、前記導電性パターンと前記微細流路とを対向させて、前記第1のガラス基板の表面と前記第2のガラス基板の表面とを接合する工程と、を備えることを特徴とする。
本発明によれば、フッ酸等の薬液を用いることなく、また、工程を煩雑化することなく、nmオーダーの薄膜の導電性パターンであっても、基板上に面内均一に埋設形成することができる導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法が提供される。
以下に、本発明に係わる実施形態について図面を用いて詳細に説明する。なお、同一箇所には同一の符号を付して、重複した説明を省略している。
(導電性パターンのガラス基板への押圧形成に関する実施形態)
図1は、本発明の導電性パターンのガラス基板への押圧形成方法に係わる実施形態を説明するための各工程における断面フロー図である。
本実施形態に係わる導電性パターンのガラス基板への押圧形成方法について、順を追って説明する。
最初に、ガラス基板100上に、電極又は配線パターンとなる導電性パターン110を形成する(図1(a)、(b))。
ガラス基板100は、例えば、周知な方法によって製造された合成シリカガラス、ホウ珪酸ガラスが用いられる。
導電性パターン110は、周知の技術、例えば、各種蒸着方式による薄膜形成技術とフォットリソグラフィ技術或いはメタルマスク技術との組み合わせ、メッキやスクリーン印刷、ディスペンサー等により形成することができる。
次に、表面上に導電性パターン110が形成されたガラス基板100を、その表面が軟化を生じる温度まで加熱し、上方から押圧部材120を導電性パターン110に押圧して、導電性パターン110をガラス基板100の表面に押し込む(図1(c)、(d))。
ここで、「表面が軟化を生じる」とは、加熱によりガラス基板100の全体がその形状を保ちつつも少なくともその表面は強度的に軟化しており、押圧部材120による圧力が生じた際に、ガラス基板100の表面に変形が生じることをいう。
上述した押し込みに伴って、ガラス基板100の表面には、導電性パターン110と同じ大きさの窪みが生じ、その窪みに導電性パターン110がはめ込まれていく。一方、ガラス基板100は、窪みに相当する体積分だけ、左右方向、すなわち、押圧部材120の押圧方向に対して垂直な方向に粘性変形していく。そして、ガラス基板100と導電性パターン110とが略面一になるまで、押圧部材120により一様に押圧される。
表面が軟化を生じる温度は、基板の材質等に大きく依存するため、一義的に定義することができないが、例えば、合成シリカガラスであれば、1250℃〜1350℃近傍の温度範囲となる。なお、「表面が軟化を生じる温度」を設定するには、各基板を構成する材質の軟化点の温度を参考にして、予備実験等により適宜その温度を決定すればよい。
なお、前記温度が低すぎると、ガラス基板100の表面が軟化を生じないため、導電性パターン110をガラス基板100の表面に押し込むことが困難となる。また、前記温度が高すぎるとガラス基板100の軟化に伴う変形が大きくなりすぎて、ガラス基板100としての形状が保持できなくなる。
押圧部材120により導電性パターン110を押圧する際には、導電性パターン110ひいてはガラス基板100を破壊しない程度の圧力Pで押圧する。この圧力Pは、前述した表面が軟化を生じる温度により適宜設定されるため、一義的に定義できないが、例えば、1.0MPa〜5.0MPaの圧力を付加する。
その後、導電性パターン110が表面に押し込まれたガラス基板100を、例えば、自然冷却することで、導電性パターン110が表面に埋設形成されたガラス基板100を得ることができる(図1(e))。なお、さらに、押圧形成後の導電性パターン110とガラス基板100がより平滑になるように、必要に応じて、表面研磨を施してもよい。
導電性パターン110の材質は、「表面が軟化を生じる温度」によって、その温度に耐えうる材質に、適宜設定されるが、例えば、ITO(融点:約900℃)、Ti(融点:1667℃)、Cr(融点:1890℃)、Cu(融点:1085℃)、Pt(融点:1769℃)、Mo(融点:2622℃)、W(融点:3422℃)、Ni(融点:1455℃)、Au(融点:1064℃)のうち選択された1種以上の金属を好適に用いることができる。なお、合成シリカ基板を用いた場合には、Ti(融点:1667℃)、Cr(融点:1890℃)、Pt(融点:1769℃)、Mo(融点:2622℃)、W(融点:3422℃)、Ni(融点:1455℃)のうち選択された1種以上の金属を用いることができる。
導電性パターン110の厚さは、例えば、200〜5000nmである。
押圧部材120は、ガラス基板100及び導電性パターン110と高温で反応しにくく、かつ、前記ガラス基板100の表面が軟化を生じる温度では、自身の表面が軟化しない材料で構成されていることが必要である。すなわち、押圧部材120の材質は、ガラス基板100の材質によって適宜設定される。例えば、ガラス基板100として、ホウ珪酸ガラスを用いた場合には、超硬金属基板(例えば、鉄)や、ニッケル板に白金をコートした基板を用いることができる。また、ガラス基板100として、合成シリカガラスを用いた場合には、板状のガラス状カーボンを用いることができる。なお、板状のガラス状カーボンであれば、ガラス基板100として、ホウ珪酸ガラスを用いる場合でも好適に使用できる。
なお、導電性パターン110をガラス基板100の表面に押し込む際には、加熱炉内で、不活性ガス雰囲気、又は、還元性雰囲気下で行うことが好ましい。
上述した本実施形態に係わる導電性パターンのガラス基板への押圧形成方法によれば、フッ酸等の薬液を用いることなく、導電性パターン110をガラス基板100の表面に埋設形成することができる。
更に、nmオーダーの薄膜の導電性パターン110をガラス基板100の表面に埋設形成する場合であっても、薬液によるエッチングパターンの形成の際の非常に困難な深さ及び面内均一性の制御を、その制御の技術が確立されている周知の導電性パターン110の形成時に行うことができる。そのため、工程を煩雑化することなく、容易に、押圧形成する導電性パターン110の膜厚を制御することができ、かつ面内均一に形成することが可能となる。
なお、導電性パターン110をガラス基板100の表面に押し込む工程は、ガラス基板100の表面が軟化を生じる温度まで加熱した後に、この温度を保持しながら押圧部材120により押圧してもよく、ガラス基板100の表面が軟化を生じる温度まで加熱しながら、押圧部材120により徐々に低圧で押圧してもよい。
なお、上述した方法では、ガラス基板を用いて説明しているが、プラスチック基板等の有機材料からなる基板を用いてもよい。ただし、プラスチック基板は、その耐熱温度が低いため、導電性パターン110の形成時において、プラスチック基板が耐えうる温度で行うことができる導電性パターン110の材質、条件等を適宜設定する必要がある。
(ガラス基板の合わせ基板化による積層ガラス基板の製造方法に関する第1の実施形態)
図2は、本発明のガラス基板の合わせ基板化による積層ガラス基板の製造方法に係わる第1の実施形態を説明するための各工程における断面フロー図である。
本実施形態に係わるガラス基板の合わせ基板化による積層ガラス基板の製造方法について、順を追って説明する。
最初に、図1に示すような導電性パターンのガラス基板への押圧形成方法により、図1(e)に示すような導電性パターン110が表面に押圧形成された第1のガラス基板100を製造する。
次に、導電性パターン110が表面に押圧形成された第1のガラス基板100の表面に、導電性パターン110等が形成されていない第2のガラス基板200を、例えば周知のプレス成形法により接合する(図2(a)、(b)参照)。
以上より、本実施形態に係わるガラス基板の合わせ基板化による積層ガラス基板の製造方法によれば、上述した態様を備えているため、前述した導電性パターンの押圧形成方法での効果を奏すると共に、かつ、ガラス基板の積層基板内部に電極、配線等を容易に形成することができる。
なお、上述した方法では、ガラス基板を用いて説明しているが、プラスチック基板等の有機材料からなる基板を用いてもよい。ただし、プラスチック基板は、その耐熱温度が低いため、導電性パターン110の形成時において、プラスチック基板が耐えうる温度で行うことができる導電性パターン110の材質、条件等を適宜設定する必要がある。なお、このような条件を満たすことで、積層プラスチック基板も製造することができる。
(ガラス基板の合わせ基板化による積層ガラス基板の製造方法に関する第2の実施形態)
図3は、本発明のガラス基板の合わせ基板化による積層ガラス基板の製造方法に係わる第2の実施形態を説明するための各工程における断面フロー図である。
本実施形態に係わるガラス基板の合わせ基板化による積層ガラス基板の製造方法について、順を追って説明する。
最初に、図1に示すような導電性パターンのガラス基板への押圧形成方法により、図3(a)に示すような導電性パターン110が表面に押圧形成された第1のガラス基板100と、導電性パターン210が表面に押圧形成された第2のガラス基板200を、各々製造する。
次に、導電性パターン110が表面に押圧形成された第1のガラス基板100と、導電性パターン210が表面に押圧形成された第2のガラス基板200とを、双方の導電性パターン110、210が対向して電気的な接続が確保できる向きで、例えば周知のプレス成形により接合する(図3(b)参照)。
以上より、本実施形態に係わるガラス基板の合わせ基板化による積層ガラス基板の製造方法によれば、上述した態様を備えているため、前述した導電性パターンの押圧形成方法での効果を奏すると共に、かつ、ガラス基板の積層基板内部に複雑な形状(段差形状、クロス形状等)の電極、配線等を容易に形成することができる。
なお、上述した方法では、ガラス基板を用いて説明しているが、プラスチック基板等の有機材料からなる基板を用いてもよい。ただし、プラスチック基板は、その耐熱温度が低いため、導電性パターン110、210の形成時において、プラスチック基板が耐えうる温度で行うことができる導電性パターン110、210の材質、条件等を適宜設定する必要がある。なお、このような条件を満たすことで、積層プラスチック基板も製造することができる。
(微細流路構造体の製造方法に関する実施形態)
図4は、本発明の微細流路構造体の製造方法に係わる実施形態を説明するための各工程における断面フロー図である。
本実施形態に係わる微細流路構造体の製造方法について、順を追って説明する。
最初に、図1に示すような導電性パターンの押圧形成方法により、図1(e)に示すような導電性パターン110が表面に押圧形成された第1のガラス基板100を形成する。
更に、ガラス基板100とは異なる第2のガラス基板200を用意し、その片面上に、例えば、フッ酸等の薬液によるエッチングにより、所望の微細流路220を形成する(図4(a)参照)。尚、微細流路220の形成については、周知の手法により行うことができるので、説明は省略する。
次に、導電性パターン110が表面に押圧形成されたガラス基板100の導電性パターン110が現れている面と、微細流路220が形成されたガラス基板200の微細流路220が現れている面とを対向させ、導電性パターン110が微細流路220内に露出する位置になるように、例えば周知のプレス成形により、各々の表面を接合する(図4(b)参照)。
以上より、本実施形態に係わる微細流路構造体の製造方法によれば、上述した態様を備えているため、上述した導電性パターンのガラス基板への押圧形成方法での効果を奏すると共に、かつ、ガラス基板の積層基板内部に形成された微細流路内に電極を露出形成することができる。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
鏡面加工した厚さ1mm、一辺が20mmの板状の合成シリカガラス基板の一面に厚さ500nmの線幅0.5mm、長さ15mmのMoで構成されたライン状の導電性パターンを蒸着方式による薄膜形成技術とフォトリソグラフィ技術の組み合わせにより形成した。
次に、導電性パターンが形成された合成シリカガラス基板を、1300℃、窒素雰囲気下で、一面が鏡面加工された厚さ3mm、一辺が20mmの板状のガラス状カーボン平板(第1の実施形態でいう押圧部材120)の研磨面で、1KNの加重でプレスして前記導電性パターンを板状の合成シリカガラス基板の表面に押し込み形成した。
続いて、鏡面加工した厚さ1mm、10mm×20mmの板状の合成シリカガラス基板の一面と、導電性パターンを押圧形成させた板状の合成シリカガラス基板の一面とを対向して配置させて、1150℃、窒素雰囲気中にて、0.5KNの加重を加えて接合した。
その結果、得られた導電性パターンは断線が無く、かつ、合成シリカガラス基板間を隙間の無く、容易に封止して形成できることが確認された。
[実施例2]
鏡面加工した厚さ1mm、一辺が20mmの板状の合成シリカガラス基板の一面に厚さ500nmの線幅0.5mm、長さ15mmのMoで構成された1本のライン状の導電性パターンを蒸着方式による薄膜形成技術とフォトリソグラフィ技術の組み合わせにより形成した。
同様に、鏡面加工した厚さ1mm、一辺が20mmの板状の合成シリカガラス基板の一面に厚さ500nmの線幅0.5mm、長さ15mmのMoで構成された2本のライン状の導電性パターンを互いに所定の間隔を空けて、蒸着方式による薄膜形成技術とフォトリソグラフィ技術の組み合わせにより形成した。
次に、導電性パターンが形成された各々の合成シリカガラス基板を、1300℃、窒素雰囲気、一面が鏡面加工された厚さ3mm、一辺が20mmの板状のガラス状カーボン平板(第1の実施形態でいう押圧部材120)の研磨面で、1KNの加重でプレスして前記導電性パターンを各々の板状の合成シリカガラス基板の表面に押し込み形成した。
続いて、1本の導電性パターンが押圧形成された板状の合成シリカガラス基板の一面と、2本の導電性パターンが埋設形成された板状の合成シリカガラス基板の一面とを、前記各々の基板に押圧形成された導電性パターン同士が接触するように、各々の基板の一面を対向して配置させて、1150℃、窒素雰囲気中にて、0.5KNの加重を加えて接合した。
その結果、得られた導電性パターンは断線が無く、かつ、合成シリカガラス基板間を隙間の無く、容易に封止して形成できることが確認された。
[実施例3]
鏡面加工した厚さ1mm、一辺が20mmの板状の合成シリカガラス基板の一面に厚さ500nmの線幅0.5mm、長さ15mmのMoで構成されたライン状の導電性パターンを蒸着方式による薄膜形成技術とフォトリソグラフィ技術の組み合わせにより形成した。
次に、導電性パターンが形成された合成シリカガラス基板を、1300℃、窒素雰囲気、一面が鏡面加工された厚さ3mm、一辺が20mmの板状のガラス状カーボン平板(第1の実施形態でいう押圧部材120)の研磨面で、1KNの加重でプレスして前記導電性パターンを板状の合成シリカガラス基板の表面に押し込み形成した。
また、鏡面加工した厚さ1mm、一辺が20mmの板状の合成シリカガラス基板の一面に、フッ酸によるエッチングにより、深さ40μmの微細流路を形成した。
続いて、導電性パターンが形成された合成シリカガラス基板の一面と、微細流路が形成された合成シリカガラス基板の一面とを前記導電性パターンが前記微細流路内に露出する位置に対向して配置させて、1150℃、窒素雰囲気中にて、0.5KNの加重を加えて接合した。
その結果、得られた導電性パターンは断線が無く、かつ、ガラス基板の内部に形成された微細流路内に電極を容易に露出形成することができることが確認された。
なお、本発明は上記の実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の導電性パターンのガラス基板への押圧形成方法に係わる実施形態を説明するための各工程における断面フロー図。 本発明のガラス基板の合わせ基板化による積層ガラス基板の製造方法に係わる第1の実施形態を説明するための各工程における断面フロー図。 本発明のガラス基板の合わせ基板化による積層ガラス基板の製造方法に係わる第2の実施形態を説明するための各工程における断面フロー図。 本発明の微細流路構造体の製造方法に係わる実施形態を説明するための各工程における断面フロー図。
符号の説明
100 ガラス基板
110 導電性パターン
120 押圧部材
200 ガラス基板
210 導電性パターン
220 微細流路

Claims (7)

  1. 基板上に導電性パターンを形成する工程と、
    前記導電性パターンが形成された基板を、前記基板の表面が軟化を生じる温度まで加熱し、上方から押圧部材を前記導電性パターンに押し付けて、前記導電性パターンの前記押圧部材と接している面が前記基板の表面と同一平面になるまで押し込む工程と、を備えることを特徴とする導電性パターンの埋設形成方法。
  2. 前記基板は、ガラス基板で構成されていることを特徴とする請求項1に記載の導電性パターンの埋設形成方法。
  3. 前記押圧部材は、ガラス状カーボンで構成されていることを特徴とする請求項1または2に記載の導電性パターンの埋設形成方法。
  4. 第1の基板上に導電性パターンを形成する工程と、
    前記導電性パターンが形成された第1の基板を、前記第1の基板の表面が軟化を生じる温度まで加熱し、上方から押圧部材を前記導電性パターンに押し付けて、前記導電性パターンを前記第1の基板の表面に押し込む工程と、
    前記導電性パターンが押し込まれた前記第1の基板の表面に、第2の基板を接合する工程と、を備えることを特徴とする積層基板の製造方法。
  5. 第1の基板及び第2の基板上に導電性パターンを形成する工程と、
    前記導電性パターンが形成された各々の基板を、前記各々の基板の表面が軟化を生じる温度まで加熱し、上方から押圧部材を前記各々の基板上に形成された導電性パターンに押し付けて、前記導電性パターンを前記各々の基板の表面に押し込む工程と、
    前記各導電性パターンを対向させて、前記第1の基板の表面と前記第2の基板の表面とを接合する工程と、
    を備えることを特徴とする積層基板の製造方法。
  6. 前記第1の基板及び第2の基板は、ガラス基板であることを特徴とする請求項4または5に記載の積層基板の製造方法
  7. 第1のガラス基板上に導電性パターンを形成する工程と、
    第2のガラス基板上に微細流路を形成する工程と、
    前記導電性パターンが形成された第1のガラス基板を、前記第1のガラス基板の表面が軟化を生じる温度まで加熱し、上方から押圧基板を前記導電性パターンに押し付けて、前記導電性パターンを前記第1のガラス基板の表面に押し込む工程と、
    前記導電性パターンと前記微細流路とを対向させて、前記第1のガラス基板の表面と前記第2のガラス基板の表面とを接合する工程と、を備えることを特徴とする微細流路構造体の製造方法。
JP2007289773A 2007-11-07 2007-11-07 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法 Active JP5319910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007289773A JP5319910B2 (ja) 2007-11-07 2007-11-07 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007289773A JP5319910B2 (ja) 2007-11-07 2007-11-07 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2009117650A JP2009117650A (ja) 2009-05-28
JP5319910B2 true JP5319910B2 (ja) 2013-10-16

Family

ID=40784430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289773A Active JP5319910B2 (ja) 2007-11-07 2007-11-07 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5319910B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11051398B2 (en) 2016-08-10 2021-06-29 Murata Manufacturing Co., Ltd. Ceramic electronic component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6654951B2 (ja) * 2016-03-31 2020-02-26 株式会社エンプラス 流体取扱装置
JPWO2019124257A1 (ja) * 2017-12-20 2020-12-17 日本電気株式会社 熱電変換素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20030919A (fi) * 2003-06-19 2004-12-20 Avantone Oy Menetelmä ja laitteisto elektronisen ohutkalvokomponentin valmistamiseksi sekä elektroninen ohutkalvokomponentti

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11051398B2 (en) 2016-08-10 2021-06-29 Murata Manufacturing Co., Ltd. Ceramic electronic component

Also Published As

Publication number Publication date
JP2009117650A (ja) 2009-05-28

Similar Documents

Publication Publication Date Title
JP5583324B2 (ja) 埋設された複数の軟質導電性バンプを備えた素子、ならびに、そのような素子と、複数の硬質導電性ポイントを備えた素子と、の電気的接続方法
JP4907539B2 (ja) 複数の硬質導電性マイクロチップからなるアセンブリを備えた素子、ならびに、そのような素子と、軟質導電性突起を備えた素子と、の電気的接続方法
KR100702743B1 (ko) 전자 장치 및 그 제조 방법
US9362242B2 (en) Bonding structure including metal nano particle
US20170183223A1 (en) Method of Bonding Two Substrates and Device Manufactured Thereby
JP2011071301A (ja) 金属ナノ粒子を用いた接合方法及び接合体
JP5319910B2 (ja) 導電性パターンの埋設形成方法、積層基板の製造方法及び微細流路構造体の製造方法
TW201241955A (en) Apparatus and a method for direct wafer bonding
TW513903B (en) Wiring pattern formation method and original substrate used for the method, and semiconductor device and manufacturing method of the same
CN102166887B (zh) 热头及其制造方法以及打印机
EP1654191A1 (en) Method of manufacturing nanochannels and nanochannels thus fabricated
JPWO2008136316A1 (ja) 積層基板構造体及びその製造方法
JP5380958B2 (ja) 転写パターン形成方法
JP2010143103A (ja) 転写パターン形成用ブランケット、転写パターン形成方法および転写装置
JP2010118469A (ja) 半導体装置及びその製造方法
JP2008114448A (ja) 転写基板とそれを用いた転写方法
CN104662649A (zh) 直接键合工艺
JP2006225197A (ja) マイクロ化学チップの製造方法
JP2006269869A (ja) インプリント用原盤、該インプリント用原盤を備えたインプリント装置、及び該インプリント用原盤の製造方法
JP2007001302A (ja) 熱伝導性複合シート、それを用いた電子部品アッセンブリーの製造方法
KR20240080938A (ko) 레이저를 이용한 탄소나노소재 유연기판 접합방법 및 이를 통하여 제작된 유연기판접합체
TWI243401B (en) Structure and making method for monitor
KR20240080788A (ko) 탄소나노소재를 이용한 유연기판 경사면 접합방법, 이를 통하여 제작된 유연기판 접합체 및 이를 위한 고정지그
TWI249507B (en) Micro structure banding method
JP2007163456A (ja) 静電容量型圧力センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130712

R150 Certificate of patent or registration of utility model

Ref document number: 5319910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350