JP5317224B2 - 映像表示装置および残像補正方法 - Google Patents

映像表示装置および残像補正方法 Download PDF

Info

Publication number
JP5317224B2
JP5317224B2 JP2010543679A JP2010543679A JP5317224B2 JP 5317224 B2 JP5317224 B2 JP 5317224B2 JP 2010543679 A JP2010543679 A JP 2010543679A JP 2010543679 A JP2010543679 A JP 2010543679A JP 5317224 B2 JP5317224 B2 JP 5317224B2
Authority
JP
Japan
Prior art keywords
signal
video signal
video
unit
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010543679A
Other languages
English (en)
Other versions
JPWO2010073341A1 (ja
Inventor
巳千男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp NEC Display Solutions Ltd
Original Assignee
NEC Display Solutions Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Display Solutions Ltd filed Critical NEC Display Solutions Ltd
Publication of JPWO2010073341A1 publication Critical patent/JPWO2010073341A1/ja
Application granted granted Critical
Publication of JP5317224B2 publication Critical patent/JP5317224B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10Intensity circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/046Dealing with screen burn-in prevention or compensation of the effects thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、映像表示装置および残像補正方法に関し、特には、映像を長時間表示させることで生じる残像を電気的に補正する残像補正回路を備えた映像表示装置および残像補正方法に関する。
映像表示装置では、映像が残像として画面上に残る現象が発生することがある。
CRTディスプレイやプラズマディスプレイでは、そのディスプレイに添付されている蛍光体の劣化速度は、映像の明るさに応じて異なる。このため、同じ映像が長時間表示されると、劣化の早い部分と、劣化の遅い部分とが生じる。この劣化の早い部分と劣化の遅い部分とで映像の輝度に差が生じ、その輝度の差が残像として画面に発生する。なお、この残像は、焼き付きと呼ばれる。
また、液晶ディスプレイでは、焼き付きとは異なるが、同じ画像が長時間表示されると、残像が画面上に長時間残る現象が発生する。以下、この残像が残る現象が発生する理由について説明する。
液晶ディスプレイは映像信号を交流として液晶に印加するので、通常、液晶には正負が対称な波形の電圧が印加される。
しかしながら、画素電極の電位は、画素のTFT(Thin Film Transistor:薄膜トランジスタ)のゲート電極およびソース電極間に生じる寄生容量と、画素電極に印加される電圧を保持する保持容量との影響によって、その画素電極に映像信号を供給する信号線の電位からずれることがある。この電位のずれは。映像信号の振幅に応じて異なる。
画素電極の電位が信号線の電位からずれると、液晶にDCオフセットが発生するので、液晶に印加される電圧は、正負が対称な波形からずれる。なお、映像信号にDC(直流)成分を加えてDCオフセットを相殺すれば、液晶に印加される電圧を、ほぼ正負が対称な波形にすることができる。しかしながら、液晶の誘電率異方性により映像信号の振幅に応じて液晶の容量が変化するので、液晶に印加される電圧を、正負が完全に対称な波形にすることはできない。
液晶に印加される電圧が対称な波形からずれると、液晶の中に溶けている不純物(特に、イオン)が、液晶の一方の電極に付着して液晶の内部に電界を生成する。
同じ画像が長時間表示されると、液晶に印加される電圧の対称な波形からのずれが保持されるので、液晶の電極に付着する不純物が増加し、液晶の内部の電界が強くなる。この電界によって、残像が発生する。
このように映像表示装置では、同じ画像が長時間表示されると、CRTディスプレイやプラズマディスプレイと、液晶ディスプレイとで発生の原因は異なるが、残像が画面上に長時間残る現象が発生する。
映像表示装置に発生する残像を低減するための技術には、特許文献1に記載の映像信号処理回路および特許文献2に記載の液晶表示装置がある。
これらの発明では、映像信号が積分されることで、残像として画面上に残る映像を表わす残像信号が取得される。そして、その残像信号が映像信号から減算される。
これにより、映像信号に残像を打ち消すような残像補正を行うことが可能になるので、映像表示装置に発生する残像を低減することが可能になる。
特開平02−092174号公報 特開2003−234980号公報
映像信号には、画面全体の輝度を調整するためのDC成分が含まれている。このDC成分に応じた残像は、均一な明るさの映像となるため、人間には認識されない。
特許文献1に記載の映像信号処理回路および特許文献2に記載の液晶表示装置では、映像信号がDC成分を含む場合でも、その映像信号の全てが積分されて残像信号が生成される。このため、残像信号には、残像と認識されない成分が含まれることとなり、映像信号から残像と認識されない成分が減算されることになる。
このため、残像補正が残像と認識されない成分に対しても行われるので、過補正が発生し、画質が低下するという問題点がある。例えば、過補正が発生して、却って残像が促進されることがある。
本発明の目的は、上記の課題である、画質が低下するという問題を解決する映像表示装置および残像補正方法を提供することである。
本発明の映像表示装置は、映像信号を受け付ける入力手段と、前記入力手段が受け付けた映像信号から直流成分を除去する除去手段と、前記除去手段で除去された映像信号を積分して積分信号を生成する積分手段と、前記積分手段が生成した積分信号を、前記入力手段が受け付けた映像信号から減算する減算手段と、前記減算手段で減算された映像信号に応じた映像を表示する表示手段と、を有する。
また、本発明の残像補正方法は、映像表示装置による残像補正方法であって、映像信号を受け付け、前記受け付けられた映像信号から直流成分を除去し、前記除去された映像信号を積分して積分信号を生成し、前記生成された積分信号を、前記受け付けられた映像信号から減算し、前記減算された映像信号に応じた映像を表示する。
本発明によれば、画質の低下を抑制することが可能になる。
本発明の第一の実施形態の映像表示装置の構成を示したブロック図である。 本発明の第一の実施形態の映像表示装置の動作例を説明するためのフローチャートである。 本発明の第二の実施形態の映像表示装置の構成を示したブロック図である。 本発明の第二の実施形態の映像表示装置の動作例を説明するためのフローチャートである。 本発明の第二の実施形態の映像表示装置の他の動作例を説明するためのフローチャートである。
以下、本発明の実施形態について図面を参照して説明する。
図1は、本発明の第一の実施形態の映像表示装置の構成を示したブロック図である。
図1において、映像表示装置は、残像補正回路10と、表示部100とを有する。また、残像補正回路10は、入力端子1と、除去部2と、積分部3と、減算部4とを有する。
入力端子1は、映像信号を受け付ける。映像信号には、DC(交流)成分とAC(直流)成分とを有する。なお、DC成分は、画面全体の輝度を調整するための成分であり、残像として認識されない成分である。
除去部2は、入力端子1が受け付けた映像信号からDC成分を除去する。例えば、先ず、除去部2は、1フレーム期間ごとに、映像信号の輝度の平均値を計算する。続いて、除去部2は、その平均値を映像信号から減算することで、映像信号からDC成分を除去する。なお、1フレーム期間は、1画面分の画像を表示する期間に相当する。
積分部3は、除去部2がDC成分を除去した映像信号を積分して積分信号を生成する。例えば、積分部3は、フレーム期間ごとに映像信号を加算していくことで、映像信号を積分する。
減算部4は、積分部3が生成した積分信号を、入力端子1が受け付けた映像信号から減算し、その積分信号を減算した映像信号を出力する。
表示部100は、例えば、液晶パネル、プラズマディスプレイパネルまたはCRTなどである。表示部100は、減算部4から出力された映像信号に応じた画像を表示する。
なお、入力端子1と減算部4との間に、映像信号を、除去部2及び積分部3で係る時間だけ遅延する遅延回路を設けてもよいし、あるフレーム期間で生成された積分信号が次のフレーム期間の映像信号から減算されるような時間だけ遅延する遅延回路を設けてもよい。
次に動作を説明する。図2は、本実施形態の映像表示装置の動作例を説明するためのフローチャートである。
入力端子1は、映像信号を受け付けると、その映像信号を除去部2と減算部4とに出力する(ステップS1)。
除去部2は、映像信号を受け付けると、その映像信号の輝度の平均値を計算する。除去部2は、その平均値を映像信号から減算することで、映像信号からDC成分を除去し、そのDC成分を除去した映像信号を積分部3に出力する(ステップS2)。
積分部3は、映像信号を受け付けると、その映像信号を積分して積分信号を生成し、その積分信号を減算部4に出力する(ステップS3)。
減算部4は、積分信号と映像信号とを受け付けると、その映像信号から積分信号を減算し、その積分信号を減算した映像信号を出力する(ステップS4)。
表示部100は、映像信号を受け付けると、その映像信号に応じた画像を表示する(ステップS5)。
次に効果を説明する。
本実施形態によれば、除去部2は、入力端子1が受け付けた映像信号からDC成分を除去する。積分部3は、除去部2がDC成分を除去した映像信号を積分して積分信号を生成する。減算部4は、積分部3が生成した積分信号を、入力端子1が受け付けた映像信号から減算する。
この場合、積分信号は、DC成分が除去された映像信号が積分されて生成される。また、その積分信号は、映像信号から減算される。なお、映像信号に含まれるDC成分は、残像と認識されない成分である。
このため、残像と認識されない成分が映像信号から減算されるのを抑制することが可能になる。したがって、過補正の発生を抑制することが可能になるので、画質の低下を抑制することが可能になる。
次に第二の実施形態について説明する。なお、第一の実施形態と同じ機能を有するものには同じ符号を付し、その説明を省略することもある。
図3は、本実施形態の映像表示装置の構成を示した回路図である。図3において、映像表示装置は、残像補正回路10と、表示部100とを有する。
残像補正回路10は、入力端子1と、除去部2と、積分部3と、減算部4と、計測部5と、調節部6とを有する。
積分部3は、フレームメモリ11と、利得調整回路12および13を有する調整部と、加算回路14とを有する。
フレームメモリ11は、保持手段の一例である。フレームメモリ11は、入力信号である映像信号が入力されると、その入力された映像信号を所定の期間だけ保持して出力する。本実施形態では、フレームメモリ11が映像信号を保持する所定の期間は1フレーム期間であるとする。
これにより、積分部3からの出力信号は1フレーム毎に更新される。なお、フレームメモリ11は、表示部100の解像度と同等以上の解像度で映像信号を保持することが望ましい。
利得調整回路12および13のそれぞれには、パラメータが設定されている。本実施形態では、利得調整回路12には、パラメータαが設定されており、利得調整回路13には、パラメータ(1−α)が設定されている。なお、パラメータαは、0<α<1を満たす。
利得調整回路12は、除去部2がDC成分を除去した映像信号に、自己に設定されているパラメータαを利得として乗算する。利得調整回路13は、フレームメモリ11からの出力信号に、自己に設定されているパラメータ(1−α)を利得として乗算する。
ここで、パラメータαの値に応じて、フレームメモリ11からの出力信号に対する、除去部2がDC成分を除去した映像信号の比率が変化する。したがって、利得調整回路12および13を有する調整部は、その出力信号に対する映像信号の比率を調整することになる。
加算回路14は、調整部で比率が調整された出力信号および映像信号を加算してフレームメモリ11に入力する。これにより、フレームメモリ11に入力された映像信号が1フレーム期間後の映像信号に加算され、その加算された映像信号が再びフレームメモリ11に入力される。したがって、加算回路14は、最新の映像信号を1フレーム期間前までの映像信号の和と加算することになるので、その加算結果が積分信号となる。
ここで、調整部が調整する比率を定めるパラメータαを調節することで、残像補正回路10は、表示部100の残像特性に適した映像信号を出力することができる。具体的には、表示部100の種類や装置構成などに応じて、映像が変化してから残像が発生するまでの時間が異なる。この時間が長いほど、積分信号に占める過去の映像信号の割合が大きければ、残像を効率的に抑制することができる。したがって、映像が変化してから残像が発生するまでの時間が長いほど、パラメータαを小さくすることが望ましい。
減算部4は、利得調整回路21と、加算回路22とを有する。
利得調整回路21は、積分部3が生成した積分信号の振幅を調整する。具体的には、利得調整回路21には、パラメータβが設定される。そして、利得調整回路21は、積分信号の振幅に、自己に設定されているパラメータβを利得として乗算するとともに、積分信号の極性を反転させることで、その積分信号の振幅を(−β)倍する。なお、パラメータβは、0以上である。
利得調整回路21の調整量を定めるパラメータβを調節することで、残像補正回路10は、表示部100の残像特性に適した映像信号を出力することができる。具体的には、具体的には、表示部100の種類や装置構成などに応じて、残像の大きさが異なる。残像が大きいほど、調整量が大きければ、残像を効率的に抑制することができる。したがって、残像が大きいほど、パラメータβを小さくすることが望ましい。
加算回路22は、利得調整回路21が振幅を調整した積分信号を、入力端子1が受け付けた映像信号に加算して出力する。なお、積分信号は、利得調整回路21で極性が反転されているので、減算部4は、積分部3が生成した積分信号を映像信号から減算していることになる。
計測部5は、表示部100が通電されていない非通電時間を計測する。
例えば、計測部5は、バックアップ電源と、そのバックアップ電源で駆動する時計(またはタイマー)を有する。計測部5は、その時計を用いて、表示部100への通電が停止されてから再開されるまでの時間を、非通電時間として計測する。また、計測部5は、表示部100への通電が停止されてから再開されるまでの、表示部100または残像補正回路10に含まれるコンデンサの放電量を計測し、その放電量に応じた時間を、非通電時間として計測してもよい。
調節部6は、計測部5が計測した非通電時間に応じて、利得調整回路21の調整量であるパラメータβと、調整部が調整する比率を定めるパラメータαを調整する。
具体的には、調節部6は、その非通電時間が長いほど、パラメータβを小さくして、利得調整回路21の調整量を小さくする。また、調節部6は、その非通電時間が長いほど、パラメータαを小さくすることで、調整部が調整する振幅の比率を小さくする。
これにより、減算部4は、計測部5が計測した非通電時間に応じて、積分信号の振幅を調整することになる。より具体的には、減算部4は、その非通電時間が長いほど、積分信号の振幅を小さくすることになる。
また、調整部は、フレームメモリ11からの出力信号の振幅に対する、除去部2がDC成分を除去した映像信号の振幅の比率を、計測部5が計測した非通電時間に応じて調整することになる。より具体的には、調整部は、その非通電時間が長いほど、その振幅の比率を小さくすることになる。
次に動作を説明する。
図4は、本実施形態の動作例を説明するためのフローチャートである。なお、図4において、図3と同じ処理には同じ符号を付してある。
先ず、ステップS1およびS2が実行される。続いて、積分部3の利得調整回路12は、ステップS2で除去部2が出力した映像信号を受け付けると、その映像信号に、自己に設定されているパラメータαを利得として乗算して加算回路14に出力する(ステップT1)。
加算回路14は、利得調整回路12から映像信号を受け付け、利得調整回路13から、1フレーム前までの映像信号の和である積分信号を受け付ける。加算回路14は、その映像信号および積分信号を加算して最新の積分信号を生成する。加算回路14は、その積分信号をフレームメモリ11に入力するとともに、その積分信号を利得調整回路21に出力する(ステップT2)。
フレームメモリ11は、その入力された積分信号を1フレーム期間だけ保持し、その後、保持している積分信号を利得調整回路13に出力する(ステップT3)。
利得調整回路13は、積分信号を受け付けると、その積分信号に、自己の設定されているパラメータ(1−α)を利得として乗算する。加算回路14は、その利得を乗算した積分信号を加算回路14に出力する(ステップT4)。
また、利得調整回路21は、積分信号を受け付けると、その積分信号に、自己に設定されているパラメータβを利得として乗算し、乗算結果の極性を反転させることで、積分信号の振幅を(−β)倍する。利得調整回路21は、その振幅を(−β)倍した積分信号を加算回路22に出力する(ステップT5)。
そして、加算回路22は、利得調整回路21から積分信号を受け付け、ステップS1で入力端子1から減算部4に出力された映像信号を受け付ける。加算回路22は、その映像信号および積分信号を加算して、残像を除去した映像信号を生成し、その生成した映像信号を表示部100に出力する(ステップT6)。
表示部100は、映像信号を受け付けると、その映像信号に応じた映像を表示する(ステップT7)。
次に表示部100への通電が停止された際の動作について説明する。図5は、この動作例を説明するためのフローチャートである。
先ず、計測部5は、表示部100への通電の停止を検知すると(ステップU1)、自己が有する時計を用いて、時間の計測を開始する(ステップU2)。
計測部5は、表示部100への通電が再開されたか否かを確認する(ステップU3)。
計測部5は、表示部100への通電が再開されていないと(ステップU3でNo)、ステップU3に戻る。一方、計測部5は、表示部100への通電が再開されると(ステップU3でYes)、時間の計測を停止して、その計測した時間を非通電時間として示す信号を調節部6に出力する(ステップU4)。
調節部6は、その信号を受け付けると、その信号が示す非通電時間に応じてパラメータαおよびβを算出する。具体的には、調節部6は、その非通電時間が長いほどパラメータαを小さくし、パラメータβを小さい値とする。例えば、調節部6は、パラメータαおよびβのそれぞれの初期値を保持し、その非通電時間が長いほど小さい値をその初期値に乗算してパラメータαおよびβを算出する。
なお、パラメータαの初期値は、表示部100において映像が変化してから残像が発生するまでの時間が長いほど、小さい値となるように予め設定されていることが望ましい。また、パラメータβの初期値は、表示部100において残像の振幅が大きいほど、小さい値となるように予め設定されていることが望ましい。
調節部6は、その利得αを示すα信号を利得調整回路12に出力し、利得(1−α)を示す(1−α)信号を利得調整回路13に出力し、その利得βを示すβ信号を利得調整回路21に出力する(ステップU5)。
利得調整回路12は、α信号を受け付けると、そのα信号が示す利得αを自己に設定する。利得調整回路13は、(1−α)信号を受け付けると、その(1−α)信号が示す利得(1−α)を自己に設定する。利得調整回路21は、α信号を受け付けると、そのβ信号が示す利得βを自己に設定する(ステップU6)。
次に効果を説明する。
本実施形態では、計測部5は、表示部100が通電されていない非通電時間を計測する。また、減算部4は、その非通電時間に応じて積分信号の振幅を調整し、その調整した積分信号を映像信号から減算する。なお、表示部100の生じる残像は、表示部100が通電されていないときに改善されることがある。
この場合、改善された残像分の積分信号が映像信号から減算されることを抑制することが可能になる。したがって、過補正の発生をより抑制することが可能になるので、画質の低下をより抑制することが可能になる。
また、本実施形態では、減算部4は、非通電時間が長いほど、積分信号の振幅を小さくする。なお、非通電時間が長いほど、残像の改善は促進される。
この場合、残像の改善の度合が高いほど、積分信号の振幅が小さくなるので、より正確に過補正の発生を抑制することが可能になる。
また、本実施形態では、フレームメモリ11は、入力信号を1フレーム期間保持して出力する。調整部は、フレームメモリ11からの出力信号の振幅の、除去部2がDC成分を除去した映像信号の振幅に対する比率を、非通電時間に応じて調整する。加算回路14は、調整部が調整した出力信号および映像信号を加算してフレームメモリ11に入力することで、映像信号を積分する。
この場合、最新の積分信号に含まれる過去の積分信号の割合を、非通電時間に応じて変更することが可能になる。過去の積分信号が表わす残像は、非通電時間に応じて改善されるので、残像の改善の度合に応じて積分信号に含まれる過去の積分信号の割合を変更することが可能になる。したがって、過補正の発生をより抑制することが可能になるので、画質の低下をより抑制することが可能になる。
また、本実施形態では、調整部は、非通電時間が長いほど、フレームメモリ11からの出力信号の振幅の、除去部2がDC成分を除去した映像信号の振幅に対する比率を小さくする。
この場合、残像の改善の度合が高いほど、最新の積分信号に含まれる過去の積分信号の割合を小さくすることが可能になるので、より正確に過補正の発生を抑制することが可能になる。
以上、実施形態を参照して本願発明を説明したが、本願発明は、上記実施形態に限定されたものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更を行うことができる。
例えば、パラメータαおよびβは予め定められた値でもよい。
また、積分部3は、利得調整回路12および13の一方だけを有してもよい。
また、保持手段として、映像信号を1フィールド期間保持するフィールドメモリが用いられてもよい。なお、表示部100は通常映像信号に応じた映像を表示する際にある方向に対して2回走査して1画面分の画像を表示する。1フィールド期間は、この方向に対して1回走査するのにかかる期間である。1フレーム期間は、この方向に対して2回走査するのにかかる期間に相当する。

Claims (7)

  1. 映像信号を受け付ける入力手段と、
    前記入力手段が受け付けた映像信号から直流成分を除去する除去手段と、
    前記除去手段で除去された映像信号を積分して積分信号を生成する積分手段と、
    前記積分手段が生成した積分信号を、前記入力手段が受け付けた映像信号から減算する減算手段と、
    前記減算手段で減算された映像信号に応じた映像を表示する表示手段と、を有する映像表示装置。
  2. 請求の範囲第1項に記載の映像表示装置において、
    前記表示手段が通電されていない非通電時間を計測する計測手段をさらに有し、
    前記減算手段は、前記計測手段が計測した非通電時間に応じて、前記積分信号の振幅を調整し、該振幅を調整した積分信号を前記映像信号から減算する、映像表示装置。
  3. 請求の範囲第2項に記載の映像表示装置において、
    前記減算手段は、前記非通電時間が長いほど、前記積分信号の振幅を小さくする、映像表示装置。
  4. 請求の範囲第2項または第3項に記載の映像表示装置において、
    前記積分手段は、
    入力信号を所定の期間保持して出力する保持手段と、
    前記保持手段からの出力信号の振幅の、前記除去手段が前記直流成分を除去した映像信号の振幅に対する比率を、前記計測手段が計測した非通電時間に応じて調整する調整手段と、
    前記調整手段が調整した出力信号および映像信号を加算して前記積分信号を生成し、該積分信号を前記保持手段に入力する加算手段と、を有する、映像表示装置。
  5. 請求の範囲第1項に記載の映像表示装置において、
    前記表示手段が通電されていない非通電時間を計測する計測手段をさらに有し、
    前記積分手段は、
    入力信号を所定の期間保持して出力する保持手段と、
    前記保持手段からの出力信号の振幅の、前記除去手段が前記直流成分を除去した映像信号の振幅に対する比率を、前記計測手段が計測した非通電時間に応じて調整する調整手段と、
    前記調整手段が調整した出力信号および映像信号を加算して前記積分信号を生成し、該積分信号を前記保持手段に入力する加算手段と、を有する、映像表示装置。
  6. 請求の範囲第4項または第5項に記載の映像表示装置において、
    前記調整手段は、前記非通電時間が長いほど、前記振幅の比率を小さくする、映像表示装置。
  7. 映像表示装置による残像補正方法であって、
    映像信号を受け付け、
    前記受け付けられた映像信号から直流成分を除去し、
    前記除去された映像信号を積分して積分信号を生成し、
    前記生成された積分信号を、前記受け付けられた映像信号から減算し、
    前記減算された映像信号に応じた映像を表示する、残像補正方法。
JP2010543679A 2008-12-25 2008-12-25 映像表示装置および残像補正方法 Active JP5317224B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/073604 WO2010073341A1 (ja) 2008-12-25 2008-12-25 映像表示装置および残像補正方法

Publications (2)

Publication Number Publication Date
JPWO2010073341A1 JPWO2010073341A1 (ja) 2012-05-31
JP5317224B2 true JP5317224B2 (ja) 2013-10-16

Family

ID=42287009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010543679A Active JP5317224B2 (ja) 2008-12-25 2008-12-25 映像表示装置および残像補正方法

Country Status (4)

Country Link
US (1) US8605157B2 (ja)
JP (1) JP5317224B2 (ja)
CN (1) CN102265326A (ja)
WO (1) WO2010073341A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137418A (ja) * 2011-12-28 2013-07-11 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN103165057B (zh) * 2013-03-12 2015-04-08 合肥京东方光电科技有限公司 一种确定显示器残像等级的方法及装置
KR20160069043A (ko) * 2014-12-05 2016-06-16 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281497A (ja) * 1988-05-09 1989-11-13 Seiko Epson Corp 液晶表示装置
JPH11161244A (ja) * 1997-09-26 1999-06-18 Sony Corp 液晶表示装置駆動回路
JP2003295839A (ja) * 2002-04-02 2003-10-15 Victor Co Of Japan Ltd 液晶表示装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628422B2 (ja) 1988-09-29 1994-04-13 日本ビクター株式会社 映像信号処理回路
JPH05241125A (ja) 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
DE69319943T2 (de) 1992-02-28 1999-02-11 Canon Kk Flüssigkristallanzeigegerät
JP2879298B2 (ja) 1993-11-15 1999-04-05 日本電気エンジニアリング株式会社 適応後処理フィルタ
JPH0916130A (ja) 1995-06-27 1997-01-17 Casio Comput Co Ltd アクティブマトリクス液晶表示装置
JP2002123226A (ja) * 2000-10-12 2002-04-26 Hitachi Ltd 液晶表示装置
JP3686869B2 (ja) 2002-02-06 2005-08-24 Nec液晶テクノロジー株式会社 液晶表示装置及びその信号補正回路
KR100986866B1 (ko) * 2002-04-26 2010-10-11 도시바 모바일 디스플레이 가부시키가이샤 El 표시 장치의 구동 방법
US7068283B2 (en) * 2003-07-21 2006-06-27 Etron Technology, Inc. Gamma correction only gain/offset control system and method for display controller
JP4049058B2 (ja) * 2003-08-29 2008-02-20 カシオ計算機株式会社 撮像装置及びそのプログラム
JP2008516291A (ja) * 2004-10-13 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 画像の表示時間制御
KR100696107B1 (ko) 2005-04-11 2007-03-19 삼성전자주식회사 디스플레이장치 및 그 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281497A (ja) * 1988-05-09 1989-11-13 Seiko Epson Corp 液晶表示装置
JPH11161244A (ja) * 1997-09-26 1999-06-18 Sony Corp 液晶表示装置駆動回路
JP2003295839A (ja) * 2002-04-02 2003-10-15 Victor Co Of Japan Ltd 液晶表示装置の駆動方法

Also Published As

Publication number Publication date
US8605157B2 (en) 2013-12-10
JPWO2010073341A1 (ja) 2012-05-31
CN102265326A (zh) 2011-11-30
US20110234814A1 (en) 2011-09-29
WO2010073341A1 (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
JP5479808B2 (ja) 表示装置
US20020033813A1 (en) Display apparatus and driving method therefor
CN107851417B (zh) 显示控制装置和显示控制方法
EP3232256B1 (en) Data voltage compensation method, data voltage compensation device and display device
KR20080017280A (ko) 액정표시장치 및 그의 구동 방법
JP5317224B2 (ja) 映像表示装置および残像補正方法
JP2008009383A (ja) 液晶表示装置及びその駆動方法
JP2005215679A (ja) フレームの移動を利用したダイナミックガンマ補正方法およびそのシステム(frame−shifteddynamicgammacorrectionmethodandsystem)
JP2011102876A (ja) 液晶表示装置
JP2008011251A (ja) 液晶表示装置
JP2009267475A (ja) 表示制御装置および方法、並びにプログラム
WO2012145942A1 (zh) 液晶显示器的驱动方法
KR101189455B1 (ko) 액정표시장치 및 그 구동방법
JP5284304B2 (ja) 同期信号生成装置及び表示装置
WO2010109643A1 (ja) 映像表示装置および映像補正方法
JP2013190672A (ja) 表示制御装置および表示制御方法
US6987500B2 (en) Liquid crystal display and signal correcting circuit therefor
JP2011215479A (ja) 液晶表示装置
TWI443644B (zh) 影像調整裝置
WO2019155575A1 (ja) 表示装置
KR20090057619A (ko) 모션 블러 개선 장치 및 방법
KR101046583B1 (ko) 영상 처리 장치 및 그 제어방법
JP2016009029A (ja) 表示駆動装置、表示装置、表示駆動方法
KR20040072425A (ko) 감마 자동 보정 장치
JP2014089274A (ja) 表示装置、及び液晶表示素子の駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130704

R150 Certificate of patent or registration of utility model

Ref document number: 5317224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350