WO2010073341A1 - 映像表示装置および残像補正方法 - Google Patents

映像表示装置および残像補正方法 Download PDF

Info

Publication number
WO2010073341A1
WO2010073341A1 PCT/JP2008/073604 JP2008073604W WO2010073341A1 WO 2010073341 A1 WO2010073341 A1 WO 2010073341A1 JP 2008073604 W JP2008073604 W JP 2008073604W WO 2010073341 A1 WO2010073341 A1 WO 2010073341A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
video signal
video
unit
display device
Prior art date
Application number
PCT/JP2008/073604
Other languages
English (en)
French (fr)
Inventor
巳千男 小林
Original Assignee
Ｎｅｃディスプレイソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｅｃディスプレイソリューションズ株式会社 filed Critical Ｎｅｃディスプレイソリューションズ株式会社
Priority to PCT/JP2008/073604 priority Critical patent/WO2010073341A1/ja
Priority to CN2008801324852A priority patent/CN102265326A/zh
Priority to JP2010543679A priority patent/JP5317224B2/ja
Priority to US12/998,753 priority patent/US8605157B2/en
Publication of WO2010073341A1 publication Critical patent/WO2010073341A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels

Definitions

  • the present invention relates to an image display device and an afterimage correction method, and more particularly to an image display device and an afterimage correction method including an afterimage correction circuit that electrically corrects an afterimage generated by displaying an image for a long time.
  • the video display device there may be a phenomenon that the video remains on the screen as an afterimage.
  • the deterioration rate of the phosphor attached to the display varies depending on the brightness of the image. For this reason, when the same image is displayed for a long time, a part with fast deterioration and a part with slow deterioration occur. There is a difference in the luminance of the video between the early degradation portion and the slow degradation portion, and the luminance difference occurs on the screen as an afterimage. This afterimage is called burn-in.
  • a liquid crystal display applies a video signal to a liquid crystal as an alternating current, a voltage having a waveform with symmetrical positive and negative is usually applied to the liquid crystal.
  • the potential of the pixel electrode depends on the influence of the parasitic capacitance generated between the gate electrode and the source electrode of the TFT (Thin Film Transistor) of the pixel and the holding capacitance that holds the voltage applied to the pixel electrode.
  • the potential of the signal line that supplies the video signal to the electrode may deviate. What is this potential shift? It depends on the amplitude of the video signal.
  • Patent Document 1 As a technique for reducing an afterimage generated in a video display device, there are a video signal processing circuit described in Patent Document 1 and a liquid crystal display device described in Patent Document 2.
  • afterimage signals are integrated, an afterimage signal representing an image remaining on the screen as an afterimage is acquired. Then, the afterimage signal is subtracted from the video signal.
  • the video signal includes a DC component for adjusting the brightness of the entire screen. Since the afterimage corresponding to the DC component becomes a video with uniform brightness, it is not recognized by humans.
  • An object of the present invention is to provide a video display apparatus and an afterimage correction method that solve the above-described problem that image quality is deteriorated.
  • the video display device of the present invention includes an input unit that receives a video signal, a removing unit that removes a DC component from the video signal received by the input unit, and an integrated signal obtained by integrating the video signal removed by the removing unit.
  • the afterimage correction method of the present invention is an afterimage correction method by an image display device, which receives an image signal, removes a DC component from the received image signal, integrates the removed image signal and integrates the image signal. A signal is generated, and the generated integrated signal is subtracted from the received video signal, and a video corresponding to the subtracted video signal is displayed.
  • FIG. 1 is a block diagram showing the configuration of the video display apparatus according to the first embodiment of the present invention.
  • the video display device includes an afterimage correction circuit 10 and a display unit 100. Further, the afterimage correction circuit 10 includes an input terminal 1, a removal unit 2, an integration unit 3, and a subtraction unit 4.
  • Input terminal 1 accepts a video signal.
  • the video signal has a DC (alternating current) component and an AC (direct current) component.
  • the DC component is a component for adjusting the luminance of the entire screen and is a component that is not recognized as an afterimage.
  • the removal unit 2 removes a DC component from the video signal received by the input terminal 1. For example, first, the removal unit 2 calculates the average value of the luminance of the video signal for each frame period. Subsequently, the removal unit 2 removes the DC component from the video signal by subtracting the average value from the video signal. Note that one frame period corresponds to a period during which an image for one screen is displayed.
  • the integrating unit 3 integrates the video signal from which the removing unit 2 has removed the DC component to generate an integrated signal. For example, the integration unit 3 integrates the video signal by adding the video signal every frame period.
  • the subtraction unit 4 subtracts the integration signal generated by the integration unit 3 from the video signal received by the input terminal 1, and outputs a video signal obtained by subtracting the integration signal.
  • the display unit 100 is, for example, a liquid crystal panel, a plasma display panel, or a CRT.
  • the display unit 100 displays an image corresponding to the video signal output from the subtraction unit 4.
  • a delay circuit that delays the video signal by the time required by the removal unit 2 and the integration unit 3 may be provided between the input terminal 1 and the subtraction unit 4, or an integration signal generated in a certain frame period may be provided.
  • a delay circuit that delays by a time that is subtracted from the video signal in the next frame period may be provided.
  • FIG. 2 is a flowchart for explaining an operation example of the video display apparatus according to the present embodiment.
  • the input terminal 1 When receiving the video signal, the input terminal 1 outputs the video signal to the removing unit 2 and the subtracting unit 4 (Step S1).
  • the removal unit 2 calculates an average value of the luminance of the video signal.
  • the removing unit 2 subtracts the average value from the video signal to remove the DC component from the video signal, and outputs the video signal from which the DC component has been removed to the integrating unit 3 (step S2).
  • the integration unit 3 When the integration unit 3 receives the video signal, the integration unit 3 integrates the video signal to generate an integration signal, and outputs the integration signal to the subtraction unit 4 (step S3).
  • the subtraction unit 4 When the subtraction unit 4 receives the integration signal and the video signal, the subtraction unit 4 subtracts the integration signal from the video signal and outputs a video signal obtained by subtracting the integration signal (step S4).
  • the display unit 100 When receiving the video signal, the display unit 100 displays an image corresponding to the video signal (step S5).
  • the removal unit 2 removes the DC component from the video signal received by the input terminal 1.
  • the integrating unit 3 integrates the video signal from which the removing unit 2 has removed the DC component to generate an integrated signal.
  • the subtracting unit 4 subtracts the integrated signal generated by the integrating unit 3 from the video signal received by the input terminal 1.
  • the integration signal is generated by integrating the video signal from which the DC component is removed. Further, the integrated signal is subtracted from the video signal. Note that the DC component included in the video signal is a component that is not recognized as an afterimage.
  • FIG. 3 is a circuit diagram showing the configuration of the video display device of this embodiment.
  • the video display device includes an afterimage correction circuit 10 and a display unit 100.
  • the afterimage correction circuit 10 includes an input terminal 1, a removal unit 2, an integration unit 3, a subtraction unit 4, a measurement unit 5, and an adjustment unit 6.
  • the integrating unit 3 includes a frame memory 11, an adjusting unit having gain adjusting circuits 12 and 13, and an adding circuit 14.
  • the frame memory 11 is an example of a holding unit. When a video signal that is an input signal is input, the frame memory 11 holds and outputs the input video signal for a predetermined period. In the present embodiment, it is assumed that the predetermined period in which the frame memory 11 holds the video signal is one frame period.
  • the output signal from the integration unit 3 is updated every frame. It is desirable that the frame memory 11 holds the video signal with a resolution equal to or higher than the resolution of the display unit 100.
  • Parameters are set for each of the gain adjustment circuits 12 and 13.
  • the parameter ⁇ is set in the gain adjustment circuit 12, and the parameter (1- ⁇ ) is set in the gain adjustment circuit 13.
  • the parameter ⁇ satisfies 0 ⁇ ⁇ 1.
  • the gain adjustment circuit 12 multiplies the video signal, from which the removing unit 2 has removed the DC component, with the parameter ⁇ set for itself as a gain.
  • the gain adjustment circuit 13 multiplies the output signal from the frame memory 11 by a parameter (1- ⁇ ) set to itself as a gain.
  • the adjustment unit having the gain adjustment circuits 12 and 13 adjusts the ratio of the video signal to the output signal.
  • the addition circuit 14 adds the output signal and the video signal whose ratios have been adjusted by the adjustment unit, and inputs them to the frame memory 11. As a result, the video signal input to the frame memory 11 is added to the video signal after one frame period, and the added video signal is input to the frame memory 11 again. Therefore, the addition circuit 14 adds the latest video signal to the sum of the video signals up to one frame period before, and the addition result becomes an integrated signal.
  • the afterimage correction circuit 10 can output a video signal suitable for the afterimage characteristics of the display unit 100 by adjusting the parameter ⁇ that determines the ratio adjusted by the adjustment unit.
  • the parameter ⁇ that determines the ratio adjusted by the adjustment unit.
  • the time from when the video changes to when an afterimage is generated varies. The longer this time, the more effectively the afterimage can be suppressed if the ratio of the past video signal to the integrated signal is large. Therefore, it is desirable to decrease the parameter ⁇ as the time from when the image changes until the afterimage is generated is longer.
  • the subtraction unit 4 includes a gain adjustment circuit 21 and an addition circuit 22.
  • the gain adjustment circuit 21 adjusts the amplitude of the integration signal generated by the integration unit 3. Specifically, the parameter ⁇ is set in the gain adjustment circuit 21. Then, the gain adjustment circuit 21 multiplies the amplitude of the integral signal by the parameter ⁇ set for itself as a gain, and inverts the polarity of the integral signal, thereby multiplying the amplitude of the integral signal by ( ⁇ ) times. To do.
  • the parameter ⁇ is 0 or more.
  • the afterimage correction circuit 10 can output a video signal suitable for the afterimage characteristics of the display unit 100.
  • the size of the afterimage varies depending on the type of the display unit 100 and the device configuration. As the afterimage increases, the afterimage can be efficiently suppressed if the adjustment amount is large. Therefore, it is desirable to decrease the parameter ⁇ as the afterimage is larger.
  • the addition circuit 22 adds the integrated signal whose amplitude has been adjusted by the gain adjustment circuit 21 to the video signal received by the input terminal 1 and outputs it. Since the polarity of the integral signal is inverted by the gain adjustment circuit 21, the subtraction unit 4 subtracts the integration signal generated by the integration unit 3 from the video signal.
  • the measurement unit 5 measures the non-energization time when the display unit 100 is not energized.
  • the measurement unit 5 has a backup power source and a clock (or timer) driven by the backup power source. Using the timepiece, the measurement unit 5 measures the time from when the energization to the display unit 100 is stopped to when it is restarted as a non-energization time. The measuring unit 5 measures the discharge amount of the capacitor included in the display unit 100 or the afterimage correction circuit 10 from when the energization to the display unit 100 is stopped to when it is restarted, and a time corresponding to the discharge amount. May be measured as the non-energization time.
  • the adjustment unit 6 adjusts a parameter ⁇ that is an adjustment amount of the gain adjustment circuit 21 and a parameter ⁇ that determines a ratio to be adjusted by the adjustment unit, according to the non-energization time measured by the measurement unit 5.
  • the adjustment unit 6 decreases the parameter ⁇ and decreases the adjustment amount of the gain adjustment circuit 21 as the de-energization time is longer. Further, the adjustment unit 6 decreases the ratio of the amplitude adjusted by the adjustment unit by reducing the parameter ⁇ as the non-energization time is longer.
  • the subtraction unit 4 adjusts the amplitude of the integration signal according to the non-energization time measured by the measurement unit 5. More specifically, the subtraction unit 4 decreases the amplitude of the integral signal as the de-energization time is longer.
  • the adjusting unit adjusts the ratio of the amplitude of the video signal from which the removing unit 2 has removed the DC component to the amplitude of the output signal from the frame memory 11 according to the non-energization time measured by the measuring unit 5. Become. More specifically, the adjustment unit decreases the amplitude ratio as the non-energization time is longer.
  • FIG. 4 is a flowchart for explaining an operation example of this embodiment.
  • the same processes as those in FIG. 3 are denoted by the same reference numerals.
  • steps S1 and S2 are executed. Subsequently, when the gain adjustment circuit 12 of the integration unit 3 receives the video signal output from the removal unit 2 in step S2, the gain adjustment circuit 12 multiplies the video signal by a parameter ⁇ set for itself as a gain. (Step T1).
  • the addition circuit 14 receives the video signal from the gain adjustment circuit 12, and receives an integration signal that is the sum of the video signals from the previous frame from the gain adjustment circuit 13.
  • the adder circuit 14 adds the video signal and the integration signal to generate the latest integration signal.
  • the adder circuit 14 inputs the integration signal to the frame memory 11 and outputs the integration signal to the gain adjustment circuit 21 (step T2).
  • the frame memory 11 holds the input integration signal for one frame period, and then outputs the held integration signal to the gain adjustment circuit 13 (step T3).
  • the gain adjustment circuit 13 When the gain adjustment circuit 13 receives the integration signal, the gain adjustment circuit 13 multiplies the integration signal by the parameter (1- ⁇ ) set by itself.
  • the adder circuit 14 outputs an integrated signal multiplied by the gain to the adder circuit 14 (step T4).
  • the gain adjustment circuit 21 when the gain adjustment circuit 21 receives the integration signal, the gain adjustment circuit 21 multiplies the integration signal by a parameter ⁇ set to itself as a gain, and inverts the polarity of the multiplication result, thereby reducing the amplitude of the integration signal ( ⁇ ⁇ ) Multiply.
  • the gain adjusting circuit 21 outputs an integrated signal obtained by multiplying the amplitude by ( ⁇ ) to the adding circuit 22 (step T5).
  • the adder circuit 22 receives the integration signal from the gain adjustment circuit 21 and receives the video signal output from the input terminal 1 to the subtraction unit 4 in step S1.
  • the adder circuit 22 adds the video signal and the integration signal to generate a video signal from which an afterimage has been removed, and outputs the generated video signal to the display unit 100 (step T6).
  • the display unit 100 When receiving the video signal, the display unit 100 displays a video corresponding to the video signal (step T7).
  • FIG. 5 is a flowchart for explaining this operation example.
  • step U1 when the measurement unit 5 detects the stop of energization to the display unit 100 (step U1), the measurement unit 5 starts measuring time using the clock it has (step U2).
  • the measuring unit 5 checks whether or not the energization of the display unit 100 has been resumed (step U3).
  • step U3 If the energization to the display unit 100 has not been resumed (No in step U3), the measuring unit 5 returns to step U3. On the other hand, when energization of display unit 100 is resumed (Yes in step U3), measurement unit 5 stops measuring time and outputs a signal indicating the measured time as non-energization time to adjustment unit 6. (Step U4).
  • the adjustment unit 6 calculates parameters ⁇ and ⁇ according to the non-energization time indicated by the signal. Specifically, the adjustment unit 6 decreases the parameter ⁇ and decreases the parameter ⁇ as the non-energization time is longer. For example, the adjustment unit 6 holds the initial values of the parameters ⁇ and ⁇ , and calculates the parameters ⁇ and ⁇ by multiplying the initial value by a smaller value as the non-energization time is longer.
  • the initial value of the parameter ⁇ is preferably set in advance so that the initial value of the parameter ⁇ becomes smaller as the time from when the image changes on the display unit 100 until the afterimage occurs.
  • the initial value of the parameter ⁇ is set in advance so that the initial value of the parameter ⁇ becomes smaller as the afterimage amplitude increases in the display unit 100.
  • the adjusting unit 6 outputs an ⁇ signal indicating the gain ⁇ to the gain adjusting circuit 12, and outputs a (1- ⁇ ) signal indicating the gain (1- ⁇ ) to the gain adjusting circuit 13, and ⁇ indicating the gain ⁇ .
  • the signal is output to the gain adjustment circuit 21 (step U5).
  • the gain adjustment circuit 12 When the gain adjustment circuit 12 receives the ⁇ signal, the gain adjustment circuit 12 sets the gain ⁇ indicated by the ⁇ signal to self. When receiving the (1- ⁇ ) signal, the gain adjustment circuit 13 sets the gain (1- ⁇ ) indicated by the (1- ⁇ ) signal to self. When gain adjustment circuit 21 receives the ⁇ signal, gain adjustment circuit 21 sets gain ⁇ indicated by the ⁇ signal to itself (step U6).
  • the measurement unit 5 measures the non-energization time when the display unit 100 is not energized.
  • the subtracting unit 4 adjusts the amplitude of the integration signal according to the non-energization time, and subtracts the adjusted integration signal from the video signal. Note that the afterimage generated by the display unit 100 may be improved when the display unit 100 is not energized.
  • the subtraction unit 4 decreases the amplitude of the integration signal as the non-energization time is longer. Note that the longer the non-energization time, the better the afterimage improvement.
  • the frame memory 11 holds the input signal for one frame period and outputs it.
  • the adjustment unit adjusts the ratio of the amplitude of the output signal from the frame memory 11 to the amplitude of the video signal from which the removal unit 2 has removed the DC component according to the non-energization time.
  • the adder circuit 14 integrates the video signal by adding the output signal and the video signal adjusted by the adjustment unit and inputting them to the frame memory 11.
  • the ratio of the past integration signal included in the latest integration signal it becomes possible to change the ratio of the past integration signal included in the latest integration signal according to the non-energization time. Since the afterimage represented by the past integration signal is improved according to the non-energization time, the ratio of the past integration signal included in the integration signal can be changed according to the degree of improvement of the afterimage. Accordingly, it is possible to further suppress the occurrence of overcorrection, and it is possible to further suppress the deterioration in image quality.
  • the adjustment unit decreases the ratio of the amplitude of the output signal from the frame memory 11 to the amplitude of the video signal from which the removal unit 2 has removed the DC component, as the non-energization time is longer.
  • the parameters ⁇ and ⁇ may be predetermined values.
  • the integration unit 3 may have only one of the gain adjustment circuits 12 and 13.
  • a field memory that holds the video signal for one field period may be used as the holding means.
  • the display unit 100 displays an image for one screen by scanning twice in a certain direction when displaying an image according to the normal image signal.
  • One field period is a period required to scan once in this direction.
  • One frame period corresponds to a period required to scan twice in this direction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

　画質が低下するという問題を解決する映像表示装置および残像補正方法を提供する。　除去部２は、入力端子１が受け付けた映像信号からＤＣ成分を除去する。積分部３は、除去部２がＤＣ成分を除去した映像信号を積分して積分信号を生成する。減算部４は、積分部３が生成した積分信号を、入力端子１が受け付けた映像信号から減算する。

Description

映像表示装置および残像補正方法
　本発明は、映像表示装置および残像補正方法に関し、特には、映像を長時間表示させることで生じる残像を電気的に補正する残像補正回路を備えた映像表示装置および残像補正方法に関する。
　映像表示装置では、映像が残像として画面上に残る現象が発生することがある。
　ＣＲＴディスプレイやプラズマディスプレイでは、そのディスプレイに添付されている蛍光体の劣化速度は、映像の明るさに応じて異なる。このため、同じ映像が長時間表示されると、劣化の早い部分と、劣化の遅い部分とが生じる。この劣化の早い部分と劣化の遅い部分とで映像の輝度に差が生じ、その輝度の差が残像として画面に発生する。なお、この残像は、焼き付きと呼ばれる。
　また、液晶ディスプレイでは、焼き付きとは異なるが、同じ画像が長時間表示されると、残像が画面上に長時間残る現象が発生する。以下、この残像が残る現象が発生する理由について説明する。
　液晶ディスプレイは映像信号を交流として液晶に印加するので、通常、液晶には正負が対称な波形の電圧が印加される。
　しかしながら、画素電極の電位は、画素のＴＦＴ（Thin　Film　Transistor：薄膜トランジスタ）のゲート電極およびソース電極間に生じる寄生容量と、画素電極に印加される電圧を保持する保持容量との影響によって、その画素電極に映像信号を供給する信号線の電位からずれることがある。この電位のずれは。映像信号の振幅に応じて異なる。
　画素電極の電位が信号線の電位からずれると、液晶にＤＣオフセットが発生するので、液晶に印加される電圧は、正負が対称な波形からずれる。なお、映像信号にＤＣ（直流）成分を加えてＤＣオフセットを相殺すれば、液晶に印加される電圧を、ほぼ正負が対称な波形にすることができる。しかしながら、液晶の誘電率異方性により映像信号の振幅に応じて液晶の容量が変化するので、液晶に印加される電圧を、正負が完全に対称な波形にすることはできない。
　液晶に印加される電圧が対称な波形からずれると、液晶の中に溶けている不純物（特に、イオン）が、液晶の一方の電極に付着して液晶の内部に電界を生成する。
　同じ画像が長時間表示されると、液晶に印加される電圧の対称な波形からのずれが保持されるので、液晶の電極に付着する不純物が増加し、液晶の内部の電界が強くなる。この電界によって、残像が発生する。
　このように映像表示装置では、同じ画像が長時間表示されると、ＣＲＴディスプレイやプラズマディスプレイと、液晶ディスプレイとで発生の原因は異なるが、残像が画面上に長時間残る現象が発生する。
　映像表示装置に発生する残像を低減するための技術には、特許文献１に記載の映像信号処理回路および特許文献２に記載の液晶表示装置がある。
　これらの発明では、映像信号が積分されることで、残像として画面上に残る映像を表わす残像信号が取得される。そして、その残像信号が映像信号から減算される。
　これにより、映像信号に残像を打ち消すような残像補正を行うことが可能になるので、映像表示装置に発生する残像を低減することが可能になる。
特開平０２－０９２１７４号公報 特開２００３－２３４９８０号公報
　映像信号には、画面全体の輝度を調整するためのＤＣ成分が含まれている。このＤＣ成分に応じた残像は、均一な明るさの映像となるため、人間には認識されない。
　特許文献１に記載の映像信号処理回路および特許文献２に記載の液晶表示装置では、映像信号がＤＣ成分を含む場合でも、その映像信号の全てが積分されて残像信号が生成される。このため、残像信号には、残像と認識されない成分が含まれることとなり、映像信号から残像と認識されない成分が減算されることになる。
　このため、残像補正が残像と認識されない成分に対しても行われるので、過補正が発生し、画質が低下するという問題点がある。例えば、過補正が発生して、却って残像が促進されることがある。
　本発明の目的は、上記の課題である、画質が低下するという問題を解決する映像表示装置および残像補正方法を提供することである。
　本発明の映像表示装置は、映像信号を受け付ける入力手段と、前記入力手段が受け付けた映像信号から直流成分を除去する除去手段と、前記除去手段で除去された映像信号を積分して積分信号を生成する積分手段と、前記積分手段が生成した積分信号を、前記入力手段が受け付けた映像信号から減算する減算手段と、前記減算手段で減算された映像信号に応じた映像を表示する表示手段と、を有する。
　また、本発明の残像補正方法は、映像表示装置による残像補正方法であって、映像信号を受け付け、前記受け付けられた映像信号から直流成分を除去し、前記除去された映像信号を積分して積分信号を生成し、前記生成された積分信号を、前記受け付けられた映像信号から減算し、前記減算された映像信号に応じた映像を表示する。
　本発明によれば、画質の低下を抑制することが可能になる。
本発明の第一の実施形態の映像表示装置の構成を示したブロック図である。 本発明の第一の実施形態の映像表示装置の動作例を説明するためのフローチャートである。 本発明の第二の実施形態の映像表示装置の構成を示したブロック図である。 本発明の第二の実施形態の映像表示装置の動作例を説明するためのフローチャートである。 本発明の第二の実施形態の映像表示装置の他の動作例を説明するためのフローチャートである。
　以下、本発明の実施形態について図面を参照して説明する。
　図１は、本発明の第一の実施形態の映像表示装置の構成を示したブロック図である。
　図１において、映像表示装置は、残像補正回路１０と、表示部１００とを有する。また、残像補正回路１０は、入力端子１と、除去部２と、積分部３と、減算部４とを有する。
　入力端子１は、映像信号を受け付ける。映像信号には、ＤＣ（交流）成分とＡＣ（直流）成分とを有する。なお、ＤＣ成分は、画面全体の輝度を調整するための成分であり、残像として認識されない成分である。
　除去部２は、入力端子１が受け付けた映像信号からＤＣ成分を除去する。例えば、先ず、除去部２は、１フレーム期間ごとに、映像信号の輝度の平均値を計算する。続いて、除去部２は、その平均値を映像信号から減算することで、映像信号からＤＣ成分を除去する。なお、１フレーム期間は、１画面分の画像を表示する期間に相当する。
　積分部３は、除去部２がＤＣ成分を除去した映像信号を積分して積分信号を生成する。例えば、積分部３は、フレーム期間ごとに映像信号を加算していくことで、映像信号を積分する。
　減算部４は、積分部３が生成した積分信号を、入力端子１が受け付けた映像信号から減算し、その積分信号を減算した映像信号を出力する。
　表示部１００は、例えば、液晶パネル、プラズマディスプレイパネルまたはＣＲＴなどである。表示部１００は、減算部４から出力された映像信号に応じた画像を表示する。
　なお、入力端子１と減算部４との間に、映像信号を、除去部２及び積分部３で係る時間だけ遅延する遅延回路を設けてもよいし、あるフレーム期間で生成された積分信号が次のフレーム期間の映像信号から減算されるような時間だけ遅延する遅延回路を設けてもよい。
　次に動作を説明する。図２は、本実施形態の映像表示装置の動作例を説明するためのフローチャートである。
　入力端子１は、映像信号を受け付けると、その映像信号を除去部２と減算部４とに出力する（ステップＳ１）。
　除去部２は、映像信号を受け付けると、その映像信号の輝度の平均値を計算する。除去部２は、その平均値を映像信号から減算することで、映像信号からＤＣ成分を除去し、そのＤＣ成分を除去した映像信号を積分部３に出力する（ステップＳ２）。
　積分部３は、映像信号を受け付けると、その映像信号を積分して積分信号を生成し、その積分信号を減算部４に出力する（ステップＳ３）。
　減算部４は、積分信号と映像信号とを受け付けると、その映像信号から積分信号を減算し、その積分信号を減算した映像信号を出力する（ステップＳ４）。
　表示部１００は、映像信号を受け付けると、その映像信号に応じた画像を表示する（ステップＳ５）。
　次に効果を説明する。
　本実施形態によれば、除去部２は、入力端子１が受け付けた映像信号からＤＣ成分を除去する。積分部３は、除去部２がＤＣ成分を除去した映像信号を積分して積分信号を生成する。減算部４は、積分部３が生成した積分信号を、入力端子１が受け付けた映像信号から減算する。
　この場合、積分信号は、ＤＣ成分が除去された映像信号が積分されて生成される。また、その積分信号は、映像信号から減算される。なお、映像信号に含まれるＤＣ成分は、残像と認識されない成分である。
　このため、残像と認識されない成分が映像信号から減算されるのを抑制することが可能になる。したがって、過補正の発生を抑制することが可能になるので、画質の低下を抑制することが可能になる。
　次に第二の実施形態について説明する。なお、第一の実施形態と同じ機能を有するものには同じ符号を付し、その説明を省略することもある。
　図３は、本実施形態の映像表示装置の構成を示した回路図である。図３において、映像表示装置は、残像補正回路１０と、表示部１００とを有する。
　残像補正回路１０は、入力端子１と、除去部２と、積分部３と、減算部４と、計測部５と、調節部６とを有する。
　積分部３は、フレームメモリ１１と、利得調整回路１２および１３を有する調整部と、加算回路１４とを有する。
　フレームメモリ１１は、保持手段の一例である。フレームメモリ１１は、入力信号である映像信号が入力されると、その入力された映像信号を所定の期間だけ保持して出力する。本実施形態では、フレームメモリ１１が映像信号を保持する所定の期間は１フレーム期間であるとする。
　これにより、積分部３からの出力信号は１フレーム毎に更新される。なお、フレームメモリ１１は、表示部１００の解像度と同等以上の解像度で映像信号を保持することが望ましい。
　利得調整回路１２および１３のそれぞれには、パラメータが設定されている。本実施形態では、利得調整回路１２には、パラメータαが設定されており、利得調整回路１３には、パラメータ（１－α）が設定されている。なお、パラメータαは、０＜α＜１を満たす。
　利得調整回路１２は、除去部２がＤＣ成分を除去した映像信号に、自己に設定されているパラメータαを利得として乗算する。利得調整回路１３は、フレームメモリ１１からの出力信号に、自己に設定されているパラメータ（１－α）を利得として乗算する。
　ここで、パラメータαの値に応じて、フレームメモリ１１からの出力信号に対する、除去部２がＤＣ成分を除去した映像信号の比率が変化する。したがって、利得調整回路１２および１３を有する調整部は、その出力信号に対する映像信号の比率を調整することになる。
　加算回路１４は、調整部で比率が調整された出力信号および映像信号を加算してフレームメモリ１１に入力する。これにより、フレームメモリ１１に入力された映像信号が１フレーム期間後の映像信号に加算され、その加算された映像信号が再びフレームメモリ１１に入力される。したがって、加算回路１４は、最新の映像信号を１フレーム期間前までの映像信号の和と加算することになるので、その加算結果が積分信号となる。
　ここで、調整部が調整する比率を定めるパラメータαを調節することで、残像補正回路１０は、表示部１００の残像特性に適した映像信号を出力することができる。具体的には、表示部１００の種類や装置構成などに応じて、映像が変化してから残像が発生するまでの時間が異なる。この時間が長いほど、積分信号に占める過去の映像信号の割合が大きければ、残像を効率的に抑制することができる。したがって、映像が変化してから残像が発生するまでの時間が長いほど、パラメータαを小さくすることが望ましい。
　減算部４は、利得調整回路２１と、加算回路２２とを有する。
　利得調整回路２１は、積分部３が生成した積分信号の振幅を調整する。具体的には、利得調整回路２１には、パラメータβが設定される。そして、利得調整回路２１は、積分信号の振幅に、自己に設定されているパラメータβを利得として乗算するとともに、積分信号の極性を反転させることで、その積分信号の振幅を（－β）倍する。なお、パラメータβは、０以上である。
　利得調整回路２１の調整量を定めるパラメータβを調節することで、残像補正回路１０は、表示部１００の残像特性に適した映像信号を出力することができる。具体的には、具体的には、表示部１００の種類や装置構成などに応じて、残像の大きさが異なる。残像が大きいほど、調整量が大きければ、残像を効率的に抑制することができる。したがって、残像が大きいほど、パラメータβを小さくすることが望ましい。
　加算回路２２は、利得調整回路２１が振幅を調整した積分信号を、入力端子１が受け付けた映像信号に加算して出力する。なお、積分信号は、利得調整回路２１で極性が反転されているので、減算部４は、積分部３が生成した積分信号を映像信号から減算していることになる。
　計測部５は、表示部１００が通電されていない非通電時間を計測する。
　例えば、計測部５は、バックアップ電源と、そのバックアップ電源で駆動する時計（またはタイマー）を有する。計測部５は、その時計を用いて、表示部１００への通電が停止されてから再開されるまでの時間を、非通電時間として計測する。また、計測部５は、表示部１００への通電が停止されてから再開されるまでの、表示部１００または残像補正回路１０に含まれるコンデンサの放電量を計測し、その放電量に応じた時間を、非通電時間として計測してもよい。
　調節部６は、計測部５が計測した非通電時間に応じて、利得調整回路２１の調整量であるパラメータβと、調整部が調整する比率を定めるパラメータαを調整する。
　具体的には、調節部６は、その非通電時間が長いほど、パラメータβを小さくして、利得調整回路２１の調整量を小さくする。また、調節部６は、その非通電時間が長いほど、パラメータαを小さくすることで、調整部が調整する振幅の比率を小さくする。
　これにより、減算部４は、計測部５が計測した非通電時間に応じて、積分信号の振幅を調整することになる。より具体的には、減算部４は、その非通電時間が長いほど、積分信号の振幅を小さくすることになる。
　また、調整部は、フレームメモリ１１からの出力信号の振幅に対する、除去部２がＤＣ成分を除去した映像信号の振幅の比率を、計測部５が計測した非通電時間に応じて調整することになる。より具体的には、調整部は、その非通電時間が長いほど、その振幅の比率を小さくすることになる。
　次に動作を説明する。
　図４は、本実施形態の動作例を説明するためのフローチャートである。なお、図４において、図３と同じ処理には同じ符号を付してある。
　先ず、ステップＳ１およびＳ２が実行される。続いて、積分部３の利得調整回路１２は、ステップＳ２で除去部２が出力した映像信号を受け付けると、その映像信号に、自己に設定されているパラメータαを利得として乗算して加算回路１４に出力する（ステップＴ１）。
　加算回路１４は、利得調整回路１２から映像信号を受け付け、利得調整回路１３から、１フレーム前までの映像信号の和である積分信号を受け付ける。加算回路１４は、その映像信号および積分信号を加算して最新の積分信号を生成する。加算回路１４は、その積分信号をフレームメモリ１１に入力するとともに、その積分信号を利得調整回路２１に出力する（ステップＴ２）。
　フレームメモリ１１は、その入力された積分信号を１フレーム期間だけ保持し、その後、保持している積分信号を利得調整回路１３に出力する（ステップＴ３）。
　利得調整回路１３は、積分信号を受け付けると、その積分信号に、自己の設定されているパラメータ（１－α）を利得として乗算する。加算回路１４は、その利得を乗算した積分信号を加算回路１４に出力する（ステップＴ４）。
　また、利得調整回路２１は、積分信号を受け付けると、その積分信号に、自己に設定されているパラメータβを利得として乗算し、乗算結果の極性を反転させることで、積分信号の振幅を（－β）倍する。利得調整回路２１は、その振幅を（－β）倍した積分信号を加算回路２２に出力する（ステップＴ５）。
　そして、加算回路２２は、利得調整回路２１から積分信号を受け付け、ステップＳ１で入力端子１から減算部４に出力された映像信号を受け付ける。加算回路２２は、その映像信号および積分信号を加算して、残像を除去した映像信号を生成し、その生成した映像信号を表示部１００に出力する（ステップＴ６）。
　表示部１００は、映像信号を受け付けると、その映像信号に応じた映像を表示する（ステップＴ７）。
　次に表示部１００への通電が停止された際の動作について説明する。図５は、この動作例を説明するためのフローチャートである。
　先ず、計測部５は、表示部１００への通電の停止を検知すると（ステップＵ１）、自己が有する時計を用いて、時間の計測を開始する（ステップＵ２）。
　計測部５は、表示部１００への通電が再開されたか否かを確認する（ステップＵ３）。
　計測部５は、表示部１００への通電が再開されていないと（ステップＵ３でＮｏ）、ステップＵ３に戻る。一方、計測部５は、表示部１００への通電が再開されると（ステップＵ３でＹｅｓ）、時間の計測を停止して、その計測した時間を非通電時間として示す信号を調節部６に出力する（ステップＵ４）。
　調節部６は、その信号を受け付けると、その信号が示す非通電時間に応じてパラメータαおよびβを算出する。具体的には、調節部６は、その非通電時間が長いほどパラメータαを小さくし、パラメータβを小さい値とする。例えば、調節部６は、パラメータαおよびβのそれぞれの初期値を保持し、その非通電時間が長いほど小さい値をその初期値に乗算してパラメータαおよびβを算出する。
　なお、パラメータαの初期値は、表示部１００において映像が変化してから残像が発生するまでの時間が長いほど、小さい値となるように予め設定されていることが望ましい。また、パラメータβの初期値は、表示部１００において残像の振幅が大きいほど、小さい値となるように予め設定されていることが望ましい。
　調節部６は、その利得αを示すα信号を利得調整回路１２に出力し、利得（１－α）を示す（１－α）信号を利得調整回路１３に出力し、その利得βを示すβ信号を利得調整回路２１に出力する（ステップＵ５）。
　利得調整回路１２は、α信号を受け付けると、そのα信号が示す利得αを自己に設定する。利得調整回路１３は、（１－α）信号を受け付けると、その（１－α）信号が示す利得（１－α）を自己に設定する。利得調整回路２１は、α信号を受け付けると、そのβ信号が示す利得βを自己に設定する（ステップＵ６）。
　次に効果を説明する。
　本実施形態では、計測部５は、表示部１００が通電されていない非通電時間を計測する。また、減算部４は、その非通電時間に応じて積分信号の振幅を調整し、その調整した積分信号を映像信号から減算する。なお、表示部１００の生じる残像は、表示部１００が通電されていないときに改善されることがある。
　この場合、改善された残像分の積分信号が映像信号から減算されることを抑制することが可能になる。したがって、過補正の発生をより抑制することが可能になるので、画質の低下をより抑制することが可能になる。
　また、本実施形態では、減算部４は、非通電時間が長いほど、積分信号の振幅を小さくする。なお、非通電時間が長いほど、残像の改善は促進される。
　この場合、残像の改善の度合が高いほど、積分信号の振幅が小さくなるので、より正確に過補正の発生を抑制することが可能になる。
　また、本実施形態では、フレームメモリ１１は、入力信号を１フレーム期間保持して出力する。調整部は、フレームメモリ１１からの出力信号の振幅の、除去部２がＤＣ成分を除去した映像信号の振幅に対する比率を、非通電時間に応じて調整する。加算回路１４は、調整部が調整した出力信号および映像信号を加算してフレームメモリ１１に入力することで、映像信号を積分する。
　この場合、最新の積分信号に含まれる過去の積分信号の割合を、非通電時間に応じて変更することが可能になる。過去の積分信号が表わす残像は、非通電時間に応じて改善されるので、残像の改善の度合に応じて積分信号に含まれる過去の積分信号の割合を変更することが可能になる。したがって、過補正の発生をより抑制することが可能になるので、画質の低下をより抑制することが可能になる。
　また、本実施形態では、調整部は、非通電時間が長いほど、フレームメモリ１１からの出力信号の振幅の、除去部２がＤＣ成分を除去した映像信号の振幅に対する比率を小さくする。
　この場合、残像の改善の度合が高いほど、最新の積分信号に含まれる過去の積分信号の割合を小さくすることが可能になるので、より正確に過補正の発生を抑制することが可能になる。
　以上、実施形態を参照して本願発明を説明したが、本願発明は、上記実施形態に限定されたものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更を行うことができる。
　例えば、パラメータαおよびβは予め定められた値でもよい。
　また、積分部３は、利得調整回路１２および１３の一方だけを有してもよい。
　また、保持手段として、映像信号を１フィールド期間保持するフィールドメモリが用いられてもよい。なお、表示部１００は通常映像信号に応じた映像を表示する際にある方向に対して２回走査して１画面分の画像を表示する。１フィールド期間は、この方向に対して１回走査するのにかかる期間である。１フレーム期間は、この方向に対して２回走査するのにかかる期間に相当する。

Claims (7)

  1. 　映像信号を受け付ける入力手段と、
    　前記入力手段が受け付けた映像信号から直流成分を除去する除去手段と、
    　前記除去手段で除去された映像信号を積分して積分信号を生成する積分手段と、
    　前記積分手段が生成した積分信号を、前記入力手段が受け付けた映像信号から減算する減算手段と、
    　前記減算手段で減算された映像信号に応じた映像を表示する表示手段と、を有する映像表示装置。
  2. 　請求の範囲第１項に記載の映像表示装置において、
    　前記表示手段が通電されていない非通電時間を計測する計測手段をさらに有し、
    　前記減算手段は、前記計測手段が計測した非通電時間に応じて、前記積分信号の振幅を調整し、該振幅を調整した積分信号を前記映像信号から減算する、映像表示装置。
  3. 　請求の範囲第２項に記載の映像表示装置において、
    　前記減算手段は、前記非通電時間が長いほど、前記積分信号の振幅を小さくする、映像表示装置。
  4. 　請求の範囲第２項または第３項に記載の映像表示装置において、
    　前記積分手段は、
    　入力信号を所定の期間保持して出力する保持手段と、
    　前記保持手段からの出力信号の振幅の、前記除去手段が前記直流成分を除去した映像信号の振幅に対する比率を、前記計測手段が計測した非通電時間に応じて調整する調整手段と、
    　前記調整手段が調整した出力信号および映像信号を加算して前記積分信号を生成し、該積分信号を前記保持手段に入力する加算手段と、を有する、映像表示装置。
  5. 　請求の範囲第１項に記載の映像表示装置において、
    　前記表示手段が通電されていない非通電時間を計測する計測手段をさらに有し、
    　前記積分手段は、
    　入力信号を所定の期間保持して出力する保持手段と、
    　前記保持手段からの出力信号の振幅の、前記除去手段が前記直流成分を除去した映像信号の振幅に対する比率を、前記計測手段が計測した非通電時間に応じて調整する調整手段と、
    　前記調整手段が調整した出力信号および映像信号を加算して前記積分信号を生成し、該積分信号を前記保持手段に入力する加算手段と、を有する、映像表示装置。
  6. 　請求の範囲第４項または第５項に記載の映像表示装置において、
    　前記調整手段は、前記非通電時間が長いほど、前記振幅の比率を小さくする、映像表示装置。
  7. 　映像表示装置による残像補正方法であって、
    　映像信号を受け付け、
    　前記受け付けられた映像信号から直流成分を除去し、
    　前記除去された映像信号を積分して積分信号を生成し、
    　前記生成された積分信号を、前記受け付けられた映像信号から減算し、
    　前記減算された映像信号に応じた映像を表示する、残像補正方法。
PCT/JP2008/073604 2008-12-25 2008-12-25 映像表示装置および残像補正方法 WO2010073341A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2008/073604 WO2010073341A1 (ja) 2008-12-25 2008-12-25 映像表示装置および残像補正方法
CN2008801324852A CN102265326A (zh) 2008-12-25 2008-12-25 视频显示装置和残像校正方法
JP2010543679A JP5317224B2 (ja) 2008-12-25 2008-12-25 映像表示装置および残像補正方法
US12/998,753 US8605157B2 (en) 2008-12-25 2008-12-25 Video display apparatus and afterimage correcting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/073604 WO2010073341A1 (ja) 2008-12-25 2008-12-25 映像表示装置および残像補正方法

Publications (1)

Publication Number Publication Date
WO2010073341A1 true WO2010073341A1 (ja) 2010-07-01

Family

ID=42287009

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073604 WO2010073341A1 (ja) 2008-12-25 2008-12-25 映像表示装置および残像補正方法

Country Status (4)

Country Link
US (1) US8605157B2 (ja)
JP (1) JP5317224B2 (ja)
CN (1) CN102265326A (ja)
WO (1) WO2010073341A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013137418A (ja) * 2011-12-28 2013-07-11 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置
CN103165057B (zh) * 2013-03-12 2015-04-08 合肥京东方光电科技有限公司 一种确定显示器残像等级的方法及装置
KR20160069043A (ko) * 2014-12-05 2016-06-16 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281497A (ja) * 1988-05-09 1989-11-13 Seiko Epson Corp 液晶表示装置
JPH11161244A (ja) * 1997-09-26 1999-06-18 Sony Corp 液晶表示装置駆動回路
JP2003295839A (ja) * 2002-04-02 2003-10-15 Victor Co Of Japan Ltd 液晶表示装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628422B2 (ja) 1988-09-29 1994-04-13 日本ビクター株式会社 映像信号処理回路
JPH05241125A (ja) 1992-02-28 1993-09-21 Canon Inc 液晶表示装置
DE69319943T2 (de) * 1992-02-28 1999-02-11 Canon K.K., Tokio/Tokyo Flüssigkristallanzeigegerät
JP2879298B2 (ja) * 1993-11-15 1999-04-05 日本電気エンジニアリング株式会社 適応後処理フィルタ
JPH0916130A (ja) 1995-06-27 1997-01-17 Casio Comput Co Ltd アクティブマトリクス液晶表示装置
JP2002123226A (ja) * 2000-10-12 2002-04-26 Hitachi Ltd 液晶表示装置
JP3686869B2 (ja) 2002-02-06 2005-08-24 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその信号補正回路
KR100956463B1 (ko) * 2002-04-26 2010-05-10 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치
US7068283B2 (en) * 2003-07-21 2006-06-27 Etron Technology, Inc. Gamma correction only gain/offset control system and method for display controller
JP4049058B2 (ja) * 2003-08-29 2008-02-20 カシオ計算機株式会社 撮像装置及びそのプログラム
JP2008516291A (ja) * 2004-10-13 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 画像の表示時間制御
KR100696107B1 (ko) * 2005-04-11 2007-03-19 삼성전자주식회사 디스플레이장치 및 그 제어방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281497A (ja) * 1988-05-09 1989-11-13 Seiko Epson Corp 液晶表示装置
JPH11161244A (ja) * 1997-09-26 1999-06-18 Sony Corp 液晶表示装置駆動回路
JP2003295839A (ja) * 2002-04-02 2003-10-15 Victor Co Of Japan Ltd 液晶表示装置の駆動方法

Also Published As

Publication number Publication date
US20110234814A1 (en) 2011-09-29
CN102265326A (zh) 2011-11-30
US8605157B2 (en) 2013-12-10
JP5317224B2 (ja) 2013-10-16
JPWO2010073341A1 (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
US6791525B2 (en) Display apparatus and driving method therefor
JP6832054B2 (ja) 表示パネルの駆動方法
KR20080017280A (ko) 액정표시장치 및 그의 구동 방법
CN107851417B (zh) 显示控制装置和显示控制方法
JP2005043875A (ja) 液晶ディスプレイパネルにおけるビデオ画像シーケンスの処理方法
EP3232256B1 (en) Data voltage compensation method, data voltage compensation device and display device
JP5317224B2 (ja) 映像表示装置および残像補正方法
JP2008009383A (ja) 液晶表示装置及びその駆動方法
JP2008011251A (ja) 液晶表示装置
WO2009107331A1 (ja) フレームレート変換装置およびフレームレート変換方法
JP4573719B2 (ja) 画像表示装置、ホワイトバランス調整装置、ホワイトバランス調整システム、及びホワイトバランス調整方法
KR101189455B1 (ko) 액정표시장치 및 그 구동방법
JP5284304B2 (ja) 同期信号生成装置及び表示装置
WO2010109643A1 (ja) 映像表示装置および映像補正方法
US6987500B2 (en) Liquid crystal display and signal correcting circuit therefor
JP2013190672A (ja) 表示制御装置および表示制御方法
JP2011215479A (ja) 液晶表示装置
TWI443644B (zh) 影像調整裝置
KR100499520B1 (ko) 감마 자동 보정 장치
US8049745B2 (en) Display apparatus and control method thereof
KR20090057619A (ko) 모션 블러 개선 장치 및 방법
JP2010224099A (ja) 表示装置、プログラムおよび情報記憶媒体
WO2019155575A1 (ja) 表示装置
Striakhilev et al. 12.1: Invited Paper: Comprehensive solution for high image quality in medium and large‐size AMOLED displays throughout display usage cycle
KR101046583B1 (ko) 영상 처리 장치 및 그 제어방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880132485.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08879137

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12998753

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2010543679

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08879137

Country of ref document: EP

Kind code of ref document: A1