JP3686869B2 - 液晶表示装置及びその信号補正回路 - Google Patents
液晶表示装置及びその信号補正回路 Download PDFInfo
- Publication number
- JP3686869B2 JP3686869B2 JP2002030181A JP2002030181A JP3686869B2 JP 3686869 B2 JP3686869 B2 JP 3686869B2 JP 2002030181 A JP2002030181 A JP 2002030181A JP 2002030181 A JP2002030181 A JP 2002030181A JP 3686869 B2 JP3686869 B2 JP 3686869B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- signal
- display device
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は液晶表示装置及びその信号補正回路に関し、特に、アクティブマトリックス型液晶表示装置及びその信号補正回路に関する。
【0002】
【従来の技術】
従来の液晶表示装置においては、その応答速度がテレビジョン画像の表示に対応する程度の速さに達していないために、動画表示の際に残像が発生してしまう。特に、面内スイッチング(IPS)型アクティブマトリックス液晶表示装置では、この残像が発生しやすいという問題点がある。
【0003】
このような残像現象を防止するために、従来のIPS型液晶表示装置においては、液晶材の比抵抗を低減したいわゆる低抵抗液晶が多く使用されている(特開平7−159786号公報)。この従来の低抵抗液晶を使用したIPS型液晶表示装置においては、液晶材の比抵抗を低減することにより液晶表示装置の応答性を向上させているが、画像信号の補正は行わず、そのまま液晶パネルに電圧を印加していた。
【0004】
【発明が解決しようとする課題】
しかしながら、このような従来の液晶表示装置では、コントラストが高い画像が画面内で移動した場合、画素電極間で一方向のみの電界が発生し、電荷が片側電極のみに集中する場合が発生し、これが、残像や画面の揺れといった表示上の不具合を発生させていた。
【0005】
次に、図6(a)乃至(c)及び図7を参照して、この電荷が片側電極に集中し蓄積する原因について説明する。図6(a)は、コントラストが高い例えば白黒の縦ストライプ画像が、中間調背景を移動する様子を示したものである。このような画像が図6(b)のように白と黒が1フレーム(表示パネルの1画面を構成する絵素全てが1通り走査される時間単位)ごとに右へ移動していく場合、フレームごとに液晶に印加される電圧は図6(c)に示すようになる。なお図中の(1)から(5)は画像が1フレーム単位で右へ移動したときの表示位置を示している。
【0006】
図6(c)のような液晶印加電圧が加わったときの対向電極と画素電極との間の電界の様子を図7に示す。(1)と(3)のフレームでは画素電極の電圧の方が対向電極よりも高いので画素電極にのみ電荷が集中し、電荷が蓄積される。しかし、(2)と(4)では電界が発生しないので電荷は蓄積されない。(5)以降も電界は発生するが、電界の向きがフレームごとに対称的に反転するので、電荷は蓄積されない。その結果、(1)から(5)の間で画素電極に蓄積した電荷が、拡散するまでの間、表示に影響を及ぼし、残像及び画面の揺れが発生するという問題点があった。
【0007】
本発明はかかる問題点に鑑みてなされたものであり、コントラストが高い画像が画面内で移動した場合でも、画素電極の片側電極に電荷が集中して電荷蓄積が発生することを防止し、残像や画面の揺れといった表示上の不具合を防止することができる液晶表示装置及びその信号補正回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る液晶表示装置の信号補正回路は、各画素においてフレーム毎に液晶印加電圧の極性を切替える液晶表示装置の信号補正回路において、入力信号から液晶印加電圧の正負極性を判定する極性判定部と、前記極性判定部の判定に従って前記入力信号に正負符号を付与する符号付与部と、フレームメモリと、このフレームメモリに記憶された記憶データに前記液晶表示装置に蓄積した電荷が1フレーム期間後に残留する割合を示す第1の定数を乗算する第1の乗算器と、前記符号付与部により正負符号を付与された信号と前記第1の乗算器からの出力信号を加算して前記フレームメモリに出力する第1の加算器と、前記フレームメモリに記憶された記憶データに電荷の電極間移動量を示す第2の定数を乗算する第2の乗算器と、前記符号付与部からの出力信号と前記第2の乗算器からの出力信号を加算する第2の加算器と、この第2の加算器からの出力信号から正負符号を削除して絶対値として出力する絶対値化部と、を有することを特徴とする。
【0010】
また、本発明に係る液晶表示装置は、各画素においてフレーム毎に液晶印加電圧の極性を切替える液晶表示装置において、入力信号から液晶印加電圧の正負極性を判定する極性判定部と、前記極性判定部の判定に従って前記入力信号に正負符号を付与する符号付与部と、フレームメモリと、このフレームメモリに記憶された記憶データに前記液晶表示装置に蓄積した電荷が1フレーム期間後に残留する割合を示す第1の定数を乗算する第1の乗算器と、前記符号付与部により正負符号を付与された信号と前記第1の乗算器からの出力信号を加算して前記フレームメモリに出力する第1の加算器と、前記フレームメモリに記憶された記憶データに電荷の電極間移動量を示す第2の定数を乗算する第2の乗算器と、前記符号付与部からの出力信号と前記第2の乗算器からの出力信号を加算する第2の加算器と、前記第1の加算器からの出力信号から正負符号を削除して絶対値として出力する絶対値化部と、により構成された信号補正回路の前記絶対値化部からの出力信号を、表示画素がマトリクス状に配置された液晶表示部への入力信号として使用したことを特徴とする。
【0011】
また、更に本発明の液晶表示装置は、表示画素がマトリクス状に配置された液晶表示部と、外部からの入力信号に基づき画像データ及び水平同期信号を出力するコントローラと、前記コントローラから出力された画像データを前記液晶表示部に供給するソースドライバと、前記コントローラから出力された水平同期信号に同期して前記液晶表示部の各表示画素を順次動作状態とするゲートドライバと、前記コントローラと前記ソースドライバ間に設けられ、前記画像データを補正する前記信号補正回路と、を備えたことを特徴とする。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。図1は、本発明の実施例に係る液晶表示装置の信号補正回路を示すブロック図である。100は液晶表示装置であり、この信号補正回路1においては、極性判定部2が外部機器等から入力した入力信号から液晶印加電圧の正負極性を判定する。符号付与部3は、極性判定部2の判定に従って前記入力信号に正負符号を付与する。フレームメモリ9は1フレーム分の画素データを記憶するものであり、第1の乗算器7はこのフレームメモリ9に記憶した記憶データに第1の定数10を乗算する。第1の加算器8は、符号付与部3により正負符号を付与された信号と第1の乗算器7からの出力信号を加算してフレームメモリ9に出力する。また、第2の乗算器4は、フレームメモリ9に記憶した記憶データに第2の定数11を乗算する。第2の加算器5は、符号付与部3からの出力信号と第2の乗算器4からの出力信号を加算する。絶対値化部6は第2の加算器5からの出力信号から正負符号を削除して絶対値として出力する。
【0013】
次に、本実施例の動作について説明する。図2はこの信号補正回路の動作を示すフローチャート図である。外部機器等から入力した画像データ等の入力信号は符号付与部3へ送られるとともに、極性判定部2へも送られる。極性判定部2はこの入力信号の電源投入時からのパルス数をカウントし、このパルス数が偶数ならば液晶印加電圧は正極性、奇数ならば負極性と判定する。判定した結果は符号付与部3へ送られ、入力信号である画像データに正負符号が付与される。符号が付与された画像データは第2の加算器5で後述する第2の乗算器4の乗算結果と加算される。第2の加算器5の結果は絶対値化部6に送られ、正負符号が取り除かれる。この絶対値化部6の出力信号が信号補正回路1の出力信号として液晶表示装置100に出力される。
【0014】
フレームメモリ9は電源投入時及び装置全体のリセットなどのタイミングで、あらかじめ初期値「0」を記憶させておく。フレームメモリ9から取り出された画像データは第1の乗算器7と第2の乗算器4に送られる。第1の乗算器7ではあらかじめ定められた第1の定数10と乗算される。その結果は第1の加算器8で前述の符号付与部3の結果と加算され、その結果はフレームメモリ9に再び記憶される。一方、第2の乗算器4へ送られたデータはあらかじめ定められた第2の定数11と乗算され、その結果は前記第2の加算器5へ送られる。第1の定数10及び第2の定数11は、液晶セル内の液晶比抵抗及び電極間隔等のセルパラメータ等の液晶表示装置の特性によって変化する量で、あらかじめ実験的に求めて最適化した値に設定される。
【0015】
次に、図3のタイミングチャート図を参照して、1つの画素に対して入力された画像信号の補正要領について説明する。図3に示すように、本実施例の信号補正回路は、先ず、電源投入時にフレームメモリ9に「0」が書き込まれる。そして、1フレーム目の入力信号(1フレームデータ)が入力されると、極性判定部2及び符号付与部3により、入力信号に正負符号が付与される。次いで、この正負符号が付与された入力信号は、第2の乗算器4及び第2の加算器5において、フレームメモリ9のデータから算出した補正量で補正されるが、1フレーム目ではフレームメモリ9内のデータが0であるため補正量は0であり、そのまま絶対値化部6へ出力される。絶対値化部6では、信号から正負符号が取り除かれ、信号補正回路1の出力信号として出力される。これと同時に、正負符号が付与された入力信号と、フレームメモリ9内のデータ(0である)から、第1の乗算器7、第1の加算器8によって電極の蓄積電荷量が計算され、この計算結果はフレームメモリ9に記憶し、0から書き換えられる。
【0016】
その後、2フレームデータが入力されると、1フレームデータと同様に、極性判定部2及び符号付与部3により、入力信号(2フレームデータ)に正負符号が付与される。次いで、この正負符号が付与された入力信号は、第2の乗算器4及び第2の加算器5において、フレームメモリ9のデータから算出した補正量で補正される。ここでは、フレームメモリ9のデータは、1フレームデータのときに記憶された値が用いられる。そして、第2の乗算器4及び第2の加算器5において補正された入力信号が絶対値化部6へ出力され、ここで正負符号が取り除かれ、信号補正回路1の出力信号として出力される。また、これと同時に、1フレームデータと同様に、正負符号が付与された入力信号と、フレームメモリ9のデータから、第1の乗算器7及び第1の加算器8によって蓄積電荷量が計算され、この計算結果はフレームメモリ9に記憶され、既に記憶されているデータと書き換えられる。そして、以降のフレームデータも同様にして補正が行われる。また、他の画素についても各フレーム毎に同様に補正が行われ、各フレーム毎に出力された画像信号がまとめて1つの画面が構成される。
【0017】
次に、各構成要素の処理内容について説明する。画素電極(電位VPI)と対向電極(VCOM)との間に電界Eが印加されることによって、1フレーム期間中に液晶中を移動する電荷量QMは、この間に移動する電荷量が十分小さい場合、下記の数式1により求められる。なお、この電荷量QMは、液晶の比抵抗を低減させるために添加された物質の電荷量である。
【0018】
【数1】
QM=A・E
但し、Aは定数である。
【0019】
また、同時に、蓄積した電荷QTは、1フレーム期間中に、一定の割合で散逸していき、QDだけの電荷が残留する。散逸量が十分小さい場合、この残留する電荷QDは、下記の数式2により求められる。
【0020】
【数2】
QD=B・QT
但し、Bは定数である。
【0021】
上記の数式1及び数式2を総合すると、下記数式3となる。
【0022】
【数3】
QT(N+1)=B・QT(N)+A・E
【0023】
但し、QT(N)は、スタートからカウントして、第Nフレームが始まるときに、画素電極から対向電極にかけて、移動蓄積した電荷量を示す。電源オン時等のスタート時点では、電荷は十分散逸し、0となった状態からスタートするため、スタート時の電荷量QT(1)は下記の数式4となる。
【0024】
【数4】
QT(1)=0
【0025】
このようにすると、第Nフレームでは、本来液晶に印加されるべき電圧(VPI−VCOM)に比例した正規の電界に加え、移動した電荷量に伴う逆バイアス電界が画素電極と対向電極間に印加されるため、画素電極と対向電極間の電界Eは下記の数式5で与えられる。
【0026】
【数5】
E=α・(VPI−VCOM)−β・QT(N)
但し、α及びβは定数である。
【0027】
本来、液晶に印加したい電界EIDは、画像の入力信号VS(N)に、1フレームごとに反転させる所定の符号Pを掛けた量に比例して、下記の数式6となる。
【0028】
【数6】
EID=α・VS(N)・P
但し、Pは+1又は−1であり、αは定数である。
【0029】
蓄積した電荷量を考慮すると、実際には、信号を以下の数式7の関係を満たす出力信号VS(N)に変換することが望ましい。
【0030】
【数7】
α・VS(N)・P=α・VS´(N)・P−β・QT(N)
【0031】
上記の数式7を変換し、出力信号VS´(N)は、下記数式8により求められる。
【0032】
【数8】
VS´(N)=|VS(N)・P+β・QT(N)/α|
【0033】
一方、数式3に数式6を代入すると、下記数式9が得られる。
【0034】
【数9】
QT(N+1)=B・QT(N)+A・α・VS(N)・P
【0035】
そして、VM(N)を下記数式10のように定義する。
【0036】
【数10】
VM(N)=QT(N)/(A・α)
【0037】
そうすると、上記の数式10を数式8に代入して、下記数式11が得られる。
【0038】
【数11】
VS´(N)=|VS(N)・P+A・β・VM(N)|
【0039】
また、数式10を数式9に代入すると、下記数式12が求められる。
【0040】
【数12】
VM(N+1)=B・VM(N)+VS(N)・P
【0041】
更に、数式10及び数式4より、VM(1)を求めると、下記の数式13のとおりとなる。
【0042】
【数13】
VM(1)=0
【0043】
以上の数式11、12及び13を図1の回路に当てはめると、以下のとおりとなる。先ず、極性判定部2は、入力信号VS(N)について、フレーム数Nが偶数であるか奇数であるかを判定する。そして、符号付与器3は、このフレーム数Nの偶数、奇数に応じて入力信号VS(N)Pに+1、又は−1である符号Pを付与する。符号を与えられた入力信号VS(N)・Pは、第2の加算器5に与えられ、第2の加算器5は数式11に相当する演算を実行する。図1における第2の定数11は、A・βに相当し、VM(N)はフレームメモリに記憶する値である。第2の加算器5の演算結果は、絶対値化部6に送られて、ここで絶対値化して出力される。この出力信号を基に液晶表示装置は駆動される。
【0044】
一方、符号を与えられた入力信号VS(N)・Pは、第1の加算器8にも送られ、第1の加算器8は、数式12に相当する演算を実行する。図1における第1の定数10はBに相当し、第1の加算器8の演算結果はフレームメモリ9に戻され、VM(N+1)として記憶される。
【0045】
ここで、一例として、定数1が0.98、定数2が0.02の場合について、動作をより詳細に説明する。入力信号の最初の数値が正であり、数値が「5、0、5、0、2、2、2、2、2、2、…」の順序で入力されるように、始め正側で+5が入力され、負側で0が入力されるような場合は、正負の電圧による電荷の移動が相殺されなくなるため、画素電極から対向電極へ電荷が移動・蓄積し、これが散逸するまで残留電界が生じる。
【0046】
このとき、図1に示す補正回路では、「5、0、5、0」が入力されたところでは、フレームメモリ9に式12により求められた正の大きなデータ(約10)が記憶され、第2の乗算器からの出力値(以降、補正値と呼ぶ。)は式11中のA・β・VM(N)により求められ、0.2となる。この補正値が加わった入力信号が出力信号として出力され、液晶表示装置に印加されることにより、残留電界を補正することができる。
【0047】
「2、2、2、2、…」のように一定値が入力されていくと、電荷は散逸していくので、補正量は第1の定数1に従って、減衰していく。この場合では、180フレーム(約1秒に相当)でほぼ補正が0の状態に近づく。もし、信号が「5、0、5、0、5、0、…」のような状態を相当時間繰り返すと、正フレームで5Vを印加したことによる電荷の移動と、負フレームで散逸していく電荷の量とが、ほぼつりあった状態となって、フレームメモリの値VM(N)は、二つの値の間を振動するようになる。この状態から「2、2、2、2、2、2、…」の状態を繰り返していくと、補正量は定数1に従って減衰していき180フレーム(約3秒に相当)でほぼ0となる。図4はこの場合のフレーム数と補正値の関係を示したものである。
【0048】
上述のようにして、図1に示す回路を用いて液晶表示装置に印加する信号を補正することで、液晶表示装置中の画素電極と対向電極との間に印加される電圧の信号の非対称性に基づいて印加される直流成分による液晶中の低抵抗成分が受ける影響をほぼ完全に補正することができる。
【0049】
上述の実施例では、第1の定数10が0.98、第2の定数11が0.02の場合について説明したが、第1の定数及び第2の定数は液晶セル内の液晶比抵抗や電極間隔等のセルパラメータによって変化する量であるので、液晶表示装置の液晶表示部の諸パラメータが変わった場合には、これに伴って第1の定数10及び第2の定数11を調整すればよい。
【0050】
また、本実施例の液晶表示装置は、低抵抗液晶を用いた面内スイッチング型液晶表示装置に限定されるものではなく、第1の定数及び第2の定数を変更することにより、ねじれネマティック(TN)型等の他の液晶表表示装置にも適用可能である。
【0051】
上述のような信号補正回路の出力信号を、表示画素がマトリクス状に配置された液晶表示部のソースドライバへの入力信号として使用し、液晶表示装置を構成してもよい。以下、本発明の他の実施例に係る液晶表示装置について説明する。図5はこの液晶表示装置のブロック図である。本液晶表示装置20は、マトリクス状に配置された液晶表示部12を有している。コントローラ15は、外部機器から入力した入力信号に応じて画像データ及び水平同期信号を出力する。ソースドライバ13は、コントローラ15から出力された画像データを液晶表示部12の各画素に供給する。ゲートドライバ14は、コントローラから出力された水平同期信号に同期して順次各画素を動作状態とする。コントローラ15とソースドライバ13の間には信号補正回路1が設けられており、この信号補正回路1は前述の信号補正回路1と同じ構成のものである。
【0052】
このように構成された液晶表示装置20は、外部機器から入力された入力信号をコントローラ15が画像データと、水平同期信号に変換して出力する。コントローラ15から出力された画像データは、信号補正回路1に入力され、信号補正回路1は、この画像データを補正し、ソースドライバ13に出力する。また、コントローラ15から出力された水平同期信号は、ゲートドライバ14に入力される。液晶表示部12の各画素は、ソースドライバ13から供給される画像データをゲートドライバ14から供給される水平同期信号に基づいて表示を行う。なお、この際に、画像データは信号補正回路1により補正され、残像及び画面の揺れのない液晶表示装置が得られる。
【0053】
【発明の効果】
以上説明したように、本発明に係る液晶表示装置の信号補正回路を液晶表示装置に用いることにより、液晶表示パネルの画素電極に蓄積される電荷を相殺するように画像信号が補正されるので、例えば、コントラストの高い画像が画面内で移動した場合でも、画素電極の片側電極に電荷が集中して発生することを防止し、残像や画面の揺れといった表示上の不具合を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る液晶表示装置の信号補正回路を示すブロック図である。
【図2】本発明の実施例に係る液晶表示装置の信号補正回路のフローチャート図である。
【図3】本発明の実施例に係る液晶表示装置の信号補正回路のタイミングチャート図である。
【図4】本発明の液晶表示装置の補正回路により行うフレームごとの補正電圧を示す一例である。
【図5】本発明の他の実施例に係る液晶表示装置の構成を示すブロック図である。
【図6】(a)は、コントラストの高い画像が、画面を移動する様子を示したものである。(b)は白と黒からなる画像が1フレームごとに移動する様子をしめしたものである。(c)は、フレームごとに液晶に印加される電圧を示す。
【図7】図6(c)の液晶印加電圧が加わったときの対向電極と画素電極間の電界の様子を示す。
【符号の説明】
1;信号補正回路
2;極性判定部
3;符号付与部
4;第2の乗算器
5;第2の加算器
6;絶対値化部
7;第1の乗算器
8;第1の加算器
9;フレームメモリ
10;第1の定数
11;第2の定数
20;液晶表示装置
Claims (4)
- 各画素においてフレーム毎に液晶印加電圧の極性を切替える液晶表示装置の信号補正回路において、入力信号から液晶印加電圧の正負極性を判定する極性判定部と、前記極性判定部の判定に従って前記入力信号に正負符号を付与する符号付与部と、フレームメモリと、このフレームメモリに記憶された記憶データに前記液晶表示装置に蓄積した電荷が1フレーム期間後に残留する割合を示す第1の定数を乗算する第1の乗算器と、前記符号付与部により正負符号を付与された信号と前記第1の乗算器からの出力信号を加算して前記フレームメモリに出力する第1の加算器と、前記フレームメモリに記憶された記憶データに電荷の電極間移動量を示す第2の定数を乗算する第2の乗算器と、前記符号付与部からの出力信号と前記第2の乗算器からの出力信号を加算する第2の加算器と、この第2の加算器からの出力信号から正負符号を削除して絶対値として出力する絶対値化部と、を有することを特徴とする液晶表示装置の信号補正回路。
- 前記液晶表示装置は低抵抗液晶を使用した面内スイッチング型液晶表示装置であることを特徴とする請求項1に記載の液晶表示装置の信号補正回路。
- 各画素においてフレーム毎に液晶印加電圧の極性を切替える液晶表示装置において、入力信号から液晶印加電圧の正負極性を判定する極性判定部と、前記極性判定部の判定に従って前記入力信号に正負符号を付与する符号付与部と、フレームメモリと、このフレームメモリに記憶された記憶データに前記液晶表示装置に蓄積した電荷が1フレーム期間後に残留する割合を示す第1の定数を乗算する第1の乗算器と、前記符号付与部により正負符号を付与された信号と前記第1の乗算器からの出力信号を加算して前記フレームメモリに出力する第1の加算器と、前記フレームメモリに記憶された記憶データに電荷の電極間移動量を示す第2の定数を乗算する第2の乗算器と、前記符号付与部からの出力信号と前記第2の乗算器からの出力信号を加算する第2の加算器と、前記第1の加算器からの出力信号から正負符号を削除して絶対値として出力する絶対値化部と、により構成された信号補正回路の前記絶対値化部からの出力信号を、表示画素がマトリクス状に配置された液晶表示部への入力信号として使用したことを特徴とする液晶表示装置。
- 表示画素がマトリクス状に配置された液晶表示部と、外部からの入力信号に基づき画像データ及び水平同期信号を出力するコントローラと、前記コントローラから出力された画像データを前記液晶表示部に供給するソースドライバと、前記コントローラから出力された水平同期信号に同期して前記液晶表示部の各表示画素を順次動作状態とするゲートドライバと、前記コントローラと前記ソースドライバ間に設けられ、前記画像データを補正する前記信号補正回路と、を備えたことを特徴とする請求項3に記載の液晶表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002030181A JP3686869B2 (ja) | 2002-02-06 | 2002-02-06 | 液晶表示装置及びその信号補正回路 |
TW092102176A TW589609B (en) | 2002-02-06 | 2003-01-30 | Liquid crystal display and signal correcting circuit therefor |
KR10-2003-0006729A KR100521817B1 (ko) | 2002-02-06 | 2003-02-04 | 액정표시장치 및 그 신호보정회로 |
US10/357,385 US6987500B2 (en) | 2002-02-06 | 2003-02-04 | Liquid crystal display and signal correcting circuit therefor |
CNB031031919A CN1228752C (zh) | 2002-02-06 | 2003-02-08 | 液晶显示器及用于液晶显示器的信号校正电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002030181A JP3686869B2 (ja) | 2002-02-06 | 2002-02-06 | 液晶表示装置及びその信号補正回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234980A JP2003234980A (ja) | 2003-08-22 |
JP3686869B2 true JP3686869B2 (ja) | 2005-08-24 |
Family
ID=27654727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002030181A Expired - Fee Related JP3686869B2 (ja) | 2002-02-06 | 2002-02-06 | 液晶表示装置及びその信号補正回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6987500B2 (ja) |
JP (1) | JP3686869B2 (ja) |
KR (1) | KR100521817B1 (ja) |
CN (1) | CN1228752C (ja) |
TW (1) | TW589609B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7375733B2 (en) * | 2004-01-28 | 2008-05-20 | Canon Kabushiki Kaisha | Method for driving image display apparatus |
JP2006119581A (ja) * | 2004-09-24 | 2006-05-11 | Koninkl Philips Electronics Nv | アクティブマトリクス型液晶表示装置およびその駆動方法 |
CN100428783C (zh) * | 2005-06-01 | 2008-10-22 | 索尼株式会社 | 图像处理装置、液晶显示装置和色彩校正方法 |
TWI341430B (en) * | 2006-12-01 | 2011-05-01 | Chimei Innolux Corp | Liquid crystal panel |
WO2010073341A1 (ja) | 2008-12-25 | 2010-07-01 | Necディスプレイソリューションズ株式会社 | 映像表示装置および残像補正方法 |
KR200453742Y1 (ko) * | 2010-03-31 | 2011-05-23 | 박공영 | 녹지 조성용 식생상자 구조체 |
LT3059221T (lt) * | 2015-02-18 | 2018-01-10 | Evonik Degussa Gmbh | Pentil-nonilo tereftalatai |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628422B2 (ja) | 1988-09-29 | 1994-04-13 | 日本ビクター株式会社 | 映像信号処理回路 |
DE3931661A1 (de) | 1989-08-25 | 1991-04-04 | Leybold Ag | Magnetgelagerte vakuumpumpe |
JPH0752331B2 (ja) | 1989-09-08 | 1995-06-05 | 日本ビクター株式会社 | 液晶表示装置における残像打消回路 |
JP3104923B2 (ja) * | 1992-02-04 | 2000-10-30 | 株式会社日立製作所 | データ側駆動回路 |
JP3288142B2 (ja) * | 1992-10-20 | 2002-06-04 | 富士通株式会社 | 液晶表示装置およびその駆動方法 |
JP3346843B2 (ja) * | 1993-06-30 | 2002-11-18 | 株式会社東芝 | 液晶表示装置 |
KR100367869B1 (ko) | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
JP3734537B2 (ja) * | 1995-09-19 | 2006-01-11 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
JPH09311668A (ja) * | 1996-05-24 | 1997-12-02 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
JPH11119743A (ja) * | 1997-10-17 | 1999-04-30 | Hoshiden Philips Display Kk | 液晶表示装置 |
ES2143883T3 (es) | 1998-04-17 | 2000-05-16 | Barco Nv | Conversion de una señal de video para accionar una pantalla de cristal liquido. |
KR100603453B1 (ko) | 1999-05-21 | 2006-07-20 | 엘지.필립스 엘시디 주식회사 | 전압보상장치 및 그 구동방법 |
JP2001174784A (ja) | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 液晶表示装置 |
JP3685029B2 (ja) * | 2000-10-04 | 2005-08-17 | セイコーエプソン株式会社 | 液晶表示装置、画像信号補正回路、液晶表示装置の駆動方法、および画像信号補正方法、ならびに電子機器 |
-
2002
- 2002-02-06 JP JP2002030181A patent/JP3686869B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 TW TW092102176A patent/TW589609B/zh not_active IP Right Cessation
- 2003-02-04 US US10/357,385 patent/US6987500B2/en not_active Expired - Fee Related
- 2003-02-04 KR KR10-2003-0006729A patent/KR100521817B1/ko not_active IP Right Cessation
- 2003-02-08 CN CNB031031919A patent/CN1228752C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1437174A (zh) | 2003-08-20 |
CN1228752C (zh) | 2005-11-23 |
US20030146892A1 (en) | 2003-08-07 |
US6987500B2 (en) | 2006-01-17 |
JP2003234980A (ja) | 2003-08-22 |
KR20030067512A (ko) | 2003-08-14 |
TW589609B (en) | 2004-06-01 |
KR100521817B1 (ko) | 2005-10-17 |
TW200303007A (en) | 2003-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111279409B (zh) | 显示控制装置、液晶显示装置及电视接收机 | |
US8217875B2 (en) | Signal processing device for liquid crystal display panel and liquid crystal display including the signal processing device | |
EP0535954B1 (en) | Liquid crystal display device | |
JP3199978B2 (ja) | 液晶表示装置 | |
KR101303533B1 (ko) | 액정표시장치와 그 구동방법 | |
JPS61180293A (ja) | 液晶表示パネル及び駆動方法 | |
KR20020059253A (ko) | 액정 매트릭스 디스플레이 디바이스에 사용되는 제어기 회로 | |
JPH07134572A (ja) | アクティブマトリクス型液晶表示装置の駆動回路 | |
JP2003108103A (ja) | 液晶表示装置の駆動方法及び装置 | |
JP2005241787A (ja) | 画像表示装置 | |
JP2010191038A (ja) | 液晶表示装置の駆動方法、液晶表示装置および電子機器 | |
JP2007213056A (ja) | 表示装置及びその駆動装置 | |
JP4671715B2 (ja) | 表示装置およびその駆動方法 | |
JPH11126052A (ja) | 液晶表示パネルの駆動装置と駆動方法 | |
JP3686869B2 (ja) | 液晶表示装置及びその信号補正回路 | |
JPH11231843A (ja) | 液晶表示装置 | |
JP2004133177A (ja) | 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ | |
JPH11265173A (ja) | 液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法 | |
KR20090072872A (ko) | 액정표시장치와 그 구동방법 | |
JPH03126070A (ja) | 液晶駆動装置および液晶パネルの駆動方法 | |
JP2002244610A (ja) | 表示装置 | |
KR100994229B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP6167573B2 (ja) | 電気光学装置及び電子機器 | |
JP2000330093A (ja) | マトリクス型液晶表示装置 | |
KR100604272B1 (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |