JP5308098B2 - 情報処理装置試験プログラム及び方法 - Google Patents
情報処理装置試験プログラム及び方法 Download PDFInfo
- Publication number
- JP5308098B2 JP5308098B2 JP2008208676A JP2008208676A JP5308098B2 JP 5308098 B2 JP5308098 B2 JP 5308098B2 JP 2008208676 A JP2008208676 A JP 2008208676A JP 2008208676 A JP2008208676 A JP 2008208676A JP 5308098 B2 JP5308098 B2 JP 5308098B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- information
- processing
- monitoring
- assertion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本実施の形態では、図1〜図11、特に図4等に示すように、試験のアサーションチェックによる監視情報、及び監視情報をもとに更新されるカバレッジ情報を用いて、競合試験等の試験の網羅性を高める方針で、フィードバックにより試験内容を変更(例えばパラメータ調整)するものである。
図1において、本実施の形態の試験方法及びプログラムを適用するコンピュータである情報処理装置(EWS)を含んで成る情報処理システム(論理シミュレーション環境)の基本的な構成例を示している。本システムは、EWS(エンジニアリングワークステーション)100のような汎用の情報処理装置、及びそれに接続されるコンソール端末200を有する。試験者(U)は、入出力処理に用いる情報処理端末装置であるコンソール端末200を操作し、操作に従い、EWS100での情報処理が行われる。
図2において、論理シミュレータ10上での被試験装置20の構成例、及びそれに関連して、試験実行時の試験プログラム30(試験データ50)の状態などを示している。なお、図2では、説明のため、図1の物理的構成(記憶部102)と、論理的構成である被試験装置20とを繋いで示している。被試験装置20は、プロセッサ(CPU)1、周辺装置2(入出力装置(IO)など)、記憶装置(メモリ)3等の要素、及びこれらを接続するシステムバス5等を有する構成である。
図3において、論理シミュレータ10と試験プログラム30を中心として、本実施の形態の特徴的な試験制御部における各処理部などの相関関係を含む構成を示している。論理シミュレータ10上では、図2のような被試験装置20の試験に対し、アサーションチェッカー6により監視し、アサーション監視情報31、及びカバレッジ情報32を記憶部102に蓄積する。
図4において、試験プログラム30及びアサーションチェッカー6の概略処理フローを示している(Sは処理ステップを表す)。本フローでは、1回の試験の処理サイクルを示している。前述の図3の試験実行処理部13等により、各回の試験を実行する。
図5において、試験プログラム30の処理において、アサーションチェッカー6によるアサーション監視情報31をもとにカバレッジ情報32を更新する処理(前記S32,S33等に相当)に関する概略的フローを示している。
図6において、アサーションチェックにおける試験対象信号の信号条件(競合条件)の例について示している。図5のアサーション監視情報31内における例えばパターン1からパターン40までの複数の要因(信号条件)による競合条件の監視の場合における、2つの例(信号条件1(パターン1)、信号条件2(パターン2))である。
図7において、カバレッジ情報更新処理(S33)に関し、カバレッジ情報32の構成例を示している。図7のカバレッジ情報32のうち、大きくは、(a)イベント情報32a、(b)タイミング情報32b、に分かれる。
図8において、タイミング情報32bに係わり、複数の要素に関する競合タイミング(動作タイミング)の例を示している。時間はクロックサイクル値であり、矩形部は当該要素(IO−1,IO−2,IO−3)の起動状態(動作時間)を示す。前記採取されたアサーション監視情報31のデータをもとに、IO等の要素の起動(動作)における開始時刻と終了時刻、及びそれらの差分である動作時間が得られる。例として、IO−1の開始時刻:100、終了時刻:160、IO−2の開始時刻:120、終了時刻:170、IO−3の開始時刻:50、終了時刻:150とした場合である。
図9において、試験データ調整処理(S34相当)に関する概略的処理フローを示している。前記蓄積されたカバレッジ情報32に基づき、試験プログラム30の処理内(試験データ調整処理部18、試験生成処理部11等)において、生成済み試験データ50(試験命令列51等)を利用してどのように試験リソースを作成するかについて例を説明する。
図10において、図9の試験データ調整処理(S34)に関して、(a)調整前と(b)調整後の例をタイムチャートとして示している。本例は特に競合試験のために要素の実行タイミングを調整して競合動作を自動調整する場合である。矩形は各要素の起動状態(動作時間)を示し、試験命令列51とパラメータ52により決められている。
Claims (4)
- 試験者の操作に応じてコンピュータ上に構成される論理シミュレータ上で情報処理装置の被試験装置の試験を行う処理をコンピュータに実行させる情報処理装置試験プログラムであって、
前記被試験装置は、論理シミュレーションによる、プロセッサ、メモリ、及び周辺装置を含む要素がバスで接続され、各要素に対しアサーションチェッカーが配置され、メモリに試験データが格納される構成であり、
前記試験者による設定情報の入力及び試験開始指示に基づいて、
前記論理シミュレータ上で動作する試験プログラムにより、
(A)乱数を用いて前記被試験装置の試験のための試験データを生成する処理と、
(B)前記試験データによる試験の結果の期待値を生成する処理と、
(C)前記試験データによる試験を対象とした監視のためのプログラムであるアサーションチェッカーを前記試験の開始に伴い起動する処理と、
(D)前記情報処理装置の被試験装置におけるプロセッサ、周辺装置、及び記憶装置を含む複数の要素に対し一斉に前記試験データによる試験を実行する処理と、
(E)前記試験の実行時に前記アサーションチェッカーによる前記要素の監視を行って、当該監視により抽出した監視情報を蓄積する処理と、
(F)前記試験の実行結果と前記期待値とを比較して結果を出力する処理と、
(G)前記監視情報を採取し、当該採取した監視情報を解析し、当該解析結果を用いて、前記試験の網羅性を管理するためのカバレッジ情報を更新する処理と、
(H)前記更新されたカバレッジ情報に基づき、前記試験の内容を調整するか否かを判断し、調整する場合、当該調整する対象を選定し、当該調整する対象に関する前記試験データによる試験の内容を調整する処理と、
(I)前記調整された前記試験データによる試験を実行する処理と、を前記コンピュータに実行させ、
前記(G)の処理ステップでは、前記更新の際、蓄積済みの前記カバレッジ情報に対し、前記(A)により生成された前記試験データの内容と、前記複数の要素の同時並行動作に関するタイミング情報とを加え合わせ、
前記タイミング情報は、前記要素の動作タイミングの情報、前記同時並行動作に関する競合時間及び競合回数の情報が含まれ、
前記(H)の処理ステップでは、前記タイミング情報を用いて、前記複数の要素の同時並行動作に関する競合性の低い部位を、前記調整の対象として選択し、
前記(H)の処理ステップでは、前記カバレッジ情報と、乱数とを組み合わせて用いて、前記調整する対象となる要素を選定するものであり、
当該選定では、前記複数の要素のうち同時並行動作に関する競合性の低い部位を優先的に候補として決定し、当該候補の中から前記乱数により前記調整する対象を選定すること、を特徴とする情報処理装置試験プログラム。 - 請求項1記載の情報処理装置試験プログラムにおいて、
前記(H)の処理ステップでは、前記調整する対象に関し、前記(A)の処理ステップで生成済みの前記試験データのうちの試験命令列を再利用してそのパラメータを再生成することで前記試験の内容を調整すること、を特徴とする情報処理装置試験プログラム。 - 請求項1記載の情報処理装置試験プログラムにおいて、
前記試験における前記被試験装置における前記複数の要素に関して、実行タイミング及び同時並行動作に関する競合性を表すタイムチャートを、コンピュータの画面に表示する処理を行うこと、を特徴とする情報処理装置試験プログラム。 - 試験者の操作に応じてコンピュータ上に構成される論理シミュレータ上で情報処理装置の被試験装置の試験を行う情報処理装置試験方法であって、
前記被試験装置は、論理シミュレーションによる、プロセッサ、メモリ、及び周辺装置を含む要素がバスで接続され、各要素に対しアサーションチェッカーが配置され、メモリに試験データが格納される構成であり、
前記試験者による設定情報の入力及び試験開始指示に基づいて、
前記論理シミュレータ上で動作する試験プログラムにより、
(A)乱数を用いて前記被試験装置の試験のための試験データを生成する処理ステップと、
(B)前記試験データによる試験の結果の期待値を生成する処理ステップと、
(C)前記試験データによる試験を対象とした監視のためのプログラムであるアサーションチェッカーを前記試験の開始に伴い起動する処理ステップと、
(D)前記情報処理装置の被試験装置におけるプロセッサ、周辺装置、及び記憶装置を含む複数の要素に対し一斉に前記試験データによる試験を実行する処理ステップと、
(E)前記試験の実行時に前記アサーションチェッカーによる前記要素の監視を行って、当該監視により抽出した監視情報を蓄積する処理ステップと、
(F)前記試験の実行結果と前記期待値とを比較して結果を出力する処理ステップと、
(G)前記監視情報を採取し、当該採取した監視情報を解析し、当該解析結果を用いて、前記試験の網羅性を管理するためのカバレッジ情報を更新する処理ステップと、
(H)前記更新されたカバレッジ情報に基づき、前記試験の内容を調整するか否かを判断し、調整する場合、当該調整する対象を選定し、当該調整する対象に関する前記試験データによる試験の内容を調整する処理ステップと、
(I)前記調整された前記試験データによる試験を実行する処理ステップと、を有し、
前記(G)の処理ステップでは、前記更新の際、蓄積済みの前記カバレッジ情報に対し、前記(A)により生成された前記試験データの内容と、前記複数の要素の同時並行動作に関するタイミング情報とを加え合わせ、
前記タイミング情報は、前記要素の動作タイミングの情報、前記同時並行動作に関する競合時間及び競合回数の情報が含まれ、
前記(H)の処理ステップでは、前記タイミング情報を用いて、前記複数の要素の同時並行動作に関する競合性の低い部位を、前記調整の対象として選択し、
前記(H)の処理ステップでは、前記カバレッジ情報と、乱数とを組み合わせて用いて、前記調整する対象となる要素を選定するものであり、
当該選定では、前記複数の要素のうち同時並行動作に関する競合性の低い部位を優先的に候補として決定し、当該候補の中から前記乱数により前記調整する対象を選定すること、を特徴とする情報処理装置試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208676A JP5308098B2 (ja) | 2008-08-13 | 2008-08-13 | 情報処理装置試験プログラム及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008208676A JP5308098B2 (ja) | 2008-08-13 | 2008-08-13 | 情報処理装置試験プログラム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010044622A JP2010044622A (ja) | 2010-02-25 |
JP5308098B2 true JP5308098B2 (ja) | 2013-10-09 |
Family
ID=42015948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008208676A Active JP5308098B2 (ja) | 2008-08-13 | 2008-08-13 | 情報処理装置試験プログラム及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5308098B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5811999B2 (ja) | 2010-02-25 | 2015-11-11 | 日立化成株式会社 | リチウムイオン二次電池用負極材、該負極材を用いたリチウムイオン二次電池用負極及びリチウムイオン二次電池 |
JP5625942B2 (ja) * | 2011-01-20 | 2014-11-19 | 富士通セミコンダクター株式会社 | 設計検証プログラム,設計検証装置,設計検証方法 |
JP5873767B2 (ja) * | 2012-06-19 | 2016-03-01 | 株式会社日立製作所 | 論理検証システム及びカバレジ取得方法 |
JP6155050B2 (ja) * | 2013-02-27 | 2017-06-28 | 株式会社日立情報通信エンジニアリング | 情報処理装置の論理検証方法及びプログラム |
CN103235844B (zh) * | 2013-04-07 | 2016-07-06 | 中国电子科技集团公司第三十研究所 | 一种复杂电磁环境仿真场景的生成方法 |
JP5644899B1 (ja) | 2013-06-14 | 2014-12-24 | 日本電気株式会社 | 回路検証装置、回路検証方法および回路検証プログラム |
JP6209892B2 (ja) * | 2013-07-29 | 2017-10-11 | 富士通株式会社 | 競合テスト用タイミング調整プログラム、競合テスト用タイミング調整方法および競合テスト用タイミング調整装置 |
JP6291242B2 (ja) * | 2013-12-13 | 2018-03-14 | 株式会社日立情報通信エンジニアリング | 情報処理装置の論理検証方法及びプログラム |
CN112579334B (zh) * | 2020-12-08 | 2023-04-25 | 海光信息技术股份有限公司 | 基于以太网的面向处理器的信号记录方法及装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0512366A (ja) * | 1991-07-02 | 1993-01-22 | Hitachi Ltd | 論理シミユレーシヨンにおける競合動作チエツク方式 |
JP2944321B2 (ja) * | 1992-08-20 | 1999-09-06 | 北陸日本電気ソフトウェア株式会社 | 論理評価システム |
JPH07253901A (ja) * | 1994-03-14 | 1995-10-03 | Hitachi Ltd | 情報処理装置の試験方法 |
JPH10221410A (ja) * | 1997-02-07 | 1998-08-21 | Mitsubishi Electric Corp | Lsiの自動論理検証方式 |
JP2005108007A (ja) * | 2003-09-30 | 2005-04-21 | Matsushita Electric Ind Co Ltd | Lsi設計検証装置及びlsi設計検証方法 |
JP2005165747A (ja) * | 2003-12-03 | 2005-06-23 | Canon Inc | 検証システム |
-
2008
- 2008-08-13 JP JP2008208676A patent/JP5308098B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010044622A (ja) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308098B2 (ja) | 情報処理装置試験プログラム及び方法 | |
RU2579814C2 (ru) | Интегральная схема с программируемым логическим анализатором с расширенными возможностями анализа и отладки и способ | |
US9507688B2 (en) | Execution history tracing method | |
JP4987182B2 (ja) | コンピュータシステム | |
US20060206840A1 (en) | Systems and methods for design verification using selectively enabled checkers | |
US7650259B2 (en) | Method for tuning chipset parameters to achieve optimal performance under varying workload types | |
US20070011492A1 (en) | Generation of trace data | |
US8560988B2 (en) | Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design | |
US20090248390A1 (en) | Trace debugging in a hardware emulation environment | |
JP4865943B2 (ja) | コンピュータシステム | |
US20090006068A1 (en) | Software executing device and co-operation method | |
US8412507B2 (en) | Testing the compliance of a design with the synchronization requirements of a memory model | |
US20090204384A1 (en) | Debugging device, debugging method and hardware emulator | |
Kantrowitz et al. | Functional Verification of a Multiple-issue, Pipelined, Superscalar Alpha Processor - the Alpha 21164 CPU Chip | |
US9081605B2 (en) | Conflicting sub-process identification method, apparatus and computer program | |
US20150213169A1 (en) | Regression nearest neighbor analysis for statistical functional coverage | |
CN107607853B (zh) | 芯片的调试方法、装置、存储介质和处理器 | |
Ghosh et al. | Case Study: SoC Performance Verification and Static Verification of RTL Parameters | |
US20060048011A1 (en) | Performance profiling of microprocessor systems using debug hardware and performance monitor | |
US6536020B2 (en) | Efficient generation of optimum test data | |
US9946624B1 (en) | Systems and methods to capture data signals from a dynamic circuit | |
US9323702B2 (en) | Increasing coverage of delays through arbitration logic | |
JP2005250937A (ja) | マイクロコンピュータソフトウェアのプログラム検証装置 | |
US9582410B2 (en) | Testing software on a computer system | |
CN112416807A (zh) | 一种测试用例结果分析及关联的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5308098 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |