JPH0512366A - 論理シミユレーシヨンにおける競合動作チエツク方式 - Google Patents

論理シミユレーシヨンにおける競合動作チエツク方式

Info

Publication number
JPH0512366A
JPH0512366A JP3161285A JP16128591A JPH0512366A JP H0512366 A JPH0512366 A JP H0512366A JP 3161285 A JP3161285 A JP 3161285A JP 16128591 A JP16128591 A JP 16128591A JP H0512366 A JPH0512366 A JP H0512366A
Authority
JP
Japan
Prior art keywords
function
functions
competing
file
competitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3161285A
Other languages
English (en)
Inventor
Tomohide Hasegawa
智英 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3161285A priority Critical patent/JPH0512366A/ja
Publication of JPH0512366A publication Critical patent/JPH0512366A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 競合動作試験において、実際に競合動作が起
こっているか、あるいは、どのくらいの頻度で起こって
いるかの評価を実行可能とする論理シミュレ−ションに
おける競合動作チェック方式を提供すること。 【構成】 信号線群とその値により表わすことのできる
論理回路中の機能を任意個入力可能な機能入力手段を設
けて、該機能入力手段で入力された各機能中の2つの機
能が競合動作しているかどうかを解析することを特徴と
する論理シミュレ−ションにおける競合動作チェック方
式。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、論理シミュレーション
における競合動作チェック方式に関する。
【0002】
【従来の技術】従来、論理シミュレーションでのテスト
の充分性を評価する方法としては、例えば、特開昭61-1
27042号 公報に開示されている如き、論理シミュレーシ
ョンの結果から信号線値の変化情報を得て、論理回路の
各信号線に対するその動作回数から行う方法がある。ま
た、別の例としては、特開昭63-30941号公報や特開平1-
140347号公報に開示されている如き、信号線群を入力す
る手段を持ち、該信号線群値の状態遷移により機能レベ
ルの評価をする方法がある。
【0003】
【発明が解決しようとする課題】論理回路の検証におい
ては、各機能の競合動作を試験することが重要であり、
通常は、この試験は、各機能の競合動作を起こさせるテ
ストプログラムによる試験が行われている。しかし、競
合動作を起こさせるテストプログラムは、乱数的に競合
動作を起こさせるものが多く、実際に競合動作が起こっ
ているか、あるいは、競合動作がどのくらいの頻度で起
こっているか等の評価は困難である。本発明は上記事情
に鑑みてなされたもので、その目的とするところは、従
来の技術における上述の如き問題を解消し、論理シミュ
レーションにおける競合動作試験において上述の評価を
実行可能とする論理シミュレーションにおける競合動作
チェック方式を提供することにある。
【0004】
【課題を解決するための手段】本発明の上記目的は、論
理シミュレーションの結果として得られる各サイクル毎
の信号線値を基に、論理シミュレーションにおける競合
動作のチェックを行う論理シミュレーションにおける競
合動作チェック方式において、信号線群とその値により
表わすことのできる論理回路中の機能を任意個入力可能
な機能入力手段を設けて、該機能入力手段で入力された
各機能中の2つの機能が競合動作しているかどうかを解
析することを特徴とした論理シミュレーションにおける
競合動作チェック方式によって達成される。
【0005】
【作用】機能の競合は、同一サイクル、あるいは、ある
サイクル幅の間に複数の機能が発生した場合としてとら
えることができる。第一の、機能の競合が、同一サイク
ルの間にそれらの機能が発生した場合としてとらえるこ
とができる場合は、信号線群とその値により表わすこと
のできる論理回路中の任意個の機能を、機能入力手段に
より記憶装置に入力し、論理シミュレーションの結果と
して得られる各サイクルごとの信号値を基に、上述の記
憶装置内の2つの機能が競合動作をしているかどうかを
解析することにより、機能の競合をとらえることができ
る。また、第二の、機能の競合が、あるサイクル幅の間
にそれらの機能が発生した場合としてとらえることがで
きる場合は、上述の方式に加えて、2つの機能が競合し
たとみなされる機能の発生のサイクル幅(競合条件)を設
定し、論理シミュレーションの結果として得られる各サ
イクルごとの信号値と上述の競合条件とを基に、上記記
憶装置内の2つの機能が競合動作をしているかどうかを
解析することにより、機能の競合をとらえることができ
る。すなわち、本発明に係る論理シミュレーションにお
ける競合動作チェック方式においては、従来は、1信号
または1機能に着目して評価をしていたのに対し、2つ
の機能間の競合動作に着目して評価を行うものである。
前述の、機能入力手段により記憶装置に入力された情報
は、機能名とそれを表わす信号線群の値である。この情
報に基づいて、シミュレーション結果から個々の機能が
現サイクルで発生しているかどうかを知り、競合動作の
解析を行うことができる。
【0006】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図2は、本発明の一実施例を示す構成図で
あり、点線で囲んだ部分が本実施例の特徴部分である。
機能項目入力処理1は、信号線群とその値により表わさ
れた評価対象機能9を機能項目ファイル5に格納する。
競合条件入力処理2は、評価対象機能の競合条件10を
競合条件ファイル6に格納する。競合動作解析処理3
は、シミュレーション結果ファイル14をトレースし、
機能項目ファイル5内の機能が競合条件ファイル6内の
条件を満たした競合動作をしているかどうかを解析し、
結果を競合動作情報ファイル7に記録する。競合動作情
報表示処理4は、競合動作情報ファイル7の内容を編集
して端末装置8に出力する。なお、論理シミュレーショ
ン11は、ゲート論理ファイル12とシミュレーション
データファイル13からシミュレーション結果ファイル
14を出力する処理である。図3は、本実施例の手順を
示す図である。本実施例においては、まず、機能項目入
力処理1を行い、次に、競合条件入力処理2,競合動作
解析処理3,競合動作情報表示処理4の順に、処理を行
う。図4は、上述の機能項目入力処理1を説明するため
の図である。評価対象機能9は、機能名301とその機
能が働くときの信号値302との対応から構成される。
機能項目入力処理1は、上述の評価対象機能9を、機能
項目ファイル5に入力する処理である。機能項目ファイ
ル5には、機能項目テーブル303があり、機能名30
4と信号値305が表の形で格納されている。なお、信
号値305で「D」は、その信号値が0値でも1値でもよ
いこと(Don't care)を表わす。図5は、競合条件入力
処理2を説明するための図である。競合条件10は、評
価対象機能9のすべての2機能の組合せ401につい
て、その2機能が競合したとみなされるサイクル幅40
2で表わされている。図5に示す例では、機能F1とF
2は、競合したとみなされるサイクル幅が「1」であるの
で、1サイクルの間に(すなわち、同一サイクルの間に)
2つの機能が発生すれば、競合したとみなされる。ま
た、機能F3とF4は、競合したとみなされるサイクル
幅が「2」であるので、2サイクルの間に2つの機能が発
生すれば、競合したとみなされる。競合条件入力処理2
は、この競合条件10を、競合条件ファイル6に入力す
る処理である。競合条件ファイル6には、競合条件テー
ブル403があり、評価対象機能の2機能の組合せにつ
いて、その2機能が競合したとみなされるサイクル幅が
表の形で格納される。
【0007】図6は、競合動作解析処理3を説明するた
めの図である。シミュレーション結果ファイル14に
は、シミュレーション結果テーブル501があり、信号
名502のサイクル503に対する信号値が格納されて
いる。なお、競合動作解析処理3の詳細は、後に、図1
に基づいて説明する。図7は、競合動作情報表示処理4
を説明するための図である。競合動作情報表示処理4
は、後述する競合動作情報ファイル7の内容を編集し
て、端末装置8に出力する。出力結果としては、競合動
作回数一覧表601と未競合動作一覧表602が出力さ
れる。以下、上述の如く構成された本実施例の動作を、
上記各図および図1に示すフロー図に基づいて説明す
る。競合動作解析処理3は、まず、シミュレーション結
果ファイル14を全サイクルトレースし(ステップ 70
1)、信号線a〜fの値に基づいて、機能項目ファイル5
内の機能F1〜F5が、各サイクルで発生しているかど
うかを解析する。ここでは、F1の機能が発生している
サイクルは、信号線aが「1」であるときなので(機能項
目テーブル参照)、サイクル2,5,8,11,14,17,
20である。同様に、F2の機能が発生しているサイク
ルは、サイクル3,6,9,11,14,16,19、F3の
機能が発生しているサイクルは、サイクル3および1
4、F4の機能が発生しているサイクルは、サイクル
4,8,10,13,18および20、F5の機能が発生し
ているサイクルは、サイクル6,11,19である。以上
が、図7のステップ 702〜ステップ 709の処理である。
次に、競合動作解析処理3は、各機能が競合条件ファイ
ル6内の条件を満たした競合動作をしているかどうかを
解析する。F1とF2が競合したとみなされるサイクル
幅は、競合条件ファイル6によると「1」であるから、F
1とF2の競合発生回数は、サイクル11と14の2回
である。また、F3とF4が競合したとみなされるサイ
クル幅は競合条件ファイル6によると「2」であるから、
F3とF4の競合発生回数は、サイクル3〜4と同13
〜14の2回である。このようにして、評価対象機能の
すべての2機能の組合せについて、競合動作が発生して
いるかどうかを解析し、競合動作回数を競合動作情報フ
ァイル7に出力する。競合動作情報ファイル7には、競
合動作情報テーブル504があり、評価対象機能のすべ
ての2機能の組合せについて、その2機能が競合動作を
した回数が、表の形で格納される。以上が、図7のステ
ップ 710〜ステップ 715の処理である。
【0008】上記実施例によれば、あるサイクル幅の間
にそれらの機能が発生した場合としてとらえることがで
きる機能の競合を、容易に定量的に検出することができ
るという効果が得られる。上記実施例は、機能の競合
が、あるサイクル幅の間に、その機能が発生した場合と
してとらえることができる場合(請求項3)に対応するも
のである。機能の競合が、同一サイクルの間に、その機
能が発生した場合としてとらえることができる場合(請
求項2)には、上述の実施例中の、競合条件入力処理
2,競合条件10,競合条件ファイル6は不要であり、
競合動作解析処理3は、1サイクルの間(つまり、同一
サイクルの間)に2つの機能が発生すれば、競合したと
みなす処理を行えばよい。なお、上記実施例は本発明の
一例を示すものであり、本発明はこれに限定されるべき
ものではないことは言うまでもない。
【0009】
【発明の効果】以上、詳細に説明した如く、本発明によ
れば、論理シミュレーションでの競合動作試験におい
て、実際に競合動作が起こっているか否か、また、どの
くらいの頻度で起こっているかの評価ができ、これによ
り、テストの不十分なケースが明確になり、そこを狙い
うちにしたテストプログラムを考えることができるとい
う顕著な効果を奏するものである。
【0010】
【図面の簡単な説明】
【図1】本発明の一実施例を示す論理シミュレーション
の競合動作解析処理3の動作PAD図である。
【図2】実施例の構成図である。
【図3】実施例の手順を示す図である。
【図4】機能項目入力処理1を説明するための図であ
る。
【図5】競合条件入力処理2を説明するための図であ
る。
【図6】競合動作解析処理3を説明するための図であ
る。
【図7】競合動作情報表示処理4を説明するための図で
ある。
【符号の説明】 1:機能項目入力処理、2:競合条件入力処理、3:競
合動作解析処理、4:競合動作情報表示処理、5:機能
項目ファイル、6:競合条件ファイル、7:競合動作情
報ファイル、8:端末装置、9:評価対象機能、10:
競合条件、11:論理シミュレーション、12:ゲート
論理ファイル、13:シミュレーションデータファイ
ル、14:シミュレーション結果ファイル、301:機
能名、302:その機能が働く時の信号値、303:機
能項目テーブル、304:機能名、305:信号値、4
01:2機能の組合せ、402:競合したとみなされる
サイクル幅、403:競合条件テーブル、501:シミ
ュレーション結果テーブル、502:信号名、503:
サイクル、504:競合動作情報テーブル、601:競
合動作回数一覧表、602:未競合動作一覧表。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 論理シミュレーションの結果として得ら
    れる各サイクル毎の信号線値を基に、論理シミュレーシ
    ョンにおける競合動作のチェックを行う論理シミュレー
    ションにおける競合動作チェック方式において、信号線
    群とその値により表わすことのできる論理回路中の機能
    を任意個入力可能な機能入力手段を設けて、該機能入力
    手段で入力された各機能中の2つの機能が競合動作して
    いるかどうかを解析することを特徴とする論理シミュレ
    ーションにおける競合動作チェック方式。
  2. 【請求項2】 前記競合動作の解析が、前記機能入力手
    段で入力された各機能中の2つの機能が同一サイクルで
    発生した時に、当該2つの機能が競合動作をしたと判断
    する方式であることを特徴とする請求項1記載の論理シ
    ミュレーションにおける競合動作チェック方式。
  3. 【請求項3】 前記手段に加えて、2つの機能間の競合
    条件として、2つの機能が競合したとみなされる機能の
    発生のサイクル幅を入力可能な競合条件入力手段を設け
    て、前記競合動作の解析を、前記機能入力手段で入力さ
    れた各機能中の2つの機能が、前記競合条件入力手段に
    より入力されたサイクル幅より短い期間に発生したとき
    に、当該2つの機能が競合動作をしたと判断する方式と
    したことを特徴とする請求項1記載の論理シミュレーシ
    ョンにおける競合動作チェック方式。
JP3161285A 1991-07-02 1991-07-02 論理シミユレーシヨンにおける競合動作チエツク方式 Pending JPH0512366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3161285A JPH0512366A (ja) 1991-07-02 1991-07-02 論理シミユレーシヨンにおける競合動作チエツク方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3161285A JPH0512366A (ja) 1991-07-02 1991-07-02 論理シミユレーシヨンにおける競合動作チエツク方式

Publications (1)

Publication Number Publication Date
JPH0512366A true JPH0512366A (ja) 1993-01-22

Family

ID=15732206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3161285A Pending JPH0512366A (ja) 1991-07-02 1991-07-02 論理シミユレーシヨンにおける競合動作チエツク方式

Country Status (1)

Country Link
JP (1) JPH0512366A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044622A (ja) * 2008-08-13 2010-02-25 Hitachi Information & Communication Engineering Ltd 情報処理装置試験プログラム及び方法
JP2011138428A (ja) * 2009-12-29 2011-07-14 Hitachi Ltd 検証装置および検証方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044622A (ja) * 2008-08-13 2010-02-25 Hitachi Information & Communication Engineering Ltd 情報処理装置試験プログラム及び方法
JP2011138428A (ja) * 2009-12-29 2011-07-14 Hitachi Ltd 検証装置および検証方法

Similar Documents

Publication Publication Date Title
CN103235759B (zh) 测试用例生成方法和装置
US4970664A (en) Critical path analyzer with path context window
US20120167059A1 (en) Evaluating Coverage of a Software Test
CN110058997A (zh) 应用响应时间测试方法、装置、计算机设备及存储介质
US20080313517A1 (en) Debug circuit
US6985840B1 (en) Circuit property verification system
JPH0512366A (ja) 論理シミユレーシヨンにおける競合動作チエツク方式
JPH0561931A (ja) シミユレーシヨン装置
US7024337B2 (en) System and method for analyzing noise
US20030125921A1 (en) Circuit simulation apparatus, circuit simulation method, circuit simulation program, and storage medium storing circuit simulation program
JPH1185828A (ja) 順序回路機能検証方法および順序回路機能検証システム
EP3091453A1 (en) Designing a longevity test for a smart tv
US20020126581A1 (en) Method of analyzing clock skew between signals
GB2397905A (en) Method for automatically generating and ordering test scripts
JPH0713809A (ja) プログラム評価方式
US7725276B2 (en) Signal waveform analyzing device
JP2580640B2 (ja) 遅延時間解析処理方式
JP2872076B2 (ja) 論理検証装置およびその方法
CN114328228A (zh) 基于测试用例扩展的软件错误验证方法、装置及系统
JP2642265B2 (ja) 論理回路のテストパターンの検査方法
JP2001155043A (ja) 論理シミュレーションにおけるタイミングチェック方法およびタイミングチェック方法を記録した記録媒体
JPH11265980A (ja) 集積回路の故障検証方法
CN116166480A (zh) Soc芯片性能验证中的数据处理方法及装置
Matsubara et al. Application of Model Checking to Automotive Control Software with Slicing Technique
KR20230017677A (ko) 생성적 적대 신경망 기반 차량용 제어기 평가 방법