JP2872076B2 - 論理検証装置およびその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＳＩの論理検証装置お
よびその方法に関し、特にクリティカルパスの解析検証
を含む論理検証装置およびその方法に関する。

【０００２】

【従来の技術】従来より、ＬＳＩの設計に当たっては論
理シミュレーションを用いた論理検証や、スタティック
・タイミング解析ツールを用いたタイミング解析・検証
が用いられている。

【０００３】論理シミュレーションとは、ＬＳＩとして
搭載される論理回路などを各種ゲートの論理モデルとそ
の接続情報の記述によりモデル化されたデータである論
理回路接続情報と、論理回路を検査するためのテストパ
タンを用いて、計算機上で演算により論理的に等価な動
作を行わせるものである。論理シミュレーションの実行
結果としては入力テストパタンが論理回路の入力端子に
印加されるのに呼応して動作する論理回路の出力端子の
変化状態が時系列に記憶装置に格納されたり、プリンタ
やＣＲＴなどの出力装置に出力・表示され、これを見る
ことにより論理回路が期待通りに動作するかを確認する
ことができる。

【０００４】また、計算機上の論理演算により行われて
いることであるから必要に応じて外部端子のみならず接
続情報の内部の信号を容易にトレース観測することも可
能である。実際の論理回路を構成するゲートや配線は信
号を伝達する際には遅延を生じるが、これもモデル化し
接続情報に持たせることにより、実遅延の論理シミュレ
ーションを行うことが可能である。遅延モデルを持たな
い論理シミュレーションは単に論理回路が論理的に期待
通りの動作をするかを確認すること以上の意味を持たな
いが、実遅延モデルを扱う論理シミュレーションは論理
回路の各信号のタイミングを加味した上でも論理的に期
待した動作をするかを検証することができる。

【０００５】一方、スタティック・タイミング解析ツー
ルとは、前述の論理シミュレーションと同様に計算機上
で動作し、遅延情報を含んだ論理回路接続情報から解析
パス条件に基づき端子間あるいはクロックによってタイ
ミングが切られているフリップ・フロップ間やラッチ間
に介在する組み合わせ回路によって構成されるパスの
内、遅延時間が大きくタイミングが厳しいパス、いわゆ
るクリティカルパスの遅延情報を抽出・集計するもので
ある。

【０００６】図４、図９および図１０のそれぞれを参照
して論理シミュレーションの具体的な例を説明する。図
４に示す論理回路は、クロックＣＬＫの立ち上がりによ
ってデータの取り込み、送出を行うフリップ・フロップ
４００と、クロックＣＬＫの立ち下がりでデータの取り
込み、送出を行うフリップ・フロップ４０５と、組み合
わせ回路として４個の２入力ＡＮＤゲート４０１〜４０
４が直列に２つのフリップ・フロップ４００、４０５の
間に介在する構成である。図９に示す論理回路接続情報
１１１は図４に示した論理回路を内部に含んでいる。ス
タティックタイミング解析ツール９０２は、前述の論理
回路接続情報１１１とパス解析条件９０１を入力しパス
解析を行いパス解析結果１１５を出力する。ここでパス
解析条件９０１とは、例えば、端子間のパス解析とかフ
リップ・フロップ間のパス解析とかの解析の種類を指定
したり、抽出するパスの遅延値の下限を指定したり、パ
ス遅延の大きいものから何個まで抽出するかを指定した
りする情報である。パス解析結果１１５はここでは記憶
装置にデータとして格納される例を示しているが、当然
プリンタやＣＲＴなどの出力装置にも出力・表示が可能
である。図１０を参照すると、前述の図４に示した論理
回路部分のパス解析結果例が示されており、フリップ・
フロップ４００の出力からフリップ・フロップ４０５の
データ入力、すなわちＡＮＤゲート４０４の出力までの
情報が抽出されている。情報１００１は当該行がパスを
構成する何番目の要素であるかを識別するための番号で
あり、情報１００２はパスの始まりから識別番号部まで
の遅延時間でありパスを構成するゲート名情報１００５
の各ゲートの単独遅延時間情報１００３を累積したもの
である。情報１００４はこのパスを伝搬する信号の各ゲ
ートでの変化の方向であり“Ｒ”とは信号の立ち上がり
変化を示している。また情報１００６はパスを構成する
各ＡＮＤゲート４０１から４０４までを信号が滞ること
なく伝搬するために必要な他の入力の状態であり、ＡＮ
Ｄゲート４０１を例に取れば、ＡＮＤゲート４０１から
ＡＮＤゲート４０４によって構成されるパスに関与しな
い入力信号Ｎ１は論理値１でなければならない。理由は
ＡＮＤゲートの真理値より自明である。

【０００７】以上述べたようなスタティック・タイミン
グ解析から得られたパス解析情報により、論理回路設計
時にクリティカルパスを把握し必要に応じて論理変更や
タイミング変更を行うことにより動作性能を向上させた
り、また設計された論理回路が含むクリティカルパス
が、所定のタイミングに対してどの程度のマージンを持
っているかなどを検証している。スタティック・タイミ
ング解析は論理動作を伴わず、入力された論理回路接続
情報のみからパス情報の抽出を行うため、使用上はあり
得ないパスを抽出してしまうこともある。しかしその反
面、設計者が論理回路の動作を想定して作成したテスト
パタンによらないため、使用上あり得るが意図していな
かったクリティカルパスを検出できる場合もある。

【０００８】

【発明が解決しようとする課題】これら従来の論理回路
のタイミング解析および論理検証方法は、それぞれ目的
が異なり、また設計活動の中で適用される局面も異な
る。従って、論理シミュレーションにおいて論理回路の
論理動作の検査を行うために作成するテストパタンは、
設計過程でスタティック・タイミング解析により解析・
検証されたクリティカルパスの情報とは直接的には関与
していない。

【０００９】しかしながら、一般的に論理シミュレーシ
ョンで用いたテストパタンは製造されたＬＳＩをＬＳＩ
試験装置により検査するためにも使用されるため、ＬＳ
Ｉのタイミング規格や動作性能を保証するためには、そ
れらを決定しているクリティカルパスをアクセスするテ
ストパタンが含まれていなければならない。テストパタ
ンが所定のクリティカルパスをアクセスしているかを判
断するためには、論理シミュレーションにおいてクリテ
ィカルパスを構成するゲートに関する内部信号のトレー
スを指示し、その結果を目視によって確認しなければな
らない。通常の論理シミュレーションにおいて論理動作
を確認する論理検証の場合は、特定の端子に着目して時
間軸に変化する信号変化を見たり、特定の時刻に内部機
能ブロックの切り口の信号の状態を見たりと、観測ポイ
ントや、観測時刻が固定されているのに対して、クリテ
ィカルパスがアクセスされたかを確認するためには、ク
リティカルパスを構成するゲート列を滞ることなく伝搬
する信号変化、つまり時間と場所を変えながら移動する
信号変化を追跡する必要があり、これを論理シミュレー
ションの結果からＣＲＴ上あるいは出力したリスト上で
目視により確認することは効率や判断の確からしさの点
で問題があった。

【００１０】また、テストパタンは上述したように製造
されたＬＳＩの検査にも使用されることから、テスト時
間を短縮し生産性を向上させるためにテストパタンの中
の冗長な部分を削除してパタン長を短くしたり、検査さ
れたＬＳＩの信頼性を向上させるために、ＬＳＩ内部の
論理回路の故障検出率を向上させるための改良などが通
常に行われる。このようなテストパタンの加工を経た後
は、当初の所定のクリティカルパスがアクセスされてい
る保証が無くなり、その都度上述の目視による確認が必
要となっていた。

【００１１】したがって、本発明の目的は、論理シミュ
レーションにおいてテストパタンが所定のクリティカル
パスをアクセスしているかを検出する論理検証装置を提
供し、上述した問題点を解決することにある。

【００１２】

【課題を解決するための手段】本発明の論理検証装置
は、論理回路の接続情報と、前記論理回路の論理動作を
検証するためのテストパタン情報と、前記接続情報と前
記テストパタン情報とを入力する第１のデータ入力部
と、この第１のデータ入力部に入力された前記接続情報
の論理動作を前記テストパタン情報を用いてシミュレー
ションする論理シミュレーション実行手段と、前記論理
シミュレーションの実行結果を出力するデータ出力部
と、このデータ出力部より出力される前記論理シミュレ
ーションの実行結果を記憶する実行結果記憶手段および
実行結果を表示する出力装置とを有する論理検証装置に
おいて、前記論理回路の特定信号経路を示すパス構成ゲ
ート情報と、このパス構成ゲート情報における信号変化
が途切れること無く伝搬するために前記パス構成ゲート
以外のゲート論理に必要な条件を記憶するパス通過条件
記憶手段と、前記パス構成ゲート情報と前記パス通過条
件記憶手段とを入力する第２のデータ入力部と、前記論
理シミュレーション実行手段における論理回路接続情報
内の信号変化情報により前記第２のデータ入力部により
入力された前記パス構成ゲートと前記パス通過条件に基
づき前記パス構成ゲートのゲート列を信号変化が途切れ
ること無く伝搬したかを検出するパスアクセス検出手段
とを備え、前記データ出力部はさらに前記パスアクセス
検出手段の出力結果を出力する構成である。

【００１３】また、本発明の論理検証装置の前記パス構
成ゲート情報は前記論理回路の接続情報の特定信号経路
およびこの特定信号経路を構成するゲートの信号の立上
がり・立下がり変化の方向を記憶する構成とすることも
できる。

【００１４】さらにまた、本発明の論理検証装置は、少
なくともパス構成ゲートおよびパス通過条件を含むパス
解析結果の情報を記憶するパス解析結果記憶手段を備
え、前記第２のデータ入力部は前記パス解析結果記憶手
段よりパス解析結果情報を入力し、前記パス解析結果情
報より前記パス構成ゲート情報を抽出するパス構成ゲー
ト抽出手段と、前記パス通過条件の情報を抽出するパス
通過条件抽出手段とを備える構成とすることもできる。

【００１５】またさらに、本発明の論理検証装置の前記
パス解析結果記憶手段が記憶している情報はさらにゲー
トごとの信号の立上がり・立下がり変化の方向を含み、
前記パス構成ゲート抽出手段はさらに前記信号の立上が
り・立下がり変化の方向も抽出する構成とすることもで
きる。

【００１６】また、本発明の論理検証装置を用いた論理
検証方法のパスアクセス検出方法は、前記パス構成ゲー
ト情報に格納されたゲート列の何番目のゲートであるか
を示すポインタを１番目のゲートに初期化するポインタ
初期化ステップを経て、論理シミュレーションが終了し
たかを判定する終了判定ステップに進み、前記終了判定
が成立の場合は処理を終了し、不成立の場合は前記論理
シミュレーション実行手段から接続情報内の信号変化情
報を取り込む信号変化取り込みステップへ進み、取り込
んだ信号変化が前記ポインタが示すゲートによるもので
あるかを判定するゲート変化判定ステップにおいて前記
ゲート変化判定が不成立の場合は前記終了判定ステップ
に戻り、成立の場合は前記ポインタが示すゲートは前記
パス構成ゲート情報に格納されたゲート列の最後のゲー
トであるかを判定する最終ゲート判定ステップへ進み、
前記最終ゲート判定が成立の場合は前記パスを構成する
ゲート列を信号変化が途切れること無く伝搬したこと示
すパスアクセス検出設定ステップへ進んだ後に前記ポイ
ンタ初期化ステップに戻り、不成立の場合は前記ポイン
タを次のゲートに進めるポインタ移動ステップを経た上
で、前記ポインタが示すゲートの前記パス構成に関与し
ない他の入力が前記パス通過条件を満足しているかを判
定するパス通過判定ステップへ進み、判定が成立の場合
は前記終了判定ステップに戻り、不成立の場合は前記ポ
インタ初期化ステップに戻る構成である。

【００１７】さらに本発明の論理検証方法の前記ゲート
変化判定ステップは、前記信号取り込みステップにおい
て取り込んだ信号変化が前記ポインタが示すゲートによ
るものでありかつ前記ゲートに付随する情報として有し
ている信号の立上がり・立下がり変化の方向と一致して
いるかを判定する構成とすることもできる。

【００１８】

【作用】本発明による論理検証装置は、論理回路の接続
情報のクリティカルパスを構成するゲートおよびその順
序関係を示すパス構成ゲート情報と、パス構成ゲート列
を信号変化が途切れること無く伝搬するためのパス構成
ゲート以外のゲート論理の条件、すなわち各々のゲート
入力の内でクリティカルパスの構成に関与しない他の入
力条件を示すパス通過条件の情報を備え、シミュレーシ
ョン実行手段における接続情報内の信号変化情報から、
パス通過条件に基づきクリティカルパスを構成するゲー
ト列を信号変化が途切れること無く伝搬したかを検出す
る。

【００１９】

【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の第１の実施例を示すブロック図で
ある。図１において、論理回路を試験するテストパタン
１１０と論理回路接続情報１１１とパス構成ゲート情報
１１２とパス通過条件１１３と実行結果１１４は記憶装
置に格納されたデータである。

【００２０】図１を参照すると、本発明の第１の実施例
の論理検証装置のデータ処理装置１００は、テストパタ
ン１１０と論理回路接続情報１１１を入力する第１のデ
ータ入力部１０１と、入力したテストパタンと論理回路
接続情報に基づき論理動作をシミュレーションする論理
シミュレーション実行手段１０２と、論理シミュレーシ
ョンの実行結果およびパス検出結果を出力するデータ出
力部１０３と、パス構成ゲート情報１１２とパス通過条
件１１３を入力する第２のデータ入力部を受け、入力さ
れたパス構成ゲートとパス通過条件に基づきパスを構成
するゲート列を信号変化が途切れることなく伝搬したか
を検出するパスアクセス検出手段１０５とを備える。出
力装置１２０はプリンタやＣＲＴなどよりなり、データ
処理装置１００のデータ出力部１０３から送出されるデ
ータの出力・表示を行う。

【００２１】次に、図１に示す論理検証装置の動作につ
いて他の図を併せて参照しながら説明する。従来の技術
の説明の中でも触れたように、図４に示した論理回路は
簡単な例として、クロックＣＬＫの立ち上がりによって
データの取り込み、送出を行うフリップ・フロップ４０
０と、クロックＣＬＫの立ち下がりでデータの取り込
み、送出を行うフリップ・フロップ４０５と、組み合わ
せ回路として４個の２入力ＡＮＤゲート４０１〜４０４
が直列に２つのフリップ・フロップ４００、４０５の間
に介在する構成をとっている。図１に示す論理回路接続
情報１１１は図４に示した論理回路の記述を内部に含ん
でおり、論理回路接続情報１１１の中のクリティカルパ
スの一つであると仮定する。

【００２２】図１に示すパス構成ゲート情報１１２とは
論理回路接続情報１１１の中のクリティカルパスがどの
パスであるかを特定するための情報を含んだものであ
り、この例の場合の内容は図５の５００で示したよう
な、パスを構成するゲート名を信号が伝搬する順番に４
００、・・・、４０４と記述したものである。

【００２３】また図１に示すパス通過条件情報１１３と
は、前述のパス構成ゲート情報１１２によって特定され
たパスが真にクリティカルパスとして構成されるための
各ゲートの信号通過条件、つまり各ゲートの入力信号の
内クリティカルパスの構成に直接関与しない他の入力信
号の条件を示すものである。この例の場合の内容は図７
に示すパス通過条件情報７００で示したような、各ＡＮ
Ｄゲート４０１〜４０４の入力信号Ｎ１〜Ｎ４の状態を
順番にＮ１＝１、・・・、Ｎ４＝１と記述したものであ
る。ここでのＮ１＝１の意味は、フリップ・フロップ４
００の信号変化に呼応してＡＮＤゲート４０１の出力状
態が変化するためには、もう一方の入力信号であるＮ１
が論理値１である必要があるということである。仮にＮ
１の論理値が０であるとすると、ＡＮＤゲート４０１の
出力は論理値０に固定され、フリップ・フロップ４００
の信号変化はＡＮＤゲート４０１の出力変化として伝搬
する事ができない。つまり、信号変化が途中で途絶えて
しまうことになりクリティカルパスではあるがクリティ
カルパスとしてアクセスされていないことを意味する。
なおここでは２入力ＡＮＤが４段続く単純な例を用いて
いるため、各ゲートの通過条件は１つであり論理値も全
て１となっているが、ゲートの入力数に応じて通過条件
の数は変わるし、ゲートの種類に応じて通過条件となる
論理値も１であったり０であったりする。

【００２４】データ処理装置１００の第１のデータ入力
部１０１は、記憶装置よりテストパタン１１０と論理回
路装置情報１１１を入力し、論理シミュレーション実行
手段１０２に渡す。論理シミュレーション実行手段１０
２は入力された論理回路接続情報とテストパタンに基づ
いて論理シミュレーションを実行するとともに、論理回
路接続情報内に生じた信号変化情報をパスアクセス検出
手段１０５に引き渡す。一方、第２のデータ入力部１０
４は前述のパス構成ゲート情報１１２及びパス通過条件
情報１１３を入力し、パスアクセス検出手段１０５に引
き渡す。一方、第２のデータ入力部１０４は前述のパス
構成ゲート情報１１２及びパス通過条件情報１１３を入
力し、パスアクセス検出手段１０５に引き渡す。パスア
クセス検出手段１０５は、論理シミュレーション実行手
段１０２からの信号変化情報と第２のデータ入力部１０
４を通して入力されたパス構成ゲート情報とパス通過条
件情報に基づいて、所定のクリティカルパスがアクセス
されたか、つまりクリティカルパスを構成するゲート列
を信号変化が途切れることなく伝搬したかを検出する。
データ出力部１０３は、論理シミュレーションの実行結
果及びパスアクセス検出結果をプリンタやＣＲＴなどよ
りなる出力装置１２０に出力あるいは記憶装置に実行結
果情報１１４として格納する。

【００２５】次に本発明の特徴であり中核となるパスア
クセス検出手段について、以下に具体例を用いながらさ
らに詳細に説明する。

【００２６】はじめにクリティカルパスのアクセスとい
うことについて、図４に示したクリティカルパスを構成
する論理回路例の動作タイミング例を示す図８を参照し
て説明する。フリップ・フロップ４００のデータ入力信
号ＤＩＮは時刻ｔ５で論理値０から論理値１へと変化し
ている。クロック信号ＣＬＫが時刻ｔ１で論理値０から
論理値１に変化することによって、データ入力信号ＤＩ
Ｎの論理値１がフリップ・フロップ４００に取り込まれ
るとともに、時刻ｔ１３で論理値０から論理値１への変
化として出力される。この時ＡＮＤゲート４０１〜４０
４の一方の入力Ｎ１〜Ｎ４は、既にそれぞれ時刻ｔ９〜
ｔ１２において論理値０から論理値１へと変化している
ため、先のフリップ・フロップ４００の時刻ｔ１３の立
ち上がり変化は、時刻ｔ１４におけるＡＮＤゲート４０
１の立ち上がり変化から時刻ｔ１７のＡＮＤゲート４０
４の立ち上がり変化までと滞ることなく各ＡＮＤゲート
を順次信号変化が伝搬している。この状態をクリティカ
ルパスがアクセスされたと言っている。さらに、クロッ
ク信号ＣＬＫの時刻ｔ２での論理値１から論理値０への
変化でＡＮＤゲート４０４の論理値１がフリップ・フロ
ップ４０５に取り込まれるとともに、時刻ｔ１８で論理
値０から論理値１への変化として出力される。ただし、
ＡＮＤゲート４０４の出力変化がフリップ・フロップ４
０５のデータと取り込み時刻ｔ２に間に合っているか
は、クリティカルパスがアクセスされたかを検出する上
では重要な意味を持たない。なぜならば、その種の解析
・判定は遅延を考慮した論理シミュレーションやスタテ
ィック・タイミング解析によって通常に行えるためであ
る。従って、パス構成ゲート情報５００にもフリップ・
フロップ４０５の記述は含まれていない。

【００２７】クリティカルパスがアクセスされたかを検
出するには、そのパスの通過条件が成立している間にパ
スを構成するゲートが順次変化することを見ることにな
るが、ここで注意しなければならないのは、パス通過条
件の判定は各ゲートの変化時に個々に行わなければなら
ないということである。図８に示す動作タイミングにお
いて、時刻ｔ７〜ｔ８の間は全てのパス構成ゲートのパ
ス通過条件が満たされている期間であるが、単にこの期
間でパス構成ゲートの信号変化を検出しようとすると、
前述した時刻ｔ１３〜ｔ１７の立ち上がり変化は問題な
く検出可能であるが、時刻ｔ２３〜ｔ２７の立ち下がり
変化は時刻ｔ８の前後で起っており、パス通過条件が成
立している間にパス構成ゲートが変化したのはフリップ
・フロップ４００の時刻ｔ２３〜ＡＮＤゲート４０２の
時刻ｔ２５の変化までで、クリティカルパルスはアクセ
スされなかったと判定されてしまう。しかし、時刻ｔ２
６のＡＮＤゲート４０３の変化時にはその通過条件Ｎ３
および時刻ｔ２７のＡＮＤゲート４０３の変化時にはそ
の通過条件Ｎ４ともに成立しており、この場合はクリテ
ィカルパスがアクセスされたと判定される。

【００２８】次に、パスアクセス検出手段１０５におい
て、以上のようなことを考慮した上でクリティカルパス
がアクセスされたかを検出する方法について、図３のフ
ローチャートを参照して説明する。

【００２９】まずステップ３０１で、パス構成ゲート情
報５００に記述されたようなゲート列の、何番目である
かを示すためのポインタｉを１番目のゲートを指すよう
に初期化する。次に、ステップ３０２で、論理シミュレ
ーションが終了したかを判定する。通常は入力テストパ
タンを全て実行したか、あらかじめ指定されたシミュレ
ーション時刻に達したか等による。ここで論理シミュレ
ーション終了と判定した場合は、本パスアクセス検出の
処理も終了する。

【００３０】未終了の場合はステップ３０３へと進む。
ステップ３０３は、論理シミュレーション実行手段１０
２から送り出されてくる信号変化情報を取り込む。次
に、ステップ３０４では、取り込んだ信号変化情報から
変化したゲートが前述のポインタｉが指し示すゲートと
一致するかを判定し、一致する場合は次のステップ３０
５に進み、不一致の場合はステップ３０２の終了判定に
戻る。ステップ３０５では、ポインタｉが指し示すゲー
トがパス構成ゲート情報に記述された最後のゲートであ
るかを判定し、最後である場合はパス構成ゲート情報に
記述された所定のクリティカルパスのアクセスが検出さ
れたと判定されステップ３０８へ進み、最後でない場合
はステップ３０６へ進む。ステップ３０８は、パスアク
セス検出結果としてデータ出力部１０３に渡すために、
アクセスが検出されたクリティカルパスや、その時刻な
どの情報を設定する。その後は次のパスアクセスを検出
するためにステップ３０１へ戻る。ステップ３０６は、
ポインタｉをインクリメントすることによりポインタが
指し示すゲートを１つ移動し、次にステップ３０７では
ポインタｉが指すゲートの通過条件が成立しているかを
判定する。つまり、ポインタｉが指すゲートの入力信号
の内クリティカルパスの構成に関与しない他の入力信号
の状態が、対応するパス通過条件情報に設定されている
ものと同一であるかを調べる。通過条件が成立している
場合は、ステップ３０２に戻り、不成立の場合は信号変
化がポインタｉが指すゲートで滞ったことを意味しステ
ップ３０１に戻りポインタｉの初期化を行う。

【００３１】なお、検出したいクリティカルパスが複数
ある場合、すなわちパス構成ゲート情報とパス通過条件
情報に複数のパスの記述があるような場合でも、パスの
数に応じてポインタをポインタｉ，ｊ，ｋ，・・・と増
やすことにより前述したフローと同様の方法で処理可能
である。

【００３２】また、クリティカルパスを伝搬する信号変
化の遅延がその変化の方向によって大きく違ってくるよ
うな場合は、その変化の方向を特定した上でクリティカ
ルパスがアクセスされたかを知る必要が出てくる。なぜ
ならば、図４に示す例の場合でフリップ・フロップ４０
０、ＡＮＤゲート４０１〜４０４を立ち上がりの信号変
化の伝搬は１．３５ｎｓという遅延時間であるのに対し
て、立ち下がりの信号変化の伝搬は例えば１．０ｎｓと
いうようにより小さい遅延時間であったとすると、立ち
下がりの信号変化の伝搬を検出してクリティカルパスが
アクセスされたとするのは全く無意味なことである、と
言うことが起こり得るためである。このような場合は、
図６に示したようなゲート名に付随する情報として信号
変化の方向が記述されたパス構成ゲート情報６００（こ
の例では立ち上がりの変化をキーワード“Ｒ”で示して
いる）を用い、前述のクリティカルパスアクセスの検出
方法のステップ３０４においては、取り込んだ信号変化
情報から変化したゲートがポインタｉが指し示すゲート
と一致しかつその信号変化も一致するかを判定し、一致
する場合は次のステップ３０５に進み、不一致の場合は
ステップ３０２の終了判定に戻る、といった処理を行わ
せることにより解決することが可能である。

【００３３】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例を示すブロック図
である。図２において、論理回路を試験するテストパタ
ン１１０と論理回路接続情報１１１とパス解析結果情報
１１５と実行結果１１４は記憶装置に格納されたデータ
である。

【００３４】図２を参照すると、本発明の第２の実施例
の論理検証装置のデータ処理装置２００は、テストパタ
ン１１０と論理回路接続情報１１１を入力する第１のデ
ータ入力部１０１と、入力したテストパタンと論理回路
接続情報に基づき論理動作をシミュレーションする論理
シミュレーション実行手段１０２と、論理シミュレーシ
ョンの実行結果およびパス検出結果を出力するデータ出
力部１０３と、パス解析結果情報１１５を入力する第２
のデータ入力部１０４と、入力したパス解析結果よりパ
スを構成するゲート名とその順序を抽出するパス構成ゲ
ート抽出手段１０６と、同じくパス解析結果よりパス通
過条件情報を抽出するパス通過条件抽出手段と、論理シ
ミュレーション実行手段１０２より接続情報内の信号変
化情報を受け、抽出されたパス構成ゲート情報とパス通
過条件情報に基づきパスを構成するゲート列を信号変化
が途切れることなく伝搬したかを検出するパスアクセス
検出手段１０５とを備える。出力装置１２０はプリンタ
やＣＲＴなどよりなり、データ処理装置１００のデータ
出力部１０３から送出されるデータの出力・表示を行
う。

【００３５】すなわち、この実施例は第１の実施例とは
パス解析結果１１５を入力しパス構成ゲート抽出手段１
０６およびパス通過条件抽出手段１０７とを備えている
点が異なる。

【００３６】次に、図２に示す論理検証装置の動作につ
いて説明する。データ処理装置２００において、第１の
データ入力部１０１は、記憶装置よりテストパタン１１
０と論理回路接続情報１１１を入力し、論理シミュレー
ション実行手段１０２に渡す。論理シミュレーション実
行手段１０２は入力された論理回路接続情報とテストパ
タンに基づいて論理シミュレーションを実行するととも
に、論理回路接続情報内に生じた信号変化情報をパスア
クセス検出手段１０５に引き渡す点は第１の実施例と同
様である。

【００３７】一方、第２のデータ入力部１０４は前述の
パス解析結果情報１１５を入力している。パス解析結果
情報１１５とは、例として図１０に示したようなもので
あり、従来の技術でも触れたようなスタティック・タイ
ミング解析ツールよりクリティカルパスを抽出・解析し
た結果を集計した情報である。パス構成ゲート抽出手段
１０６は、パス解析結果情報１１５よりパス構成ゲート
情報を抽出する。ここでのパス構成ゲート情報は、第１
の実施例と同様の図５に示したパス構成ゲート情報５０
０に相当するものであり、パス解析結果例１０００の情
報１００５部分より、文字列の操作により容易に抽出が
可能である。同様に、パス通過条件抽出手段１０７は、
パス解析結果情報１１５よりパス通過条件情報を抽出す
る。ここでのパス通過条件情報は、第１の実施例と同様
の図７に示したパス通過条件情報７００に相当するもの
であり、パス解析結果例１０００の情報１００６部分よ
り、文字列の操作により容易に抽出が可能である。以上
のように抽出されたパス構成ゲート情報およびパス通過
条件情報は、パスアクセス検出手段１０５に引き渡され
る。なお、パスアクセス検出手段１０５およびデータ出
力部１０３の動作については第１の実施例と同様である
ので詳細な説明は省略する。

【００３８】また、第１の実施例でも説明したように、
クリティカルパスを伝搬する信号変化の遅延がその変化
の方向によって大きく違ってくるような場合は、その変
化の方向を特定した上でクリティカルパスがアクセスさ
れたかを知る必要が出てくる。このような場合、前述の
パス構成ゲート抽出手段１０６は、第１の実施例と同様
の図６に示したようなゲート名に付随する情報として信
号変化の方向が記述されたパス構成ゲート情報６００
（この例では立ち上がりの変化をキーワード“Ｒ”で示
している）に相当するパス構成ゲート情報を、パス解析
結果例１０００の情報１００５および情報１００４部分
から文字列の操作により抽出する。なお、クリティカル
パスアクセスの検出方法（ステップ３０４）において
は、取り込んだ信号変化情報から変化したゲートがポイ
ンタｉが指し示すゲートと一致しかつその信号変化も一
致するかを判定し、一致する場合は次のステップ３０５
に進み、不一致の場合はステップ３０２の終了判定に戻
る、といった処理を行わせる点は第１の実施例と同様で
ある。

【００３９】以上述べたように、第２の実施例ではパス
構成ゲート抽出手段およびパス通過条件抽出手段を設け
ることにより、第１の実施例で示したようなパス構成ゲ
ート情報やパス通過条件情報をあらかじめ用意しておく
必要はなく、スタティック・タイミング解析ツールによ
るパス解析結果を直接入力できる。

【００４０】

【発明の効果】以上説明したように、本発明の論理検証
装置およびその方法によれば、クリティカルパスに関す
るパス構成ゲート情報およびパス通過条件情報を用い、
あるいはスタティック・タイミング解析によるパス解析
結果情報からパス構成ゲート抽出手段およびパス通過条
件抽出手段による抽出された情報を用い処理を行うパス
アクセス検出手段を備えることにより、容易に所定のク
リティカルパスがアクセスされたか否かが検出可能とな
る。

【００４１】従来クリティカルパスのアクセスを検出す
るためには、論理シミュレーションにおいてクリティカ
ルパスを構成するゲートに関する内部信号のトレースを
指示し、その結果から論理回路接続情報内で場所と時間
を変えながら移動する信号変化を目視により追跡しなけ
ればならず、その判定のためには多大の時間を要する上
に信頼性は低いものとなっていたが、本発明によれば前
記の手段を講じることにより計算機上で実現可能となる
ため、効率よくかつ確実にクリティカルパスの検出を判
断できるという効果が得られる。

【００４２】また、テストパタン長の短縮化や、故障検
出率向上のためのテストパタンの加工が頻繁に行われる
ような場合でも、パス解析結果やパス構成ゲート、パス
通過条件などの情報を保存しておくのみで、随時何度で
も同様の確認・判定が可能であり、一定のテストパタン
の品質を確保できるという効果が得られる。

【００４３】さらに、製造されたＬＳＩの検査に使用さ
れるテストパタンとして、論理回路内の所定のクリティ
カルパスを確実にアクセスしていることが保証されるた
め、検査にあたっては動作周波数などのＡＣ特性不良が
完全に検出され、誤って市場にこの種の不良品が流出す
ることを未然に防止できるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の論理検証装置を示すブ
ロック図である。

【図２】本発明の第２の実施例の論理検証装置を示すブ
ロック図である。

【図３】パスアクセス検出のフローチャートである。

【図４】論理回路の一例を示す図である。

【図５】第１のパス構成ゲート情報を示す図である。

【図６】第２のパス構成ゲート情報を示す図である。

【図７】パス通過条件情報を示す図である。

【図８】図４に示した論理回路例の動作タイミングの一
例を示す図である。

【図９】スタティック・タイミング解析の概要図であ
る。

【図１０】スタティック・タイミング解析の出力結果の
例を示す図である。

【符号の説明】

１００，２００ データ処理装置 １０１，１０４ データ入力部 １０２ 論理シミュレーション実行手段 １０３ データ出力部 １０５ パスアクセス手段 １０６ パス構成ゲート抽出手段 １０７ パス通過条件抽出手段 １１０ テストパタン １１１ 論理回路接続情報 １１２ パス構成ゲート情報 １１３ パス通過条件情報 １１４ 実行結果情報 １１５ パス解析結果情報 １２０ 出力装置 ３０１〜３０８ 処理手順（ステップ）を示す番号 ４００，４０５ フリップ・フロップ ４０１〜４０４ ＡＮＤゲート ５００，６００ パス構成ゲート情報 ７００ パス通過条件 ｔ１〜ｔ２８ 信号の変化点を示す番号 ９０１ 解析パス条件情報 １０００ パス解析結果の出力表示例 １００１〜１００６ パス解析結果の出力表示内容

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 17/50

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 論理回路の接続情報と、前記論理回路の
   論理動作を検証するためのテストパタン情報と、前記接
   続情報と前記テストパタン情報とを入力する第１のデー
   タ入力部と、この第１のデータ入力部に入力された前記
   接続情報の論理動作を前記テストパタン情報を用いてシ
   ミュレーションする論理シミュレーション実行手段と、
   前記論理シミュレーションの実行結果を出力するデータ
   出力部と、このデータ出力部より出力される前記論理シ
   ミュレーションの実行結果を記憶する実行結果記憶手段
   および実行結果を表示する出力装置とを有する論理検証
   装置において、前記論理回路の特定信号経路を示すパス
   構成ゲート情報と、このパス構成ゲート情報における信
   号変化が途切れること無く伝搬するために前記パス構成
   ゲート以外のゲート論理に必要な条件を記憶するパス通
   過条件記憶手段と、前記パス構成ゲート情報と前記パス
   通過条件記憶手段とを入力する第２のデータ入力部と、
   前記論理シミュレーション実行手段における論理回路接
   続情報内の信号変化情報により前記第２のデータ入力部
   により入力された前記パス構成ゲートと前記パス通過条
   件に基づき前記パス構成ゲートのゲート列を信号変化が
   途切れること無く伝搬したかを検出するパスアクセス検
   出手段とを備え、前記データ出力部はさらに前記パスア
   クセス検出手段の出力結果を出力し、前記パス構成ゲー
   ト情報は前記論理回路の接続情報の特定信号経路および
   この特定信号経路を構成するゲートの信号の立上がり・
   立下がり変化の方向を記憶することを特徴とする論理検
   証装置。
2. 【請求項２】 論理回路の接続情報と、前記論理回路の
   論理動作を検証するためのテストパタン情報と、前記接
   続情報と前記テストパタン情報とを入力する第１のデー
   タ入力部と、この第１のデータ入力部に入力された前記
   接続情報の論理動作を前記テストパタン情報を用いてシ
   ミュレーションする論理シミュレーション実行手段と、
   前記論理シミュレーションの実行結果を出力するデータ
   出力部と、このデータ出力部より出力される前記論理シ
   ミュレーションの実行結果を記憶する実行結果記憶手段
   および実行結果を表示する出力装置とを有する論理検証
   装置において、前記論理回路の特定信号経路を示すパス
   構成ゲート情報と、このパス構成ゲート情報における信
   号変化が途切れること無く伝搬するために前記パス構成
   ゲート以外のゲート論理に必要な条件を記憶するパス通
   過条件記憶手段と、前記パス構成ゲート情報と前記パス
   通過条件記憶手段とを入力する第２のデータ入力部と、
   前記論理シミュレーション実行手段における論理回路接
   続情報内の信号変化情報により前記第２のデータ入力部
   により入力された前記パス構成ゲートと前記パス通過条
   件に基づき前記パス構成ゲートのゲート列を信号変化が
   途切れること無く伝搬したかを検出するパスアクセス検
   出手段とを備え、前記データ出力部はさらに前記パスア
   クセス検出手段の出力結果を出力し、少なくともパス構
   成ゲートおよびパス通過条件を含むパス解析結果の情報
   を記憶するパス解析結果記憶手段を備え、前記第２のデ
   ータ入力部は前記パス解析結果記憶手段よりパス解析結
   果情報を入力し、前記パス解析結果情報より前記パス構
   成ゲート情報を抽出するパス構成ゲート抽出手段と、前
   記パス通過条件の情報を抽出するパス通過条件抽出手段
   とを備え、前記パス解析結果記憶手段が記憶している情
   報はさらにゲートごとの信号の立上がり・立下がり変化
   の方向を含み、前記パス構成ゲート抽出手段はさらに前
   記信号の立上がり・立下がり変化の方向も抽出する事を
   特徴とする論理検証装置。