JP5873767B2 - 論理検証システム及びカバレジ取得方法 - Google Patents
論理検証システム及びカバレジ取得方法 Download PDFInfo
- Publication number
- JP5873767B2 JP5873767B2 JP2012138251A JP2012138251A JP5873767B2 JP 5873767 B2 JP5873767 B2 JP 5873767B2 JP 2012138251 A JP2012138251 A JP 2012138251A JP 2012138251 A JP2012138251 A JP 2012138251A JP 5873767 B2 JP5873767 B2 JP 5873767B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- event
- occurrences
- occurrence
- specified number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本実施の形態による論理検証システムは、検証対象論理回路に対する論理シミュレーションを実行することによって、検証対象論理回路における着目事象の発生頻度を認識する。特に、着目事象の発生に伴う発生報告の実行頻度を抑制し、着目事象の発生回数が規定回数に達した場合にのみ規定回数発生報告を行うことにより、論理検証の検証精度を維持しながら、発生報告の出力処理に要する処理時間を削減して論理シミュレーションの全体的な処理時間の増加を防止することを特徴としている。
図1は、第1の実施の形態による論理検証システムのハードウェア構成を示す。図1に示すように、論理検証システム1は、主制御装置11、主記憶装置12、補助記憶装置13、入力装置14、出力装置15、及び波形表示装置16を備える。
図3は、図1に示す論理シミュレータの機能的構成の一例を示すブロック図である。図3を参照して、論理シミュレータ200の機能的構成について説明する。論理シミュレータ200は、検証対象論理回路210及びテストベンチ220を含んで構成される。
図4は、図1に示す論理シミュレータによる論理シミュレーション実行時の処理の流れを示すフローチャートである。図4では、一例として組合せ論理回路211A、フリップフロップ212A、及びカバレジ取得記述213Aにおける処理を説明するが、論理シミュレーションの実行時には、組合せ論理回路211B及び211Cでも、組合せ論理回路211Aでの処理と並行して同様の動作が行われる。
図5は、従来の論理シミュレータの機能的構成の一例を示すブロック図である。以下では、第1の実施の形態による論理シミュレータ200と比較するために、従来の論理シミュレータ900による論理シミュレーションの処理を説明する。論理シミュレータ900の構成は、カバレジ取得記述913内にカウンタ部を有していない点以外は、図3に示す論理シミュレータ200の構成と同様であり、その説明を省略する。
図5に示した従来の論理シミュレータ900による論理シミュレーションでは、例えば組合せ論理回路911で着目事象が発生するたびに、カバレジ取得記述913から発生報告が出力されることになる。発生報告という出力処理は、論理シミュレーションにおけるオーバヘッドと考えられるが、着目事象が発生するたびに発生報告の出力処理が必要となることにより、従来の論理シミュレータ900では、全てのテストデータに対する論理シミュレーションを実行する場合に、膨大なオーバヘッド処理時間が発生してしまう。特にLSI設計のように大規模な論理設計を行う場合には、大量のテストデータによる論理シミュレーションが必要となることから、その影響は非常に大きなものとなってしまう。一方、前述した第1の実施の形態による論理シミュレータ200では、カバレジ取得記述213のカウンタ部215が、着目事象の発生回数を計数し、着目事象の発生回数が規定回数に達した場合にのみ規定回数発生報告を出力する。
なお、図3に示す論理シミュレータ200では、検証対象論理回路210内に、組合せ論理回路211、フリップフロップ212、及びカバレジ取得記述213が個々に配置される構成について説明したが、論理シミュレータ200の構成はこれに限らず、例えば図3に破線で示すように、フリップフロップ212と当該フリップフロップ212に繋がるカバレジ取得記述213とを1つにまとめ、拡張フリップフロップ216(個別には、拡張フリップフロップ216A,216B)としてもよい。
第2の実施の形態による論理検証システムは、論理シミュレーション実行時に異なる着目事象を検出するようなカバレジ取得記述に対応した論理シミュレータを備え、特に、異なる着目事象を組の動作として検出することで着目事象の発生回数を1回とみなし、着目事象の発生回数が規定回数に達した場合にのみ規定回数発生報告を行うことにより、発生報告の出力処理に要する処理時間を削減して論理シミュレーションの全体的な処理時間の増加を防止することを特徴としている。
図6は、第2の実施の形態による論理検証システムにおける論理シミュレータの機能的構成の一例を示すブロック図である。図6に示す論理シミュレータ300は、図3の論理シミュレータ200と同様に、テストベンチや組合せ論理回路を含むが、それら記載が省略されている。また、第2の実施の形態による論理検証システムのハードウェア構成は、図1に示した第1の実施の形態による論理検証システム1のハードウェア構成と同様であり、その説明を省略する。
図7は、論理シミュレータの具体的な作成例を示すHDL記述である。図7では、図6に示す論理シミュレータ300をSystemVerilogによって記述している。SystemVerilogは、米国電気電子学会(IEEE:The Institute of Electrical and Electronics Engineers, Inc.)のStd(Standard)1800で標準化されたハードウェア記述言語である。図7の各行の右側に記載された「Line」は、行数を示す。
図8は、図7に示したHDL記述を用いて論理シミュレーションを行った実行結果の一例を示す説明図である。報告箇所欄810には、規定回数発生報告を行うカウンタが記載され、報告回数欄820には、テストデータA及びテストデータBの2つのテストデータによる論理シミュレーション実行時の、各報告箇所における報告回数が記載されている。
上記のように、図6に示した論理シミュレータ300による論理シミュレーションでは、着目事象検出部314が信号の立上り及び立下りをトグルで検出し、カウンタ部315がトグル検出の結果に基づいて着目事象の発生回数を計数し、当該発生回数が規定回数に一致する場合にのみ規定回数発生報告を出力することにより、着目事象が規定回数分だけ発生した場合に初めて1回の規定回数発生報告が行われる。これに対し、従来の論理シミュレータによる論理シミュレーションでは、信号の立上り及び立下りについて、それぞれを検出するたびに発生報告を行う必要があった。
なお、上記の第2の実施の形態による論理検証システムでは、論理シミュレータ300の実装例として図7にSystemVerilogを用いた記述を示したが、本発明はこれに限定されるものではなく、第1の実施の形態による論理検証システム1の論理シミュレータ200も同様に記述することができる。また、これらの論理シミュレータ200又は論理シミュレータ300を記述するHDLは、SystemVerilogに限定されるものではなく、例えば、IEEEのStd1364で標準化されたVerilogと、IEEEのStd1850で標準化されたPSL(Property Specification Language)とを用いて記述するようにしてもよい。また、Verilogの代わりに、IEEEのStd1076で標準化されたVHDL(VHSIC Hardware Description Language)を用いて記述するようにしてもよい。このように、第1及び第2の実施の形態による論理検証システムの論理シミュレータ200,300は、複数種類のHDLで記述して実装することが可能なことから、論理設計において幅広く利用することができる。
11 主制御装置
12 主記憶装置
13 補助記憶装置
14 入力装置
15 出力装置
16 波形表示装置
131 検証対象論理回路データ
132 テストベンチプログラム
133 ライブラリ
134 テストデータ
135 実行ログ
136 信号観測波形データ
137 カバレジ取得結果データ
200,300 論理シミュレータ
210,310 検証対象論理回路
211 組合せ論理回路
212,312 フリップフロップ
213,313 カバレジ取得記述
214,314 着目事象検出部
215,315 カウンタ部
216,311 拡張フリップフロップ
220 テストベンチ
316 立上り検出部
317 立下り検出部
318 トグル検出部
319 検出回数計数器
320 規定回数比較器
900 従来の論理シミュレータ
Claims (9)
- 複数の論理回路が含まれた検証対象の論理回路にテストデータを入力する論理シミュレーションを実行し、前記論理シミュレーションにおける所定の着目事象の発生状況をカバレジとして取得する論理検証システムにおいて、
前記テストデータを入力とする論理演算を行って演算結果を出力する論理回路と、
前記論理回路から出力される演算結果を保持し出力する演算結果保持部と、
前記演算結果保持部から出力される前記演算結果に基づいて、前記論理回路で前記着目事象が発生したか検出する着目事象検出部と、
前記着目事象検出部によって前記着目事象の発生が検出されるたびに前記着目事象の発生回数を計数するカウンタ部と、
を前記複数の論理回路の夫々で備え、
前記カウンタ部は、前記計数した着目事象の発生回数が予め設定された規定回数に一致する場合に、前記規定回数分の着目事象が発生したことを示す規定回数発生報告をカバレジとして出力し、
前記複数の論理回路の夫々について、前記着目事象検出部による前記着目事象の発生の検出判定と、前記カウンタ部による前記規定回数発生報告の出力判定とが行われる
ことを特徴とする論理検証システム。 - 前記カウンタ部は、前記計数した着目事象の発生回数が、予め設定された複数の規定回数のそれぞれに一致するたびに、前記規定回数発生報告を出力する
ことを特徴とする請求項1に記載の論理検証システム。 - 前記カウンタ部には、前記着目事象の発生頻度を推定し得る複数の規定回数が設定される
ことを特徴とする請求項2に記載の論理検証システム。 - 前記演算結果保持部と、該演算結果に接続される前記着目事象検出部と、該着目事象検出部に接続される前記カウンタ部とが、1つのモジュールに纏められて形成される
ことを特徴とする請求項1に記載の論理検証システム。 - 前記着目事象検出部は、前記演算結果保持部から出力される信号について、複数の前記着目事象を組の動作として検出した場合に、前記着目事象が1回発生したと検出する
ことを特徴とする請求項1に記載の論理検証システム。 - 複数の論理回路が含まれた検証対象の論理回路にテストデータを入力する論理シミュレーションを実行し、前記論理シミュレーションにおける所定の着目事象の発生状況をカバレジとして取得する論理検証システムのカバレジ取得方法において、
前記複数の論理回路の夫々について、
前記論理回路が、前記テストデータを入力とする論理演算を行って演算結果を出力する論理演算ステップと、
演算結果保持部が、前記論理演算ステップで前記論理回路から出力される演算結果を保持し出力する演算結果保持ステップと、
着目事象検出部が、前記演算結果保持ステップで前記演算結果保持部から出力される前記演算結果に基づいて、前記論理回路で前記着目事象が発生したか検出する着目事象検出ステップと、
カウンタ部が、前記着目事象検出ステップで前記着目事象検出部によって前記着目事象の発生が検出されるたびに前記着目事象の発生回数を計数する発生回数計数ステップと、
前記カウンタ部が、前記発生回数計数ステップで計数した着目事象の発生回数が予め設定された規定回数に一致する場合に、前記規定回数分の着目事象が発生したことを示す規定回数発生報告をカバレジとして出力する規定回数発生報告ステップと、
を有し、
前記複数の論理回路の夫々について、前記着目事象検出ステップにおける前記着目事象の発生の検出判定と、前記規定回数発生報告ステップにおける前記規定回数発生報告の出力判定とを行う
ことを特徴とするカバレジ取得方法。 - 前記規定回数発生報告ステップで、前記カウンタ部が、前記計数した着目事象の発生回数が、予め設定された複数の規定回数のそれぞれに一致するたびに、前記規定回数発生報告を出力する
ことを特徴とする請求項6に記載のカバレジ取得方法。 - 前記規定回数発生報告ステップで、前記カウンタ部には、前記着目事象の発生頻度を推定し得る複数の規定回数が設定される
ことを特徴とする請求項7に記載のカバレジ取得方法。 - 前記着目事象検出ステップでは、前記着目事象検出部が、前記演算結果保持部から出力される信号について、複数の前記着目事象を組の動作として検出した場合に、前記着目事象が1回発生したと検出する
ことを特徴とする請求項6に記載のカバレジ取得方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012138251A JP5873767B2 (ja) | 2012-06-19 | 2012-06-19 | 論理検証システム及びカバレジ取得方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012138251A JP5873767B2 (ja) | 2012-06-19 | 2012-06-19 | 論理検証システム及びカバレジ取得方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014002622A JP2014002622A (ja) | 2014-01-09 |
JP5873767B2 true JP5873767B2 (ja) | 2016-03-01 |
Family
ID=50035726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012138251A Expired - Fee Related JP5873767B2 (ja) | 2012-06-19 | 2012-06-19 | 論理検証システム及びカバレジ取得方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5873767B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6304047B2 (ja) * | 2015-01-13 | 2018-04-04 | トヨタ自動車株式会社 | コンピュータ・プログラムの検査用のコンピュータ・プログラム、検査装置及び検査方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3052263B2 (ja) * | 1994-12-22 | 2000-06-12 | 株式会社日立製作所 | 論理検証充分性評価方法およびそのためのシステム |
US7454325B2 (en) * | 2004-12-07 | 2008-11-18 | International Business Machines Corporation | Method, system and program product for defining and recording threshold-qualified count events of a simulation by testcases |
JP2008204100A (ja) * | 2007-02-19 | 2008-09-04 | Canon Inc | 論理検証方法及び検証装置 |
JP5308098B2 (ja) * | 2008-08-13 | 2013-10-09 | 株式会社日立情報通信エンジニアリング | 情報処理装置試験プログラム及び方法 |
-
2012
- 2012-06-19 JP JP2012138251A patent/JP5873767B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014002622A (ja) | 2014-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10509073B2 (en) | Timing-aware test generation and fault simulation | |
US8095354B2 (en) | Power consumption peak estimation program for LSI and device therefor | |
US8407653B1 (en) | Method and system of estimating a derating factor for soft errors in a circuit | |
US8650519B2 (en) | Automated functional coverage for an integrated circuit design | |
US8413102B2 (en) | Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop | |
US20210279392A1 (en) | Glitch power analysis with register transistor level vectors | |
US10354029B2 (en) | Method for equipping registers of an integrated circuit to detect timing violations | |
US20080126063A1 (en) | Simulation System with Guided Backtracking | |
JP5873767B2 (ja) | 論理検証システム及びカバレジ取得方法 | |
Wagner et al. | Efficient variation-aware statistical dynamic timing analysis for delay test applications | |
Devanathan et al. | A stochastic pattern generation and optimization framework for variation-tolerant, power-safe scan test | |
Thakyal et al. | Layout-aware selection of trace signals for post-silicon debug | |
Wang et al. | Diagnosis of hold time defects | |
Lee et al. | A novel pattern generation framework for inducing maximum crosstalk effects on delay-sensitive paths | |
Holst et al. | Timing-accurate estimation of IR-drop impact on logic-and clock-paths during at-speed scan test | |
JP2008204350A (ja) | 電力消費見積もりシステムおよび電力消費見積もり方法 | |
Abolmaali et al. | An efficient false path-aware heuristic critical path selection method with high coverage of the process variation space | |
Chang et al. | Rtl analysis and modifications for improving at-speed test | |
JP5321624B2 (ja) | 論理回路検証装置、論理回路検証方法およびプログラム | |
US8099705B2 (en) | Technique for determining circuit interdependencies | |
US8392860B1 (en) | Identifying speed binning test vectors during simulation of an integrated circuit design | |
US20130311966A1 (en) | Circuit design support apparatus, computer-readable recording medium, and circuit design support method | |
JP5077010B2 (ja) | システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 | |
Toulas et al. | Diagnosis with transition faults on embedded segments | |
JP5381591B2 (ja) | ディレイ解析装置、ディレイ解析方法及びディレイ解析プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5873767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |