JP6155050B2 - 情報処理装置の論理検証方法及びプログラム - Google Patents
情報処理装置の論理検証方法及びプログラム Download PDFInfo
- Publication number
- JP6155050B2 JP6155050B2 JP2013036851A JP2013036851A JP6155050B2 JP 6155050 B2 JP6155050 B2 JP 6155050B2 JP 2013036851 A JP2013036851 A JP 2013036851A JP 2013036851 A JP2013036851 A JP 2013036851A JP 6155050 B2 JP6155050 B2 JP 6155050B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- test data
- generated
- determined
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
(1)情報処理装置の論理検証方法であって、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成するステップと、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定するステップと、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成するステップと、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新するステップと、
前記生成テストデータを用いて情報処理装置に対し本テストを実行するステップと、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定するステップと、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各ステップを繰り返すことを特徴とする、方法。
(2)前記生成テストデータを妥当であると判定するステップにおいて、前記生成テストデータが妥当でないと判定された場合、前記生成テストデータに係るテストパラメータを修正し、前記カバレッジ情報を参照して再度テストデータを生成することを特徴とする、上記(1)に記載の方法。
(3)前記テスト結果が正常かどうかを判定するステップにおいて、前記テスト結果の判定が異常の場合は、エラーメッセージを出力することを特徴とする、上記(1)または(2)に記載の方法。
(4)前記終了条件を満たさない場合は、前記生成テストデータに係るテストパラメータを更新し、前記各ステップを繰り返すことを特徴とする、上記(1)から(3)のいずれかに記載の方法。
(5)コンピュータに、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、
前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させるためのプログラム。
101 ・・・検証対象装置
102 ・・・検証プログラム
111 ・・・プロセッサ
120 ・・・システムバス
121 ・・・主記憶装置
201 ・・・テストデータ生成部
202 ・・・カバレッジ情報取得処理部
203 ・・・テストデータ生成処理部
204 ・・・擬似テスト実行処理部
205 ・・・本テスト実行部
206 ・・・本テスト実行処理部
207 ・・・テスト結果判定処理部
208 ・・・期待値
211 ・・・妥当性チェック部
212 ・・・カバレッジ情報参照部
213 ・・・生成テストデータチェック部
214 ・・・期待値生成部
215 ・・・擬似テスト実行部
216 ・・・カバレッジ情報更新部
220 ・・・論理シミュレーション環境
230 ・・・カバレッジ情報
301 ・・・テストパタン更新
302 ・・・テストデータ生成
303 ・・・妥当性判定
304 ・・・擬似テスト実行
305 ・・・本テスト実行
306 ・・・テスト結果判定
307 ・・・終了判定
308 ・・・テストパラメータの修正
309 ・・・エラーメッセージ出力
414 ・・・カバレッジ情報
415 ・・・マトリクス
Claims (5)
- 情報処理装置の論理検証方法であって、コンピュータにより実行される、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成するステップと、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定するステップと、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成するステップと、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新するステップと、
前記生成テストデータを用いて情報処理装置に対し本テストを実行するステップと、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定するステップと、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各ステップを繰り返すステップと、
を備えたことを特徴とする、方法。 - 前記生成テストデータを妥当であると判定するステップにおいて、前記生成テストデータが妥当でないと判定された場合、前記生成テストデータに係るテストパラメータを修正し、前記カバレッジ情報を参照して再度テストデータを生成することを特徴とする、請求項1に記載の方法。
- 前記テスト結果が正常かどうかを判定するステップにおいて、前記テスト結果の判定が異常の場合は、エラーメッセージを出力することを特徴とする、請求項1または2に記載の方法。
- 前記終了条件を満たさない場合は、前記生成テストデータに係るテストパラメータを更新し、前記各ステップを繰り返すことを特徴とする、請求項1から3のいずれか1項に記載の方法。
- コンピュータに、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、
前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036851A JP6155050B2 (ja) | 2013-02-27 | 2013-02-27 | 情報処理装置の論理検証方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036851A JP6155050B2 (ja) | 2013-02-27 | 2013-02-27 | 情報処理装置の論理検証方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014164646A JP2014164646A (ja) | 2014-09-08 |
JP6155050B2 true JP6155050B2 (ja) | 2017-06-28 |
Family
ID=51615172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013036851A Active JP6155050B2 (ja) | 2013-02-27 | 2013-02-27 | 情報処理装置の論理検証方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6155050B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6291242B2 (ja) * | 2013-12-13 | 2018-03-14 | 株式会社日立情報通信エンジニアリング | 情報処理装置の論理検証方法及びプログラム |
CN111382069A (zh) * | 2020-03-02 | 2020-07-07 | 北京九州云动科技有限公司 | 一种数据流测试方法及系统 |
CN111523283B (zh) * | 2020-04-16 | 2023-05-26 | 北京百度网讯科技有限公司 | 一种验证处理器的方法、装置、电子设备及存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149440A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 論理回路検証方法、及び論理回路検証装置 |
JP2009070274A (ja) * | 2007-09-14 | 2009-04-02 | Fujitsu Microelectronics Ltd | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
JP5308098B2 (ja) * | 2008-08-13 | 2013-10-09 | 株式会社日立情報通信エンジニアリング | 情報処理装置試験プログラム及び方法 |
JP2010267209A (ja) * | 2009-05-18 | 2010-11-25 | Fujitsu Semiconductor Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
-
2013
- 2013-02-27 JP JP2013036851A patent/JP6155050B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014164646A (ja) | 2014-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022537620A (ja) | 人工知能チップ検証 | |
US8560988B2 (en) | Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design | |
CN111936998B (zh) | 数据变换流水线的硬件设计的验证 | |
CN109299530A (zh) | 一种仿真测试案例生成方法、系统、存储介质和终端 | |
JP6155050B2 (ja) | 情報処理装置の論理検証方法及びプログラム | |
US10592623B2 (en) | Assertion statement check and debug | |
Li et al. | Formalizing hardware/software interface specifications | |
CN117454811A (zh) | 待测设计的验证方法及装置 | |
JP6249827B2 (ja) | シミュレーション装置及びシミュレーションプログラム | |
JP6291242B2 (ja) | 情報処理装置の論理検証方法及びプログラム | |
CN115577673A (zh) | 一种面向5g基带芯片系统管脚的高效验证方法 | |
US7231619B1 (en) | Extended model checking hardware verification | |
US11023357B1 (en) | Method and system for sequential equivalence checking | |
CN112445528B (zh) | 基于流水线约束的结果自校验指令序列填充方法 | |
CN116594830B (zh) | 硬件仿真工具、调试方法和存储介质 | |
CN114429051B (zh) | 数据流芯片的建模方法、装置、设备及介质 | |
JP6949440B2 (ja) | ベクタ生成装置及びベクタ生成用プログラム | |
JP5625942B2 (ja) | 設計検証プログラム,設計検証装置,設計検証方法 | |
EP4016364A1 (en) | Computing device and method for developing a system model utilizing a simulation assessment module | |
CN115732025A (zh) | Ram访问冲突的验证方法及验证装置 | |
Wang et al. | Accelerating processor verification based on ESL model | |
CN115048296A (zh) | 用于对内存屏障指令有效性进行验证的方法和相关产品 | |
CN117313650A (zh) | 一种芯片测试验证方法及其应用装置 | |
CN117313596A (zh) | 一种定位逻辑系统设计的错误的方法、设备以及存储介质 | |
Chang et al. | Incremental Verification for Physical Synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6155050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |