JP6155050B2 - 情報処理装置の論理検証方法及びプログラム - Google Patents

情報処理装置の論理検証方法及びプログラム Download PDF

Info

Publication number
JP6155050B2
JP6155050B2 JP2013036851A JP2013036851A JP6155050B2 JP 6155050 B2 JP6155050 B2 JP 6155050B2 JP 2013036851 A JP2013036851 A JP 2013036851A JP 2013036851 A JP2013036851 A JP 2013036851A JP 6155050 B2 JP6155050 B2 JP 6155050B2
Authority
JP
Japan
Prior art keywords
test
test data
generated
determined
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013036851A
Other languages
English (en)
Other versions
JP2014164646A (ja
Inventor
伸茂 石井
伸茂 石井
豊 児玉
豊 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Information and Telecommunication Engineering Ltd
Original Assignee
Hitachi Information and Telecommunication Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Information and Telecommunication Engineering Ltd filed Critical Hitachi Information and Telecommunication Engineering Ltd
Priority to JP2013036851A priority Critical patent/JP6155050B2/ja
Publication of JP2014164646A publication Critical patent/JP2014164646A/ja
Application granted granted Critical
Publication of JP6155050B2 publication Critical patent/JP6155050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

本発明は、情報処理装置の論理検証方法及びプログラムに関するものである。
従来から、情報処理装置(検証対象装置)の論理検証において、論理の正常性を確認する上で機能の網羅テストを実施しているが、論理規模の増加などにより、全ての機能に対する網羅テストに要する時間が膨大になり、論理検証期間の長期化が問題となっている。また、試験項目も論理規模に伴い増加する為、試験項目の抽出にかかる工数の増加が問題となる。
ネットワーク装置や汎用的な論理装置などでは、特に組み合あわせが無数に存在する為、網羅テストを行う事が困難であり、乱数データを用いたランダム試験などを利用する事で、テストの網羅性を高める手法が適用されるケースも多い。しかし、乱数データを用いたランダム試験を使用した場合、検証対象装置の論理回路に対して、網羅性を示す指標が必要になる為、従来、情報処理装置(検証対象装置)の論理検証(テスト)の網羅性を管理するカバレッジ情報を採取し、テストの網羅性を数値化する事で被検証対象への網羅テストの妥当性を測定している。しかし、乱数データを用いたランダム試験でテスト生成する場合、カバレッジ結果を満足する為には、テスト件数を増やして対応する必要が有り、検証期間の短縮という点で考えると効率的とは言い難い。
この様な問題の解決手法として、生成したテストの結果を解析し、効率的に再テストを行う為に、論理検証の対象となる検証対象装置よりハードウェア情報を出力し、その結果を解析し、テストデータの再生成を行う手法がある。
以下にテストデータの再生成に関する従来技術について説明する。特許文献1では、アサーション情報を取得する処理を検証対象装置に直接埋め込む事で、アサーション情報よりテストデータの再生成を行い、テストデータを連続して生成し、全てのテストパタンを網羅する事で検証漏れしていない事のチェックを行い、カバレッジチェック機能の強化により妥当性の確認をおこなっている。
特開2010−44622号公報
しかしながら、特許文献1の手法では、検証対象装置の仕様変更や対象変更を行った場合、論理検証装置を作り直す必要が有る。また、検証対象装置の検証状況を把握する上で、テストパタンの妥当性やカバレージ率の測定装置が別途必要になる。
特許文献1ではテストデータの再生成を行う上で、論理検証対象となるハードウェア情報を取得する事が前提となるため、開発の初期段階でのテストデータ生成や論理検証対象を含めた、開発リソースの確保を行う必要があり、検証対象論理の不具合の早期発見を行う事が困難である。
また、検証対象装置上で実際にテストを行い実行結果からテストの再生成を行う為、検証対象装置へのテストデータの入力、テストの実行、及び結果の抽出という一連の工程が必要になる。
本発明は、上記問題点を解決し、情報処理装置の論理検証の検証効率を高めることができる情報処理装置の論理検証方法及びプログラムを提供することを目的とする。
本発明は、上記目的を達成するため以下のような情報処理装置の論理検証方法及びプログラムを提供する。
(1)情報処理装置の論理検証方法であって、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成するステップと、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定するステップと、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成するステップと、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新するステップと、
前記生成テストデータを用いて情報処理装置に対し本テストを実行するステップと、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定するステップと、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各ステップを繰り返すことを特徴とする、方法。
(2)前記生成テストデータを妥当であると判定するステップにおいて、前記生成テストデータが妥当でないと判定された場合、前記生成テストデータに係るテストパラメータを修正し、前記カバレッジ情報を参照して再度テストデータを生成することを特徴とする、上記(1)に記載の方法。
(3)前記テスト結果が正常かどうかを判定するステップにおいて、前記テスト結果の判定が異常の場合は、エラーメッセージを出力することを特徴とする、上記(1)または(2)に記載の方法。
(4)前記終了条件を満たさない場合は、前記生成テストデータに係るテストパラメータを更新し、前記各ステップを繰り返すことを特徴とする、上記(1)から(3)のいずれかに記載の方法。
(5)コンピュータに、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、
前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させるためのプログラム。
本発明によれば、情報処理装置の論理検証の検証効率を高めることができる。すなわち、情報処理装置(検証対象装置)のテストの網羅性の向上と網羅性を満足する為に要する時間の削減を両立する事が可能となり、検証効率の向上を図る事ができる。
図1は、本発明に係る情報処理装置(検証対象装置)の論理検証方法の一例を説明するための概略図である。 図2は、本発明に係る論理検証方法における検証プログラムの一例を示す図である。 図3は、本発明に係る論理検証方法における検証プログラムの一例を示すフロー図である。 図4は、妥当性チェック部211の具体例を示す図である。 図5は、図2のステップ308におけるパラメータの修正の具体例を示す図である。 図6は、図5におけるカバレッジ情報の一例を示す図である。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、実施の形態を説明する為の図において、同一部分には原則として同一記号を付し、繰り返しとなる説明は省略する。本実施の形態における情報処理装置の検証方法では、情報処理装置(検証対象装置)として複数の中央処理装置(CPU)を含むプロセッサ、入出力装置などの周辺装置、記憶装置及びこれらを接続するシステムバスの例を示すが、これに限定されず、FPGAなどの論理回路も含む。
本発明は、要するに、生成したテストデータ(生成テストデータ)を内蔵シミュレータにより事前評価し、実行すべき生成テストデータの妥当性向上を図り、これによりテストデータ生成時間を短くし、検証対象装置の検証効率を高めると共に、テストデータのバリエーションを自動生成させる事で、工数を抑える事を実現するものである。ここでテストデータとは、テストパタンを含むテスト実行用のデータをいう。またテストパタンは、網羅性テストのバリエーションを実現するためのものである。
図1は、本発明に係る情報処理装置(検証対象装置)の論理検証方法の一例を説明するための概略図である。本例では、試験者がデータや命令の入出力処理を行う為の情報処理端末100、及び検証対象装置(論理)101を備える。
検証対象装置101は、複数のCPU112−115を含むプロセッサ111、入出力装置などの周辺装置116−119、及び主記憶装置121などがシステムバス120を介して接続されている。検証対象装置101では、プロセッサ111からの命令を中心としたアクセス要求により、複数のトランザクションが検証対象装置内で発生する。本例では、検証対象装置101の論理検証を行う検証プログラム200、検証対象装置シミュレータ210、および論理検証の網羅性を管理するカバレッジ情報230はそれぞれ、主記憶装置121に配置されるが、別の記憶装置に配置することもできる。情報処理端末100は、試験者によるデータや命令の入出力処理以外に、検証プログラム200の実行(カバレッジ情報230の更新等を含む)を行う役目を有する。
従来の網羅試験では、検証対象装置内で発生するトランザクションに着目し、競合動作や、タイミング動作をマトリクス化し、全ての組み合わせのテストデータの作成を行っていた。また、乱数発生装置を使用して網羅テストを行う場合、前記マトリクスの網羅率を測定する仕組みを検証対象装置に組み込み(アサーション)、目標の網羅率を達成するまで、テストデータの生成及びテスト実行を繰り返し行う必要が有る。
また、従来技術では検証対象装置上でテストを行い、テストデータの調整を行う工程が必要となる。このため、カバレッジ情報の採取や、検証結果の評価等の手順が煩雑になり、また、評価段階の検証対象論理の性能最適化が図られていない場合には、1回のテスト工程に時間が掛る場合が有る。
本発明では、検証プログラム200で用いるテストデータの生成、評価及び再生成、並びにカバレッジ情報230の作成、更新等を検証対象装置上で実施するのではなく、検証プログラム200とともに主記憶装置121に配置した検証対象装置シミュレータ(以下単に「シミュレータ」ともいう)上で実施する。なお、検証対象装置シミュレータは検証プログラム200に内蔵してもよいし、本例のように別途設けてもよい。すなわち、本発明は、検証対象装置でテストを実行する前に検証対象装置シミュレータを用いてテストデータの最適化を図り、テストデータの最適化を行う事で、検証効率の向上を図るものである。
図2は、本発明に係る論理検証方法における検証プログラムの一例を示す図である。検証プログラム200は、図示のように、検証対象装置シミュレータ210、検証対象装置101を含む論理シミュレーション環境220、およびカバレッジ情報230と関連して実行される。
検証プログラム200は、テストデータ生成部201と本テスト実行部205とを備える。テストデータ生成部201は、カバレッジ情報取得処理部202、テストデータ生成処理部203、および擬似テスト実行処理部204を有する。本テスト実行部205は、本テスト実行処理部206、テスト結果判定処理部207、および期待値208を有する。
検証対象装置シミュレータ210は、妥当性チェック部211と期待値生成部214とを備える。妥当性チェック部211は、カバレッジ情報参照部212、および生成テストデータチェック部を有する。期待値生成部214は、擬似テスト実行部215、およびカバレッジ情報更新部216を有する。妥当性チェック部211は、カバレッジデータ参照部212にて、生成テストデータが既にテストを行ったものか、まだテストを行って無いものかの判断を行う。期待値生成部214は、妥当性チェック部211にてチェックを行った生成テストデータを本テストの論理シミュレーションを行う前に、検証対象装置シミュレータ210においてソフトウェア処理により疑似テストを実行し、生成したテスト結果の期待値208を本テスト実行部205上に一時的に格納するとともに、カバレッジ情報更新部216によりカバレッジ情報230を更新する。
論理シミュレーション環境220は、論理検証の対象である検証対象装置101を備える。検証対象装置101は、図1に示すように、プロセッサ111、入出力装置などの周辺装置116−119、主記憶装置121、およびシステムバス120を有する。主記憶装置121には、テスト結果227が格納される。このテスト結果227は、テスト結果判定処理部207において期待値208と比較され、判定される。
以上のように、検証プログラム200において、テストデータ生成部201は、シミュレータ210及びカバレッジ情報230と連動して、テストデータを生成し、生成されたテストデータ(生成テストデータ)の妥当性を確認したのち、妥当であるとされた生成テストデータを用いて検証対象装置シミュレータ210において擬似テストを実行して、テスト結果の期待値を生成する。これにより、本テスト実行部205を行う前の段階で、生成テストデータの妥当性確認や期待値生成が完了した状態となっている。
そして、本テスト実行部205では、論理シミュレーション環境220と連動して検証対象装置101の論理シミュレーション(本テスト)を行う。本テスト実行部205では、既にテストデータ生成部201で妥当性チェックが行われた生成テストデータを用いて論理シミュレーションを行う為、既にカバレッジの最適化が図られた状態でシミュレーションが行われる。また、論理シミュレーションが行われた結果も、テスト結果判定処理部207よりカバレッジ情報230に更新反映される為、新たにテスト生成を行う際に、前回のテスト生成が期待の結果として論理シミュレーションが行われたかを確認する事が可能となる。
図3は、本発明に係る論理検証方法における検証プログラムの一例を示すフロー図である。本図は、論理検証のための1回のテストの処理を示している。
まず試験者は、ステップ300において、検証プログラムの実行をスタートするが、事前準備として情報処理端末100よりカバレッジ情報の初期化を行う。次にステップ301において、試験者は、検証プログラムの初期パラメータを情報処理端末100より入力し、テストパタンの初期設定(更新)を行う。その後の動作は全て検証プログラムによる自動実行となる。
本例では、試験者の目的とする検証対象装置のリソースや、テストを行いたい実行時間指定に相当するテスト生成回数などを検証プログラムの初期パラメータとして指定する。検証プログラムの初期パラメータを試験者が指定出来る事により、試験者は繰り返しテストの実行状況を管理可能となる。
ステップ302において、検証対象装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する。テストデータの生成は、妥当性チェック部211のカバレッジ情報参照部212におけるカバレッジ情報を参照して行う。
ステップ301で更新されるテストパタンは、ステップ311で行うテストパラメータの更新、及びカバレッジ情報230より更新処理を行うが、本処理を実施する事で、ステップ302で生成されるテストデータの生成処理時に、前回の生成処理とは異なる情報を与える事が可能となる。上記処理の組み合わせにより、網羅テストの効率化を図っている。
生成テストデータは、ステップ303において、妥当性の判定が行われる。妥当性の判定は次のようにして行われる。生成テストデータは、シミュレータ210に内蔵されている妥当性チェック部211において妥当性がチェックされる。すなわち、妥当性チェック部211の生成テストデータチェック部213において、生成テストデータが既にテスト済みかどうかをチェックする。妥当性チェック部211において、生成されたテストデータが既にテスト済みと判断された場合、ステップ303において、妥当性の判定は妥当でない(NG)とされる。一方、生成テストデータが未だテスト済みでないと判断された場合、ステップ303において、妥当性の判定は妥当(OK)とされる。このように、生成テストデータの妥当性は、生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、生成テストデータを妥当であると判定する。
ステップ303において、生成テストデータの妥当性の判定が妥当ではない(NG)とされた場合は、ステップ308において、テストパラメータの修正を行い、ステップ302において、テストデータが再生成される。本処理を繰り返す事で期待したカバレッジを満たすテストデータが生成される。
一方、ステップ303において、生成テストデータの妥当性の判定が妥当(OK)とされた場合は、ステップ304において、生成テストデータを用いてシミュレータ210上でシミュレーション(擬似テスト)が実行される。この擬似テストは、期待値生成部214の擬似テスト実行部215において実行され、テスト結果の期待値が生成される。このように妥当であると判定された生成テストデータを用いて検証対象装置のシミュレータを用いて擬似テストを実行し、擬似テストによる期待値を生成する。期待値の生成は、例えば次のようにして行われる。
テスト結果の期待値はシミュレータ210にて、生成テストデータを疑似的に実行する事で生成する。シミュレータ210では、レジスタ/メモリ情報などを疑似モデルとして管理しており、生成テストデータを実行する事で各レジスタ/メモリの情報がどの様に変化するかを確認する為の疑似動作が可能となっており、シミュレータ210では、テスト結果の期待値としてシミュレータ210での実行結果を出力する動作を行う。
擬似テスト実行部215の実行終了後に、妥当であると判定された生成テストデータに関しカバレッジ情報更新部216よりカバレッジ情報230の更新を行う。ステップ304まで正常に実行出来た時点で、次の本テストの実行が可能となる。
ステップ305において、妥当であると判定された生成テストデータを用いて検証対象装置に対し本テストが実行される。本テストの実行は、上述のように、図2に示す論理シミュレーション環境220と連動して検証対象装置101の論理シミュレーション(本テスト)を行う。ステップ306において、検証対象装置に対して実行した本テストのテスト結果と期待値とを比較し、論理シミュレーションの結果(テスト結果)が正常かどうかを判定する。テスト結果判定が異常(NG)の場合、ステップ309において、エラーメッセージを出力し、エラー通知を行う。この場合、ステップ311において、カバレッジ情報230よりカバレッジ情報を取得し、テストパラメータを更新し、ステップ301において、テストパタンを更新(未実施のテストパタン選択)し、上述の各ステップが繰り返される。
論理シミュレーションの結果の判定は、シミュレータ210の出力結果である、レジスタ、及びメモリの値や、その他の検証対象装置のリソースの値を対象として、検証対象装置での論理シミュレーションの実行結果と比較を行い、比較結果が等しければ正常、異なっていれば異常と判断し、論理シミュレーションの判定結果とする。
テスト結果判定が正常(OK)の場合は、ステップ307において終了判定を行う。終了判定において、終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は先の各ステップを繰り返す。すなわち、ステップ307では、終了条件(カバレッジ情報の網羅テストの終了、シミュレーション回数、及び総合のテスト時間など)の確認を行い、終了の判定(Y)の場合は、ステップ310において、検証プログラムは終了となる。一方、未終了の判定(N)の場合は、ステップ311において、カバレッジ情報230よりカバレッジ情報を取得し、テストパラメータを更新し、ステップ301において、テストパタンを更新(未実施のテストパタン選択)し、上述の各ステップが繰り返される。
図4は、妥当性チェック部211の具体例を示す図である。ここで、カバレッジ情報として採取するデータは、汎用的に指定する事が可能であるが、図4では一実施例として、プロセッサリソースの組み合わせによるカバレッジ情報を元にして行う網羅テストの例を示す。図中のカバレッジ情報参照部212に示すように、カバレッジ情報414はプロセッサ111のCPU112−115ごとに集計格納され、カバレッジ情報414のフォーマットにて管理されている。また2次元マトリクス415は、CPU112−115各リソースの全ての組み合わせをテーブル構成で管理している。
テストデータ生成部201では、各CPU112−115のカバレッジ情報414より、未実施リソースの項目を検索し、各CPU112−115のテストデータを生成する。生成した各CPU112−115のテストデータをマトリクス415の項目により該当する項目を検索し、マトリクスの該当項目を更新する。
生成テストデータチェック部213では、各CPU112−115のカバレッジ情報414及びマトリクス415の更新が行われているかどうかのチェックを行い、その更新が確認出来ない場合(すなわち既にテスト済のテストデータが生成された場合)、テストデータの妥当性の判定は妥当ではない(NG)とされ、テストデータ再生成の要求を発行する。カバレッジ情報414及びマトリクス415の更新が確認出来た場合(すなわち未だテスト済でないテストデータが生成された場合)、生成テストデータの妥当性の判定が妥当(OK)とされ、次の期待値生成部214へ状態を遷移する。
図5は、図2のステップ308におけるテストパラメータの修正の具体例を示す図である。上述のように、妥当性チェック部211により、生成テストデータが妥当ではないと判断された場合は、テストデータの再生成を行う。本例では、検証対象装置において、CPUで各命令が使用する汎用レジスタの競合に関わる論理を対象としたテストデータの生成の例を示す。
図5に示すように、テストパラメータの修正に係るステップ308は、対象カバレッジ情報解析処理に係るステップ500と、テストパラメータ再生成処理に係るステップ501を備える。ステップ500の対象カバレッジ情報解析処理では、妥当性チェック部211がテストデータの妥当性を判断する際に使用した対象カバレッジ情報を解析し、発生頻度の低いパタンを抽出し、続いてステップ501のテストパラメータ再生成処理において、テストパラメータの再生成を行う。テストパラメータは対象カバレッジ情報と同様のパラメータから構成される。これにより以降生成するテストデータは、ステップ501による再生後のテストパラメータに依存することになる。
図6は、図5におけるカバレッジ情報の一例を示す図である。本例のカバレッジ情報は、先行側命令情報と競合側命令情報の2次元テーブルで構成される。本テーブルにおいて、各々の位置関係(サイクル数)、命令種、競合対象であるレジスタ番号の各要素を満足するテストデータを生成した場合、テスト生成回数が更新される。
命令に関してはプロセッサのアーキテクチャに依存する部分であり、パイプライン動作等を考慮して、カバレッジ採取を行う必要が有る。また、周辺機器に関してもトランザクションのレイテンシ等を考慮し、カバレッジ項目を満足する様な動作を実現する必要が有る。図5に示す動作は一例であるが、本発明の実装にあたっては検証対象装置固有の動作を考慮して、カバレッジ採取及びテストデータ生成に反映する必要が有る。
以上の各ステップは、コンピュータに次のプログラムを実行させることで実施することもできる。すなわち、このプログラムは、コンピュータに、情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させることで行うことができる。また、このプログラムは、CDROM等の記憶媒体に格納して又は通信手段によって提供することも可能である。
本発明は、情報処理装置の論理検証方法及びプログラムに関するものであり、産業上の利用可能性がある。
100 ・・・情報処理端末
101 ・・・検証対象装置
102 ・・・検証プログラム
111 ・・・プロセッサ
120 ・・・システムバス
121 ・・・主記憶装置
201 ・・・テストデータ生成部
202 ・・・カバレッジ情報取得処理部
203 ・・・テストデータ生成処理部
204 ・・・擬似テスト実行処理部
205 ・・・本テスト実行部
206 ・・・本テスト実行処理部
207 ・・・テスト結果判定処理部
208 ・・・期待値
211 ・・・妥当性チェック部
212 ・・・カバレッジ情報参照部
213 ・・・生成テストデータチェック部
214 ・・・期待値生成部
215 ・・・擬似テスト実行部
216 ・・・カバレッジ情報更新部
220 ・・・論理シミュレーション環境
230 ・・・カバレッジ情報
301 ・・・テストパタン更新
302 ・・・テストデータ生成
303 ・・・妥当性判定
304 ・・・擬似テスト実行
305 ・・・本テスト実行
306 ・・・テスト結果判定
307 ・・・終了判定
308 ・・・テストパラメータの修正
309 ・・・エラーメッセージ出力
414 ・・・カバレッジ情報
415 ・・・マトリクス

Claims (5)

  1. 情報処理装置の論理検証方法であって、コンピュータにより実行される、
    情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成するステップと、
    前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定するステップと、
    前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成するステップと、
    前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新するステップと、
    前記生成テストデータを用いて情報処理装置に対し本テストを実行するステップと、
    前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定するステップと、
    前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各ステップを繰り返すステップと、
    を備えたことを特徴とする、方法。
  2. 前記生成テストデータを妥当であると判定するステップにおいて、前記生成テストデータが妥当でないと判定された場合、前記生成テストデータに係るテストパラメータを修正し、前記カバレッジ情報を参照して再度テストデータを生成することを特徴とする、請求項1に記載の方法。
  3. 前記テスト結果が正常かどうかを判定するステップにおいて、前記テスト結果の判定が異常の場合は、エラーメッセージを出力することを特徴とする、請求項1または2に記載の方法。
  4. 前記終了条件を満たさない場合は、前記生成テストデータに係るテストパラメータを更新し、前記各ステップを繰り返すことを特徴とする、請求項1から3のいずれか1項に記載の方法。
  5. コンピュータに、
    情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、
    前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、
    前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、
    前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、
    前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、
    前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、
    前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させるためのプログラム。
JP2013036851A 2013-02-27 2013-02-27 情報処理装置の論理検証方法及びプログラム Active JP6155050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013036851A JP6155050B2 (ja) 2013-02-27 2013-02-27 情報処理装置の論理検証方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013036851A JP6155050B2 (ja) 2013-02-27 2013-02-27 情報処理装置の論理検証方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2014164646A JP2014164646A (ja) 2014-09-08
JP6155050B2 true JP6155050B2 (ja) 2017-06-28

Family

ID=51615172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013036851A Active JP6155050B2 (ja) 2013-02-27 2013-02-27 情報処理装置の論理検証方法及びプログラム

Country Status (1)

Country Link
JP (1) JP6155050B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6291242B2 (ja) * 2013-12-13 2018-03-14 株式会社日立情報通信エンジニアリング 情報処理装置の論理検証方法及びプログラム
CN111382069A (zh) * 2020-03-02 2020-07-07 北京九州云动科技有限公司 一种数据流测试方法及系统
CN111523283B (zh) * 2020-04-16 2023-05-26 北京百度网讯科技有限公司 一种验证处理器的方法、装置、电子设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149440A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 論理回路検証方法、及び論理回路検証装置
JP2009070274A (ja) * 2007-09-14 2009-04-02 Fujitsu Microelectronics Ltd 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法
JP5308098B2 (ja) * 2008-08-13 2013-10-09 株式会社日立情報通信エンジニアリング 情報処理装置試験プログラム及び方法
JP2010267209A (ja) * 2009-05-18 2010-11-25 Fujitsu Semiconductor Ltd 検証支援プログラム、検証支援装置および検証支援方法

Also Published As

Publication number Publication date
JP2014164646A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
JP2022537620A (ja) 人工知能チップ検証
US8560988B2 (en) Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design
CN111936998B (zh) 数据变换流水线的硬件设计的验证
CN109299530A (zh) 一种仿真测试案例生成方法、系统、存储介质和终端
JP6155050B2 (ja) 情報処理装置の論理検証方法及びプログラム
US10592623B2 (en) Assertion statement check and debug
Li et al. Formalizing hardware/software interface specifications
CN117454811A (zh) 待测设计的验证方法及装置
JP6249827B2 (ja) シミュレーション装置及びシミュレーションプログラム
JP6291242B2 (ja) 情報処理装置の論理検証方法及びプログラム
CN115577673A (zh) 一种面向5g基带芯片系统管脚的高效验证方法
US7231619B1 (en) Extended model checking hardware verification
US11023357B1 (en) Method and system for sequential equivalence checking
CN112445528B (zh) 基于流水线约束的结果自校验指令序列填充方法
CN116594830B (zh) 硬件仿真工具、调试方法和存储介质
CN114429051B (zh) 数据流芯片的建模方法、装置、设备及介质
JP6949440B2 (ja) ベクタ生成装置及びベクタ生成用プログラム
JP5625942B2 (ja) 設計検証プログラム,設計検証装置,設計検証方法
EP4016364A1 (en) Computing device and method for developing a system model utilizing a simulation assessment module
CN115732025A (zh) Ram访问冲突的验证方法及验证装置
Wang et al. Accelerating processor verification based on ESL model
CN115048296A (zh) 用于对内存屏障指令有效性进行验证的方法和相关产品
CN117313650A (zh) 一种芯片测试验证方法及其应用装置
CN117313596A (zh) 一种定位逻辑系统设计的错误的方法、设备以及存储介质
Chang et al. Incremental Verification for Physical Synthesis

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170605

R150 Certificate of patent or registration of utility model

Ref document number: 6155050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250