JP2014164646A - 情報処理装置の論理検証方法及びプログラム - Google Patents
情報処理装置の論理検証方法及びプログラム Download PDFInfo
- Publication number
- JP2014164646A JP2014164646A JP2013036851A JP2013036851A JP2014164646A JP 2014164646 A JP2014164646 A JP 2014164646A JP 2013036851 A JP2013036851 A JP 2013036851A JP 2013036851 A JP2013036851 A JP 2013036851A JP 2014164646 A JP2014164646 A JP 2014164646A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test data
- generated
- determined
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000012360 testing method Methods 0.000 claims abstract description 291
- 230000010365 information processing Effects 0.000 claims description 39
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 238000004088 simulation Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成し、生成テストデータの妥当性を判定し、妥当であると判定された生成テストデータを用いて情報処理装置のシミュレータを用いて擬似テストを実行し、擬似テストによる期待値を生成し、その生成テストデータに関しカバレッジ情報を更新するとともに、その生成テストデータを用いて情報処理装置に対し本テストを実行し、本テストのテスト結果と前記期待値とを比較し、テスト結果が正常かどうかを判定する。
【選択図】 図3
Description
(1)情報処理装置の論理検証方法であって、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成するステップと、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定するステップと、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成するステップと、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新するステップと、
前記生成テストデータを用いて情報処理装置に対し本テストを実行するステップと、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定するステップと、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各ステップを繰り返すことを特徴とする、方法。
(2)前記生成テストデータを妥当であると判定するステップにおいて、前記生成テストデータが妥当でないと判定された場合、前記生成テストデータに係るテストパラメータを修正し、前記カバレッジ情報を参照して再度テストデータを生成することを特徴とする、上記(1)に記載の方法。
(3)前記テスト結果が正常かどうかを判定するステップにおいて、前記テスト結果の判定が異常の場合は、エラーメッセージを出力することを特徴とする、上記(1)または(2)に記載の方法。
(4)前記終了条件を満たさない場合は、前記生成テストデータに係るテストパラメータを更新し、前記各ステップを繰り返すことを特徴とする、上記(1)から(3)のいずれかに記載の方法。
(5)コンピュータに、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、
前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させるためのプログラム。
101 ・・・検証対象装置
102 ・・・検証プログラム
111 ・・・プロセッサ
120 ・・・システムバス
121 ・・・主記憶装置
201 ・・・テストデータ生成部
202 ・・・カバレッジ情報取得処理部
203 ・・・テストデータ生成処理部
204 ・・・擬似テスト実行処理部
205 ・・・本テスト実行部
206 ・・・本テスト実行処理部
207 ・・・テスト結果判定処理部
208 ・・・期待値
211 ・・・妥当性チェック部
212 ・・・カバレッジ情報参照部
213 ・・・生成テストデータチェック部
214 ・・・期待値生成部
215 ・・・擬似テスト実行部
216 ・・・カバレッジ情報更新部
220 ・・・論理シミュレーション環境
230 ・・・カバレッジ情報
301 ・・・テストパタン更新
302 ・・・テストデータ生成
303 ・・・妥当性判定
304 ・・・擬似テスト実行
305 ・・・本テスト実行
306 ・・・テスト結果判定
307 ・・・終了判定
308 ・・・テストパラメータの修正
309 ・・・エラーメッセージ出力
414 ・・・カバレッジ情報
415 ・・・マトリクス
Claims (5)
- 情報処理装置の論理検証方法であって、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成するステップと、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定するステップと、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成するステップと、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新するステップと、
前記生成テストデータを用いて情報処理装置に対し本テストを実行するステップと、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定するステップと、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各ステップを繰り返すことを特徴とする、方法。 - 前記生成テストデータを妥当であると判定するステップにおいて、前記生成テストデータが妥当でないと判定された場合、前記生成テストデータに係るテストパラメータを修正し、前記カバレッジ情報を参照して再度テストデータを生成することを特徴とする、請求項1に記載の方法。
- 前記テスト結果が正常かどうかを判定するステップにおいて、前記テスト結果の判定が異常の場合は、エラーメッセージを出力することを特徴とする、請求項1または2に記載の方法。
- 前記終了条件を満たさない場合は、前記生成テストデータに係るテストパラメータを更新し、前記各ステップを繰り返すことを特徴とする、請求項1から3のいずれか1項に記載の方法。
- コンピュータに、
情報処理装置の論理検証の網羅性を管理するカバレッジ情報を参照してテストデータを生成する手順、
前記生成テストデータがテスト済みかどうかを判断し、テスト済みと判断された場合は、前記生成テストデータを妥当でないと判定し、生成テストデータがテスト済みでないと判断された場合は、前記生成テストデータを妥当であると判定する手順、
前記妥当であると判定された前記生成テストデータを用いて前記情報処理装置のシミュレータを用いて擬似テストを実行し、前記擬似テストによる期待値を生成する手順、
前記妥当であると判定された前記生成テストデータに関しカバレッジ情報を更新する手順、
前記生成テストデータを用いて情報処理装置に対し本テストを実行する手順、
前記情報処理装置に対して実行した本テストのテスト結果と前記期待値とを比較し、前記テスト結果が正常かどうかを判定する手順、
前記テスト結果の判定が正常の場合は、終了判定を行い、前記終了判定において終了条件を満たす場合は論理検証を終了し、終了条件を満たさない場合は前記各手順を繰り返す手順、を実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036851A JP6155050B2 (ja) | 2013-02-27 | 2013-02-27 | 情報処理装置の論理検証方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013036851A JP6155050B2 (ja) | 2013-02-27 | 2013-02-27 | 情報処理装置の論理検証方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014164646A true JP2014164646A (ja) | 2014-09-08 |
JP6155050B2 JP6155050B2 (ja) | 2017-06-28 |
Family
ID=51615172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013036851A Active JP6155050B2 (ja) | 2013-02-27 | 2013-02-27 | 情報処理装置の論理検証方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6155050B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015114923A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社日立情報通信エンジニアリング | 情報処理装置の論理検証方法及びプログラム |
CN111382069A (zh) * | 2020-03-02 | 2020-07-07 | 北京九州云动科技有限公司 | 一种数据流测试方法及系统 |
CN111523283A (zh) * | 2020-04-16 | 2020-08-11 | 北京百度网讯科技有限公司 | 一种验证处理器的方法、装置、电子设备及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149440A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 論理回路検証方法、及び論理回路検証装置 |
JP2009070274A (ja) * | 2007-09-14 | 2009-04-02 | Fujitsu Microelectronics Ltd | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
JP2010044622A (ja) * | 2008-08-13 | 2010-02-25 | Hitachi Information & Communication Engineering Ltd | 情報処理装置試験プログラム及び方法 |
JP2010267209A (ja) * | 2009-05-18 | 2010-11-25 | Fujitsu Semiconductor Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
-
2013
- 2013-02-27 JP JP2013036851A patent/JP6155050B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002149440A (ja) * | 2000-11-08 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 論理回路検証方法、及び論理回路検証装置 |
JP2009070274A (ja) * | 2007-09-14 | 2009-04-02 | Fujitsu Microelectronics Ltd | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
JP2010044622A (ja) * | 2008-08-13 | 2010-02-25 | Hitachi Information & Communication Engineering Ltd | 情報処理装置試験プログラム及び方法 |
JP2010267209A (ja) * | 2009-05-18 | 2010-11-25 | Fujitsu Semiconductor Ltd | 検証支援プログラム、検証支援装置および検証支援方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015114923A (ja) * | 2013-12-13 | 2015-06-22 | 株式会社日立情報通信エンジニアリング | 情報処理装置の論理検証方法及びプログラム |
CN111382069A (zh) * | 2020-03-02 | 2020-07-07 | 北京九州云动科技有限公司 | 一种数据流测试方法及系统 |
CN111523283A (zh) * | 2020-04-16 | 2020-08-11 | 北京百度网讯科技有限公司 | 一种验证处理器的方法、装置、电子设备及存储介质 |
CN111523283B (zh) * | 2020-04-16 | 2023-05-26 | 北京百度网讯科技有限公司 | 一种验证处理器的方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP6155050B2 (ja) | 2017-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7270764B2 (ja) | 人工知能チップ検証 | |
US8560988B2 (en) | Apparatus and method thereof for hybrid timing exception verification of an integrated circuit design | |
CN110633200A (zh) | 用于测试智能合约的方法和设备 | |
CN111936998B (zh) | 数据变换流水线的硬件设计的验证 | |
WO2020113526A1 (zh) | 一种芯片验证方法和装置 | |
CN109299530A (zh) | 一种仿真测试案例生成方法、系统、存储介质和终端 | |
JP6155050B2 (ja) | 情報処理装置の論理検証方法及びプログラム | |
CN114721922B (zh) | 一种服务器集群的性能评估方法、计算设备及存储介质 | |
US10592623B2 (en) | Assertion statement check and debug | |
CN117454811A (zh) | 待测设计的验证方法及装置 | |
CN115732025A (zh) | Ram访问冲突的验证方法及验证装置 | |
CN115577673A (zh) | 一种面向5g基带芯片系统管脚的高效验证方法 | |
JP6291242B2 (ja) | 情報処理装置の論理検証方法及びプログラム | |
CN112560393B (zh) | Eda软件工具的比对验证方法及装置 | |
CN116594830B (zh) | 硬件仿真工具、调试方法和存储介质 | |
CN114429051B (zh) | 数据流芯片的建模方法、装置、设备及介质 | |
US11238204B1 (en) | Transmitter test with interpolation | |
EP4016364A1 (en) | Computing device and method for developing a system model utilizing a simulation assessment module | |
JP6949440B2 (ja) | ベクタ生成装置及びベクタ生成用プログラム | |
JP5625942B2 (ja) | 設計検証プログラム,設計検証装置,設計検証方法 | |
Bindu | A Rigorous Approach to Microprocessor Verification using UVM | |
Wang et al. | Accelerating processor verification based on ESL model | |
CN118504488A (zh) | 时序检查方法、装置、设备、存储介质及产品 | |
Kumar et al. | Generation of Coverage based Verification Benchmark Programs for RISC-V Processor | |
CN115048296A (zh) | 用于对内存屏障指令有效性进行验证的方法和相关产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6155050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |