JP5303966B2 - ロードプル測定治具 - Google Patents

ロードプル測定治具 Download PDF

Info

Publication number
JP5303966B2
JP5303966B2 JP2008053235A JP2008053235A JP5303966B2 JP 5303966 B2 JP5303966 B2 JP 5303966B2 JP 2008053235 A JP2008053235 A JP 2008053235A JP 2008053235 A JP2008053235 A JP 2008053235A JP 5303966 B2 JP5303966 B2 JP 5303966B2
Authority
JP
Japan
Prior art keywords
impedance
chebychev
load pull
jig
impedance transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008053235A
Other languages
English (en)
Other versions
JP2009210393A (ja
Inventor
晃秀 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008053235A priority Critical patent/JP5303966B2/ja
Publication of JP2009210393A publication Critical patent/JP2009210393A/ja
Application granted granted Critical
Publication of JP5303966B2 publication Critical patent/JP5303966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、ロードプル測定治具に関する。
高周波電力増幅器に使用されるFET等の能動素子の負荷特性を評価する方法としてロードプル測定が知られている。ここで、ロードプル測定を行うロードプル測定治具について図3を用いて説明する。図3は、ロードプル測定治具の構成図である。マイクロ波帯FET1は、治具4に装着される。マイクロ波帯FET1は、一般的にゲート幅が広く、入出力インピーダンスが低くなっている。治具4の外部には、インピーダンスチューナ9、10が設けられる。インピーダンスチューナ9、10には、同軸線路が用いられる。
マイクロ波長FET1の入力端子2は、1/4波長インピーダンス変成器5及びマイクロストリップ線路7を介して、インピーダンスチューナ9と接続される。同様に、マイクロ波長FET1の出力端子3は、1/4波長インピーダンス変成器6及びマイクロストリップ線路8を介して、インピーダンスチューナ10と接続される。また、1/4波長インピーダンス変成器5、6は、マイクロストリップ線路からなる。マイクロストリップ線路7、8は、同軸線路とインピーダンス変成器とを接続し、高インピーダンスを有する。そして、インピーダンスチューナ9、10には、BiasTee11、12が接続される。
次に動作について説明する。まず、BiasTee11を介して、インピーダンスチューナ9に測定信号が入力される。インピーダンスチューナ9は、高い出力インピーダンスを有する。測定信号は、高インピーダンスのマイクロストリップ線路7を介して、1/4波長インピーダンス変成器5に入力される。1/4波長インピーダンス変成器5によって低インピーダンスに変換する。そして、低インピーダンスのマイクロ波帯FET1の入力端子2に測定信号が入力される。
そして、マイクロ波帯FET1の出力端子3から測定信号が出力される。マイクロ波帯FET1の出力インピーダンスが低いため、1/4波長インピーダンス変成器6によって高インピーダンスに変換する。そして、高インピーダンスのマイクロストリップ線路8を介してインピーダンスチューナ10に測定信号が入力される。その後、インピーダンスチューナ10からBiasTee12を介して出力された測定信号を検出する。そして、インピーダンスチューナ9、10によって負荷インピーダンスを変化させることによりロードプル測定を行う。また、マイクロ波帯FET1への電源供給は、BiasTee11、12を介して行われる。具体的には、BiasTee11、12にそれぞれDCバイアスが供給される。そして、伝送線路を通じてマイクロ波帯FET1に電源が供給される。このような構成により、マイクロ波帯FET1の負荷特性を精度良く容易に測定できるようにしている。このようなロードプル測定治具は、例えば特許文献1に記載されている。
特開平5−126847号公報
上記のロードプル測定冶具には以下の課題がある。
(1)上記のように、マイクロ波帯FET1の入出力インピーダンスは、低インピーダンスである。一方、インピーダンスチューナ9、10に接続されるマイクロストリップ線路7、8は、高インピーダンスである。これらは、1/4波長インピーダンス変成器5、6によって接続されるが、1/4波長インピーダンス変成器5、6は単一周波数の1/4波長によって設計される。このため、広帯域にわたって所望のインピーダンスに変換することが出来ない。
(2)上記のロードプル測定冶具を用いて、マイクロ波帯FET1の広帯域特性を評価する場合、周波数に応じて、1/4波長インピーダンス変成器5、6を替える必要がある。また、1/4波長インピーダンス変成器5、6は、マイクロ波帯FET1と同じ基板上に一体に形成されている。このため、測定信号の周波数が変わるごとにマイクロ波帯FET1を含めて冶具4全体を取り替える必要がある。このように、冶具4とマイクロ波帯FET1を取り替えることにより、測定精度の劣化とロードプル測定にかかる工数の増加が生じる。
(3)上記のロードプル測定冶具を用いた場合、マイクロ波帯FET1の電源供給を外部のBiasTee11、12を通じて行う。このため、マイクロ波帯FET1の評価結果を元に電力増幅器を設計する際に、バイアス回路による負荷インピーダンスの変化を加味しなければならない。また、高出力電力増幅器に用いられるマイクロ波帯FET1のロードプル測定系を構築する際に高価な高耐圧製品を用いる必要がある。
したがって、このようなロードプル測定冶具を用いたロードプル測定では、マイクロ波帯FET1の狭帯域特性は、精度よく測定することが可能である。しかしながら、広帯域特性を評価する場合には複数の冶具を設計・使用する必要がある。また、広帯域信号を評価信号として用いる必要のある特性をロードプル測定で行うには適していない。
本発明は上記のような問題点を解決するためになされたもので、広帯域特性を精度よく測定することができるロードプル測定治具を提供することを目的とする。
本発明にかかるロードプル測定治具は、インピーダンスチューナを用いて、被測定素子の特性を評価するロードプル測定治具であって、前記被測定素子を装着する治具と、前記インピーダンスチューナと前記被測定素子との間の伝送線路に設けられたチェビチェフインピーダンス変成器を有するものである。
本発明によれば、広帯域特性を精度よく測定することができるロードプル測定治具を提供することができる。
本発明にかかるロードプル測定治具について図1を用いて説明する。図1は、ロードプル測定治具の構成図である。
ロードプル測定治具は、高出力の能動素子である被測定素子20の負荷特性を評価するものである。被測定素子20は、入出力インピーダンスが低くなっている。被測定素子20としてマイクロ波帯FETを用いた場合、ゲート幅を広くすることにより、入出力インピーダンスが低くなっている。被測定素子20は、治具23に装着される。治具23の外部には、インピーダンスチューナ32、33が設けられる。具体的には、被測定素子20の入出力端に、それぞれインピーダンスチューナ32、33が接続される。そして、インピーダンスチューナ32、33によって負荷を変化させることにより、被測定素子20の出力・効率・歪み特性の負荷依存性や入力電力依存性等の電気的特性を調べることができる。また、測定系は、被測定素子20と比較して、インピーダンスが高く設定されている。従って、被測定素子20とインピーダンスチューナ32、33とは、インピーダンス・マッチングしていない。このため、被測定素子20とインピーダンスチューナ32、33との間の伝送線路には、チェビチェフインピーダンス変成器24、25がそれぞれ設けられる。
チェビチェフインピーダンス変成器24、25は、階段状の伝送線路により構成される。例えば、チェビチェフインピーダンス変成器24、25は、階段状のマイクロストリップ線路により構成される。チェビチェフインピーダンス変成器24、25は、広帯域整合を行うことができる。すなわち、チェビチェフインピーダンス変成器24、25は、広帯域の周波数に対して最良の整合となるように整合を行う。また、各段の長さ、幅、および段数を変更することにより、所望の周波数帯域で、不整合を所望の反射係数に押さえることが出来る。そして、所望の帯域幅にわたって所望のインピーダンス変換を行うことが出来る。これにより、所望の帯域幅にわたってロードプル測定が行うことが出来る。
次に、ロードプル測定治具の動作について説明する。まず、インピーダンスチューナ32に測定信号が入力される。インピーダンスチューナ32は、高い出力インピーダンスを有する。このため、チェビチェフインピーダンス変成器24によって低インピーダンスに変換する。すなわち、チェビチェフインピーダンス変成器24の入力側は高インピーダンス、チェビチェフインピーダンス変成器24の出力側は低インピーダンスになっている。次に、低インピーダンスの被測定素子20の入力端子に測定信号が入力される。
そして、被測定素子20の出力端子から測定信号を出力する。被測定素子20の出力インピーダンスが低いため、チェビチェフインピーダンス変成器25によって高インピーダンスに変換する。すなわち、チェビチェフインピーダンス変成器25の入力側は低インピーダンス、チェビチェフインピーダンス変成器25の出力側は高インピーダンスになっている。そして、インピーダンスチューナ33に測定信号が入力される。その後、インピーダンスチューナ33から出力された測定信号を検出する。そして、インピーダンスチューナ32、33により負荷インピーダンスを変化させることによりロードプル測定を行う。
このように、本発明にかかるロードプル測定治具は、インピーダンスチューナ32、33と被測定素子20との間の伝送線路には、チェビチェフインピーダンス変成器24、25がそれぞれ設けられている。すなわち、チェビチェフインピーダンス変成器24、25によって、インピーダンスチューナ32、33と被測定素子20とのインピーダンス・マッチングが行われる。このように、本発明では、インピーダンス変成器として、低インピーダンスのチェビチェフインピーダンス変成器24、25を用いる。これにより、低インピーダンスの被測定素子20とインピーダンス変成器との間に不連続部分が生じにくい。このため、不連続部分による反射を低減することができ、測定精度の向上を図ることができる。
また、チェビチェフインピーダンス変成器24、25は、1/4波長インピーダンス変成器と異なり、広帯域の周波数に対してインピーダンス・マッチングを行うことができる。これにより、被測定素子20の負荷特性を広帯域にわたって精度良く容易に測定できる。そして、インピーダンス変成器の広帯域化によって、評価用信号に広帯域信号を必要とする特性評価を行うことが出来る様になる。
例えば、4GHzでの1/4波長インピーダンス変成器では、リターンロス−20dB以下(通過損失0.06dB)の帯域幅が約360MHzである。これに対して、4GHzを帯域内に含む6段構成のチェビチェフインピーダンス変成器では、約4GHzにわたってリターンロス−20dBを実現できる。すなわち、チェビチェフインピーダンス変成器を用いることにより、1/4波長インピーダンス変成器と比較して、広帯域化が実現できる。換言すると、ロードプル測定治具内のインピーダンストランス部における帯域幅が改善される。
具体的には、1/4波長インピーダンス変成器を10回以上取り替えて測定する周波数範囲を、本発明のロードプル測定治具1点で測定することができる。すなわち、1/4波長インピーダンス変成器のように周波数に応じてインピーダンス変成器を取り替えること無く、広帯域にわたってロードプル測定が行えるようになる。また、チェビチェフインピーダンス変成器24、25の段数を増やすことによって、さらに帯域幅を増やすこともできる。これにより、治具4と被測定素子20の取り替えによる測定精度の劣化とロードプル測定にかかる工程数の増加を抑えることができる。従って、簡便にロードプル測定を行うことができる。そして、被測定素子20の周波数変更による治具再設計が不要となることにより、コストを抑えることができる。
実施の形態.
本実施の形態にかかるロードプル測定治具について図2を用いて説明する。図2は、ロードプル測定治具の構成図である。
被測定素子20としては、例えばマイクロ波帯FETを用いることができる。被測定素子20は、治具23に装着される。また、治具23の外部において、測定信号の入出力側にインピーダンスチューナ32、33がそれぞれ設けられる。なお、それ以外の構成要素は、全て治具23内に設けられる。インピーダンスチューナ32、33には、同軸線路が用いられる。
まず、被測定素子20の入力側について説明する。インピーダンスチューナ32と被測定素子20の入力端子21とは、DCカット30、マイクロストリップ線路28、チェビチェフインピーダンス変成器24を介して接続される。すなわち、インピーダンスチューナ32、DCカット30、マイクロストリップ線路28、チェビチェフインピーダンス変成器24、被測定素子20の入力端子21の順に接続されている。また、バイアス回路26は、チェビチェフインピーダンス変成器24に接続される。そして、被測定素子20には、チェビチェフインピーダンス変成器24を介してバイアス回路26から電源が供給される。
次に、被測定素子20の出力側について説明する。出力側は、入力側と対称的の構成を有する。具体的には、被測定素子20の出力端子22とインピーダンスチューナ33とは、チェビチェフインピーダンス変成器25、マイクロストリップ線路29、DCカット31を介して接続される。すなわち、被測定素子20の出力端子22、チェビチェフインピーダンス変成器25、マイクロストリップ線路29、DCカット31、インピーダンスチューナ33の順に接続されている。また、バイアス回路27は、チェビチェフインピーダンス変成器25に接続される。そして、被測定素子20には、チェビチェフインピーダンス変成器25を介してバイアス回路27から電源が供給される。
インピーダンスチューナ32、33は、出力インピーダンスが高くなっている。また、マイクロストリップ線路28、29は、高インピーダンスを有する。一方、被測定素子20は、入出力インピーダンスが低くなっている。このため、インピーダンスチューナ32、33と被測定素子20との間の伝送線路にそれぞれインピーダンス変成器が配置される。本発明では、インピーダンス変成器として、チェビチェフインピーダンス変成器24、25を用いる。チェビチェフインピーダンス変成器24、25は、階段状のマイクロストリップ線路により構成される。
次に、ロードプル測定治具の動作について説明する。まず、インピーダンスチューナ32に測定信号が入力される。インピーダンスチューナ32は、高い出力インピーダンスを有する。DCカット30を介して、高インピーダンスのマイクロストリップ線路28に測定信号が入力される。マイクロストリップ線路28から出力された測定信号は、チェビチェフインピーダンス変成器24に入力される。チェビチェフインピーダンス変成器24によって低インピーダンスに変換される。そして、低インピーダンスの被測定素子20の入力端子21に測定信号が入力される。被測定素子20の出力端子22から測定信号を出力する。被測定素子20の出力インピーダンスが低いため、チェビチェフインピーダンス変成器25によって高インピーダンスに変換する。そして、高インピーダンスのマイクロストリップ線路29に測定信号が入力される。マイクロストリップ線路29から出力された測定信号は、DCカット31を介して、インピーダンスチューナ33に入力される。その後、インピーダンスチューナ33から出力された測定信号を検出する。そして、インピーダンスチューナ32、33により負荷インピーダンスを変化させることによりロードプル測定を行う。また、被測定素子20には、バイアス回路26、27によって電源が供給される。具体的には、バイアス回路26、27にDCバイアスが供給される。そして、伝送線路を通じて被測定素子20に電源が供給される。
このように、本実施の形態にかかるロードプル測定治具では、インピーダンスチューナ32、33と被測定素子20との間の伝送線路に、チェビチェフインピーダンス変成器25、26がそれぞれ設けられている。このため、上記のように、反射を低減することができ、測定精度の向上を図ることができる。また、インピーダンス変成器の広帯域化によって、評価用信号に広帯域信号を必要とする特性評価を行うことが出来る様になる。これにより、被測定素子20の負荷特性を広帯域にわたって精度良く容易に測定できる。また、被測定素子20の周波数変更による治具再設計が不要となることにより、コストを抑えることができる。
また、本実施の形態にかかるロードプル測定冶具は、マイクロストリップ線路より構成される伝送線路に、バイアス回路26、27及びDCカット30、31を有する。なお、DCカット30、31は、測定系へのDC成分流入を防ぐために設けられる。バイアス回路26、27を電力増幅器の設計と同じバイアス回路で設計すれば、実パネルに近い状態でのロードプル測定が可能となる。すなわち、パネル搭載条件に近い状態で、被測定素子20のロードプル測定を行うことができる。さらに、ロードプル測定系内に構成されるBiasTeeが不要となる。また、ロードプル測定系を構築する際に、高価な高耐圧製品を用いる必要がない。このように、ロードプル測定系の構成品が削減され、測定系のキャリブレーション精度の向上、コスト低減を行うことが出来るようになる。また、バイアス回路26、27は、表面実装部品で構成することによって容易に回路の変更を行うことが出来る。さらに、バイアス回路26、27には、被測定素子20の発振を抑制するための回路や、RFカット用の回路を含めることも出来る。


測定系のインピーダンスは通常測定器も含め50Ωとなっている。すなわち、インピーダンスチューナ32、33は、50Ωのインピーダンスを有する。このため、インピーダンスチューナ32、33と接続されるマイクロストリップ線路28、29も、50Ωのインピーダンスを有する。また、チェビチェフインピーダンス変成器24は、50Ωの入力インピーダンスを有する。そして、チェビチェフインピーダンス変成器25は、50Ωの出力インピーダンスを有する。このように、本実施の形態では、これらのインピーダンスが50Ωとなるように設計したがこれに限らない。すなわち、接続する系のインピーダンスにあわせて設計することにより、様々な測定系にも対応することが出来る。
また、被測定素子20によっては、入力インピーダンスと出力インピーダンスが大きく異なっている場合がある。この場合、チェビチェフインピーダンス変成器24、25のインピーダンス変換比を入出力別々に設計することで対応できる。
本実施の形態では、チェビチェフインピーダンス変成器24、25及び伝送線路をマイクロストリップ線路によって構成したがこれに限らない。被測定素子20の入出力端が同軸形状であれば、同軸で設計すればよいし、その他の伝送線路形状にしてもよい。
チェビチェフインピーダンス変成器24、25は、上記のように、マイクロストリップ線路によって構成される。すなわち、裏面を設置導体で覆った誘電体基板の上面に、線路導体を配して構成される。チェビチェフインピーダンス変成器24、25は、インピーダンス変換比が大きい。このため、誘電体基板で構成されるチェビチェフインピーダンス変成器24、25の幅が被測定素子20の入出力端子21、22と大きく寸法が異なる場合がある。また、測定系に寸法上の制約等により、チェビチェフインピーダンス変成器24、25の大きさが制約される場合がある。このような場合、チェビチェフインピーダンス変成器24、25の誘電体基板の誘電率と厚みを変更する。これにより、チェビチェフインピーダンス変成器24、25の幅や寸法変更を行うことが出来る。そして、ロードプル測定治具の大きさを抑えることができる。
本発明にかかるロードプル測定治具の構成図である。 実施の形態にかかるロードプル測定治具の構成図である。 ロードプル測定治具の構成図である。
符号の説明
1 マイクロ波帯FET、2 入力端子、3 出力端子、4 治具、
5 1/4波長インピーダンス変成器、6 1/4波長インピーダンス変成器、
7 マイクロストリップ線路、8 マイクロストリップ線路、
9 インピーダンスチューナ、10 インピーダンスチューナ、11 BiasTee、
12 BiasTee、
20 被測定素子、21 入力端子、22 出力端子、23 治具、
24 チェビチェフインピーダンス変成器、25 チェビチェフインピーダンス変成器、
26 バイアス回路、27 バイアス回路、28 マイクロストリップ線路、
29 マイクロストリップ線路、30 DCカット、31 DCカット、
32 インピーダンスチューナ、33 インピーダンスチューナ

Claims (6)

  1. インピーダンスチューナを用いて、被測定素子の特性を評価するロードプル測定治具であって、
    前記被測定素子を装着する治具と、
    前記インピーダンスチューナと前記被測定素子との間の伝送線路に設けられたチェビチェフインピーダンス変成器と、
    前記チェビチェフインピーダンス変成器を介して前記被測定素子に電源を供給するバイアス回路と、
    前記インピーダンスチューナと前記チェビチェフインピーダンス変成器との間の伝送線路に設けられたDCカットと、
    を有するロードプル測定治具。
  2. 前記バイアス回路は、表面実装部品により構成される請求項1に記載のロードプル測定治具。
  3. 前記バイアス回路は、電力増幅器の設計と同じバイアス回路により設計された請求項1又は2に記載のロードプル測定治具。
  4. 前記バイアス回路は、前記被測定素子の発振を抑制するための回路を含む、
    請求項1〜3のいずれか1項に記載のロードプル測定治具。
  5. 前記バイアス回路は、高周波をカットするための回路を含む、
    請求項1〜3のいずれか1項に記載のロードプル測定治具。
  6. 前記チェビチェフインピーダンス変成器は、誘電体基板の上面に線路導体を配して構成され、
    前記誘電体基板の誘電率及び厚みは、前記チェビチェフインピーダンス変成器の寸法上の制約を考慮して選択されており、
    前記寸法上の制約には、前記チェビチェフインピーダンス変成器の前記被測定素子側の幅が前記DCカット側の幅より大きく、且つ前記チェビチェフインピーダンス変成器の前記被測定素子側の幅が前記チェビチェフインピーダンス変成器の前記被測定素子側に配置された入出力端子の幅より大きいことが含まれる、
    請求項1〜5のいずれか1項に記載のロードプル測定治具。
JP2008053235A 2008-03-04 2008-03-04 ロードプル測定治具 Expired - Fee Related JP5303966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008053235A JP5303966B2 (ja) 2008-03-04 2008-03-04 ロードプル測定治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008053235A JP5303966B2 (ja) 2008-03-04 2008-03-04 ロードプル測定治具

Publications (2)

Publication Number Publication Date
JP2009210393A JP2009210393A (ja) 2009-09-17
JP5303966B2 true JP5303966B2 (ja) 2013-10-02

Family

ID=41183709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008053235A Expired - Fee Related JP5303966B2 (ja) 2008-03-04 2008-03-04 ロードプル測定治具

Country Status (1)

Country Link
JP (1) JP5303966B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112485651B (zh) * 2020-11-30 2021-09-14 电子科技大学 基于切比雪夫的模拟电路元件故障参数识别方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496554U (ja) * 1977-12-21 1979-07-07
JPS57151873A (en) * 1981-03-16 1982-09-20 Nec Corp Device for measuring transistor power gain
JPS636904A (ja) * 1986-06-26 1988-01-12 Nec Corp 電力分配回路
JPH05126847A (ja) * 1991-11-01 1993-05-21 Mitsubishi Electric Corp ロードプル測定冶具
JPH05333088A (ja) * 1992-05-28 1993-12-17 Nec Corp 半導体測定装置
JPH11295383A (ja) * 1998-04-15 1999-10-29 Mitsubishi Electric Corp マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置
JP2001016053A (ja) * 1999-06-29 2001-01-19 Kyocera Corp 高周波用電力増幅器
JP2001127568A (ja) * 1999-10-26 2001-05-11 Kyocera Corp 高周波用電力増幅器
JP2005086536A (ja) * 2003-09-09 2005-03-31 National Institute Of Information & Communication Technology プリントアンテナ
JP2007281784A (ja) * 2006-04-05 2007-10-25 Ykc:Kk 自己補対アンテナ

Also Published As

Publication number Publication date
JP2009210393A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
US11652448B2 (en) Transmitting and receiving device having a wide-band HF power amplifier, in particular an N-way Doherty amplifier having active load modulation
US10199994B2 (en) Doherty amplifier and power amplifier
Tang et al. Analysis and design of compact two-way Wilkinson power dividers using coupled lines
KR20180125958A (ko) Pim 측정들을 위한 필터 구조물들
US7676252B2 (en) Filter circuit having plural resonator blocks with a phase adjustment unit
US7265534B2 (en) Test system for device characterization
JP5303966B2 (ja) ロードプル測定治具
Cabello-Sánchez et al. Transmission loss in coplanar waveguide and planar Goubau line between 0.75 THz and 1.1 THz
López-Fernández et al. Wideband ultralow-noise cryogenic InP IF amplifiers for the Herschel mission radiometers
Malmqvist et al. E/W-band CPW-based amplifier MMICs fabricated in a 60 nm GaN-on-Silicon foundry process
Tran et al. Study and design of wide band low noise amplifier operating at C band
CN101436701A (zh) 微波低波段超微型平衡放大器
JP5203775B2 (ja) 2倍高調波抑圧回路
Munir et al. Two-stage S-band LNA development using non-simultaneous conjugate match technique
Yadav Optimizing the Doherty amplifier: Design of a 3-GHz GaN Doherty amplifier achieving 60% efficiency
Curutchet et al. Early demonstration of a high VSWR microwave coaxial programmable impedance tuner with coaxial slugs
JP4533987B2 (ja) 周波数変換方法及び周波数変換器
Sandström Design and realization of a 6 GHz doherty power amplifier from load-pull measurement data
Tekin et al. Compact wide-band gysel power divider
Figur et al. RF-MEMS multi-mode-matching networks for GaN power transistors
Andersson LNA Design for Radio Navigation Satellite System Receivers
Aziz et al. Low noise amplifier circuit design for 5 GHz to 6 GHz
Navneeta Design and Test of an L-Band (GNSS) Low Noise Amplifier and Limiter
Weijun et al. A Radial Stub Test Circuit for Microwave Power Devices3
TWM642232U (zh) 射頻s參數量測裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees