JPH11295383A - マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置 - Google Patents
マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置Info
- Publication number
- JPH11295383A JPH11295383A JP10104405A JP10440598A JPH11295383A JP H11295383 A JPH11295383 A JP H11295383A JP 10104405 A JP10104405 A JP 10104405A JP 10440598 A JP10440598 A JP 10440598A JP H11295383 A JPH11295383 A JP H11295383A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- frequency
- semiconductor transistor
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Junction Field-Effect Transistors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Amplifiers (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高周波用トランジスタの使用周波数より低い
周波数でバーンインを行い、使用周波数でバーンインを
行ったのと同様の効果を得る。 【解決手段】 トランジスタの使用周波数より低く、か
つ、該トランジスタの不純物準位中の不純物の応答周波
数より高い周波数を用いてバーンインを行う。
周波数でバーンインを行い、使用周波数でバーンインを
行ったのと同様の効果を得る。 【解決手段】 トランジスタの使用周波数より低く、か
つ、該トランジスタの不純物準位中の不純物の応答周波
数より高い周波数を用いてバーンインを行う。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ波帯域、特
に、１ＧＨｚ以上の帯域で用いられる半導体装置のバー
ンイン方法に関する。
に、１ＧＨｚ以上の帯域で用いられる半導体装置のバー
ンイン方法に関する。
【０００２】
【従来の技術】マイクロ波帯域（数１００ＭＨｚ〜１０
０ＧＨｚ）、特に、１ＧＨｚ以上の高周波帯域で用いら
れる半導体トランジスタには、ＧａＡｓ等の化合物半導
体が用いられるが、かかる化合物半導体の表面や内部に
は各種の不純物準位が存在する。これらの準位中には、
トランジスタの受ける電気的なストレスにより準位の消
滅等による経時変化をおこすものがあるため、トランジ
スタの信頼性の点から、予めトランジスタに電気的スト
レスを加えて経時変化を起こさせておくバーンインが行
われる。
０ＧＨｚ）、特に、１ＧＨｚ以上の高周波帯域で用いら
れる半導体トランジスタには、ＧａＡｓ等の化合物半導
体が用いられるが、かかる化合物半導体の表面や内部に
は各種の不純物準位が存在する。これらの準位中には、
トランジスタの受ける電気的なストレスにより準位の消
滅等による経時変化をおこすものがあるため、トランジ
スタの信頼性の点から、予めトランジスタに電気的スト
レスを加えて経時変化を起こさせておくバーンインが行
われる。
【０００３】図１４は、従来のバーンイン装置の概略図
であり、図中、１はトランジスタ、２はパッケージ、３
は使用周波数での整合回路であり、バーンインが行われ
ている半導体装置は、パッケージ内に整合回路を備えた
内部整合型ＦＥＴとなっている。バーンインは、トラン
ジスタ１に、所定のドレイン電圧を印加しながら、信号
源５から出力された周波数信号（例えば２０ＧＨｚ）を
アンプ７で増幅し、パワーモニタ６で入力および出力の
マイクロ波電力をモニタしながらトランジスタ１のゲー
ト部に入力し、かかる状態で所定時間保持することによ
り行われる。
であり、図中、１はトランジスタ、２はパッケージ、３
は使用周波数での整合回路であり、バーンインが行われ
ている半導体装置は、パッケージ内に整合回路を備えた
内部整合型ＦＥＴとなっている。バーンインは、トラン
ジスタ１に、所定のドレイン電圧を印加しながら、信号
源５から出力された周波数信号（例えば２０ＧＨｚ）を
アンプ７で増幅し、パワーモニタ６で入力および出力の
マイクロ波電力をモニタしながらトランジスタ１のゲー
ト部に入力し、かかる状態で所定時間保持することによ
り行われる。
【０００４】
【発明が解決しようとする課題】かかるバーンインで
は、周波数整合を完全にとらないと、治具や配線の寄生
インダクタンスや容量により反射波が生じ、高周波信号
をトランジスタに加えることが出来ず、特に１ＧＨｚ以
上の高周波帯域ではかかる整合をとるのが困難であっ
た。また、かかる整合をとるためには整合回路の配線寸
法を高精度で作製することが必要となり、整合回路のコ
ストが高くなるとともに、アンプ等の周辺機器も高価で
あり、コストが高くなるという問題があった。
は、周波数整合を完全にとらないと、治具や配線の寄生
インダクタンスや容量により反射波が生じ、高周波信号
をトランジスタに加えることが出来ず、特に１ＧＨｚ以
上の高周波帯域ではかかる整合をとるのが困難であっ
た。また、かかる整合をとるためには整合回路の配線寸
法を高精度で作製することが必要となり、整合回路のコ
ストが高くなるとともに、アンプ等の周辺機器も高価で
あり、コストが高くなるという問題があった。
【０００５】これに対して、発明者は鋭意研究の結果、
半導体の不純物準位は、印加された高周波の電気的スト
レスによりバーンインされるが、かかるバーンインの効
果は、実際の使用周波数より低い周波数を用いたバーン
インでも得ることができるが、一定以下の低い周波数で
は、不純物準位中の不純物が電気的ストレスに応答して
動き出すため、使用周波数と同じバーンインの効果が得
られなくなることを見出した。即ち、不純物準位中の不
純物は夫々、異なった応答周波数（応答速度の逆数）を
有するため、かかる不純物準位の応答周波数より速く電
界を交流的に変化させてバーンインを行った場合は、不
純物が電界変化に追従できず、移動できない。しかし、
バーンイン周波数を低くして、応答周波数より低くした
場合、不純物が動き出し、かかる不純物が動かない条件
で行っていた使用周波数帯域におけるバーンインとは、
不純物のふるまいが異なり、同様のバーンイン効果が得
られなくなる。
半導体の不純物準位は、印加された高周波の電気的スト
レスによりバーンインされるが、かかるバーンインの効
果は、実際の使用周波数より低い周波数を用いたバーン
インでも得ることができるが、一定以下の低い周波数で
は、不純物準位中の不純物が電気的ストレスに応答して
動き出すため、使用周波数と同じバーンインの効果が得
られなくなることを見出した。即ち、不純物準位中の不
純物は夫々、異なった応答周波数（応答速度の逆数）を
有するため、かかる不純物準位の応答周波数より速く電
界を交流的に変化させてバーンインを行った場合は、不
純物が電界変化に追従できず、移動できない。しかし、
バーンイン周波数を低くして、応答周波数より低くした
場合、不純物が動き出し、かかる不純物が動かない条件
で行っていた使用周波数帯域におけるバーンインとは、
不純物のふるまいが異なり、同様のバーンイン効果が得
られなくなる。
【０００６】発明者の知見によれば、かかる不純物準位
中の不純物が動き出す周波数は、ＧａＡｓ等の半導体で
は１００ＭＨｚ以下であり、１００ＭＨｚ以上の周波数
ならば１ＧＨｚでも１００ＧＨｚでも不純物の物理的な
振る舞いは同じである。また、１００ＭＨｚ以上の周波
数であれば、半導体の過渡熱応答周波数である数ＭＨｚ
より十分高い周波数であるため、熱的な影響も防止する
ことができる。これより、１００ＭＨｚ以上の周波数を
用いてバーンインすれば、実際の使用周波数である１８
ＧＨｚや４０ＧＨｚでバーンインを行った場合と、同じ
バーンイン効果を得ることができると考えられる。
中の不純物が動き出す周波数は、ＧａＡｓ等の半導体で
は１００ＭＨｚ以下であり、１００ＭＨｚ以上の周波数
ならば１ＧＨｚでも１００ＧＨｚでも不純物の物理的な
振る舞いは同じである。また、１００ＭＨｚ以上の周波
数であれば、半導体の過渡熱応答周波数である数ＭＨｚ
より十分高い周波数であるため、熱的な影響も防止する
ことができる。これより、１００ＭＨｚ以上の周波数を
用いてバーンインすれば、実際の使用周波数である１８
ＧＨｚや４０ＧＨｚでバーンインを行った場合と、同じ
バーンイン効果を得ることができると考えられる。
【０００７】これに対して、特開昭６０−３３０６６号
公報には、高周波用トランジスタのゲート電極に低周波
信号（１０ＭＨｚ以下）を印加してバーンインを行う方
法が記載されているが、１０ＭＨｚ以下のような低い周
波数では、不純物準位中の不純物が動き出すため、使用
周波数（１００ＭＨｚ〜２０ＧＨｚ）で行うバーンイン
と同じ効果を得ることはできないと考えられる。
公報には、高周波用トランジスタのゲート電極に低周波
信号（１０ＭＨｚ以下）を印加してバーンインを行う方
法が記載されているが、１０ＭＨｚ以下のような低い周
波数では、不純物準位中の不純物が動き出すため、使用
周波数（１００ＭＨｚ〜２０ＧＨｚ）で行うバーンイン
と同じ効果を得ることはできないと考えられる。
【０００８】そこで、本発明は、高周波用トランジスタ
の使用周波数より低い周波数でバーンインを行い、使用
周波数でバーンインを行ったのと同様の効果を得る半導
体装置の製造方法を提供することを目的とする。
の使用周波数より低い周波数でバーンインを行い、使用
周波数でバーンインを行ったのと同様の効果を得る半導
体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、マイクロ波帯
域用半導体トランジスタ装置にバーンイン周波数の信号
を入力して、半導体トランジスタのバーンインを行うバ
ーンイン方法であって、上記バーンイン周波数が、上記
半導体トランジスタ装置の使用周波数より低く、かつ、
該半導体トランジスタの不純物準位中の不純物の応答周
波数より高いことを特徴とする半導体トランジスタのバ
ーンイン方法である。かかる方法を用いることにより、
実際の使用周波数（マイクロ波帯域（数１００ＭＨｚ〜
１００ＧＨｚ））より低いバーンイン周波数でバーンイ
ンを行っても、使用周波数を用いてバーンインを行った
のと同じバーンイン効果が得られるからである。
域用半導体トランジスタ装置にバーンイン周波数の信号
を入力して、半導体トランジスタのバーンインを行うバ
ーンイン方法であって、上記バーンイン周波数が、上記
半導体トランジスタ装置の使用周波数より低く、かつ、
該半導体トランジスタの不純物準位中の不純物の応答周
波数より高いことを特徴とする半導体トランジスタのバ
ーンイン方法である。かかる方法を用いることにより、
実際の使用周波数（マイクロ波帯域（数１００ＭＨｚ〜
１００ＧＨｚ））より低いバーンイン周波数でバーンイ
ンを行っても、使用周波数を用いてバーンインを行った
のと同じバーンイン効果が得られるからである。
【００１０】上記バーンイン周波数は、上記半導体トラ
ンジスタの過渡熱応答周波数より高いことが好ましい。
過渡熱応答周波数より高い周波数でバーンインを行った
場合、バーンイン中に過渡熱応答による熱が発生せず、
バーンイン条件が変わってしまうことが防止できるため
である。
ンジスタの過渡熱応答周波数より高いことが好ましい。
過渡熱応答周波数より高い周波数でバーンインを行った
場合、バーンイン中に過渡熱応答による熱が発生せず、
バーンイン条件が変わってしまうことが防止できるため
である。
【００１１】上記使用周波数は、１ＧＨｚ以上であるこ
とが好ましい。かかる使用周波数の高い半導体トランジ
スタのバーンインを、低いバーンイン周波数で行えるか
らである。
とが好ましい。かかる使用周波数の高い半導体トランジ
スタのバーンインを、低いバーンイン周波数で行えるか
らである。
【００１２】上記バーンイン周波数は、１０ＭＨｚ〜１
ＧＨｚの範囲から選択されることが好ましい。
ＧＨｚの範囲から選択されることが好ましい。
【００１３】上記バーンイン周波数は、特に、１００Ｍ
Ｈｚ〜１ＧＨｚの範囲から選択されることが好ましい。
Ｈｚ〜１ＧＨｚの範囲から選択されることが好ましい。
【００１４】上記半導体トランジスタ装置は、上記使用
周波数に対する入力整合回路と、上記半導体トランジス
タと、上記使用周波数に対する出力整合回路と、を一体
に備えたものであっても良い。
周波数に対する入力整合回路と、上記半導体トランジス
タと、上記使用周波数に対する出力整合回路と、を一体
に備えたものであっても良い。
【００１５】上記半導体トランジスタ装置に、上記バー
ンイン周波数に対する入出力整合回路を接合させてバー
ンインを行うものであっても良い。
ンイン周波数に対する入出力整合回路を接合させてバー
ンインを行うものであっても良い。
【００１６】上記出力整合回路の負荷部が、抵抗Ｒから
なり、上記半導体トランジスタをＡ級動作させるもので
あっても良い。かかる方法により、Ａ級動作する半導体
トランジスタのバーンインが可能となるからである。
なり、上記半導体トランジスタをＡ級動作させるもので
あっても良い。かかる方法により、Ａ級動作する半導体
トランジスタのバーンインが可能となるからである。
【００１７】上記出力整合回路の負荷部が、抵抗Ｒと、
該抵抗Ｒと並列接続されて上記バーンイン周波数に共振
するＬＣ並列回路と、からなり、上記半導体トランジス
タをＣ級動作させるものであっても良い。かかる方法に
より、Ｃ級動作する半導体トランジスタのバーンインが
可能となるからである。
該抵抗Ｒと並列接続されて上記バーンイン周波数に共振
するＬＣ並列回路と、からなり、上記半導体トランジス
タをＣ級動作させるものであっても良い。かかる方法に
より、Ｃ級動作する半導体トランジスタのバーンインが
可能となるからである。
【００１８】上記出力整合回路の負荷部は、抵抗Ｒと、
該抵抗Ｒと並列接続されて上記バーンイン周波数に共振
する第１のＬＣ並列回路と、該抵抗Ｒ及び該第１のＬＣ
並列回路とトランジスタの出力側との間に直列接続され
て上記バーンイン周波数の３倍波に共振する第２のＬＣ
並列回路と、からなり、上記半導体トランジスタをＦ級
動作させるものであっても良い。かかる方法により、Ｆ
級動作する半導体トランジスタのバーンインが可能とな
るからである。
該抵抗Ｒと並列接続されて上記バーンイン周波数に共振
する第１のＬＣ並列回路と、該抵抗Ｒ及び該第１のＬＣ
並列回路とトランジスタの出力側との間に直列接続され
て上記バーンイン周波数の３倍波に共振する第２のＬＣ
並列回路と、からなり、上記半導体トランジスタをＦ級
動作させるものであっても良い。かかる方法により、Ｆ
級動作する半導体トランジスタのバーンインが可能とな
るからである。
【００１９】また、本発明は、マイクロ波帯域用半導体
トランジスタ装置にバーンイン周波数の信号を入力して
該半導体トランジスタのバーンインを行うバーンイン装
置であって、上記バーンイン周波数の信号源と、該信号
源に入力側を接続させた上記半導体トランジスタ装置
と、該半導体トランジスタ装置の出力側に接続された負
荷部とからなり、上記バーンイン周波数が、上記半導体
トランジスタ装置の使用周波数より低く、かつ該半導体
トランジスタの不純物準位中の不純物の応答周波数より
高いことを特徴とするバーンイン装置でもある。かかる
バーンイン装置を用いることにより、バーンイン周波数
における整合を容易にとることができるからである。
トランジスタ装置にバーンイン周波数の信号を入力して
該半導体トランジスタのバーンインを行うバーンイン装
置であって、上記バーンイン周波数の信号源と、該信号
源に入力側を接続させた上記半導体トランジスタ装置
と、該半導体トランジスタ装置の出力側に接続された負
荷部とからなり、上記バーンイン周波数が、上記半導体
トランジスタ装置の使用周波数より低く、かつ該半導体
トランジスタの不純物準位中の不純物の応答周波数より
高いことを特徴とするバーンイン装置でもある。かかる
バーンイン装置を用いることにより、バーンイン周波数
における整合を容易にとることができるからである。
【００２０】上記半導体トランジスタ装置は、上記使用
周波数に対する入力整合回路と、上記半導体トランジス
タと、上記使用周波数に対する出力整合回路と、を一体
に備えたことが好ましい。
周波数に対する入力整合回路と、上記半導体トランジス
タと、上記使用周波数に対する出力整合回路と、を一体
に備えたことが好ましい。
【００２１】上記負荷部が、抵抗Ｒからなり、上記半導
体トランジスタをＡ級動作させるものであっても良い。
Ａ級動作であれば、高調波の発生がないため、負荷部を
抵抗Ｒとすることにより、バーンインが可能となるから
である。
体トランジスタをＡ級動作させるものであっても良い。
Ａ級動作であれば、高調波の発生がないため、負荷部を
抵抗Ｒとすることにより、バーンインが可能となるから
である。
【００２２】上記負荷部が、抵抗Ｒと、該抵抗Ｒと並列
接続されて上記バーンイン周波数に共振するＬＣ並列回
路からなり、上記半導体トランジスタをＣ級動作させる
ものであっても良い。Ｃ級動作であれば、高調波の発生
を考慮する必要があるため、かかる負荷部を設けること
により、半導体トランジスタに負荷を与えることが可能
となるからである。
接続されて上記バーンイン周波数に共振するＬＣ並列回
路からなり、上記半導体トランジスタをＣ級動作させる
ものであっても良い。Ｃ級動作であれば、高調波の発生
を考慮する必要があるため、かかる負荷部を設けること
により、半導体トランジスタに負荷を与えることが可能
となるからである。
【００２３】上記負荷部が、抵抗Ｒと、該抵抗Ｒと並列
接続されて上記バーンイン周波数に共振する第１のＬＣ
並列回路と、該抵抗Ｒと該第１のＬＣ並列回路とトラン
ジスタ出力側との間に直列接続されて上記バーンイン周
波数の３倍波に共振する第２のＬＣ並列回路と、からな
り、上記半導体トランジスタをＦ級動作させるものであ
っても良い。Ｆ級動作の場合も、高調波の発生を考慮す
る必要があるため、かかる負荷部を設けることにより、
半導体トランジスタに負荷を与えることが可能となるか
らである。
接続されて上記バーンイン周波数に共振する第１のＬＣ
並列回路と、該抵抗Ｒと該第１のＬＣ並列回路とトラン
ジスタ出力側との間に直列接続されて上記バーンイン周
波数の３倍波に共振する第２のＬＣ並列回路と、からな
り、上記半導体トランジスタをＦ級動作させるものであ
っても良い。Ｆ級動作の場合も、高調波の発生を考慮す
る必要があるため、かかる負荷部を設けることにより、
半導体トランジスタに負荷を与えることが可能となるか
らである。
【００２４】上記半導体トランジスタが、バーンイン用
パッケージに内装され、上記パッケージ内に、上記バー
ンイン周波数より高い周波数を減衰させる減衰回路を備
えるものであっても良い。かかる安価な低周波用パッケ
ージを用いることにより、パッケージコストの削減が可
能となり、一方、バーンイン中の発振は、パッケージ中
に減衰回路を設けることにより、防止できるからであ
る。
パッケージに内装され、上記パッケージ内に、上記バー
ンイン周波数より高い周波数を減衰させる減衰回路を備
えるものであっても良い。かかる安価な低周波用パッケ
ージを用いることにより、パッケージコストの削減が可
能となり、一方、バーンイン中の発振は、パッケージ中
に減衰回路を設けることにより、防止できるからであ
る。
【００２５】上記減衰回路は、ＣＲ直列回路からなるこ
とが好ましい。最も、簡単で、かつ安価にバーンイン中
の発振を減衰させることが可能となるからである。
とが好ましい。最も、簡単で、かつ安価にバーンイン中
の発振を減衰させることが可能となるからである。
【００２６】上記負荷部が、上記半導体トランジスタの
出力信号のドレイン電圧及びドレイン電流を実測して求
めた該半導体トランジスタの動作の実測値と実質的に整
合するように設けられたものであっても良い。
出力信号のドレイン電圧及びドレイン電流を実測して求
めた該半導体トランジスタの動作の実測値と実質的に整
合するように設けられたものであっても良い。
【００２７】また、上記半導体トランジスタ装置の入力
側に、入力整合回路を抵抗整合としたものであっても良
い。
側に、入力整合回路を抵抗整合としたものであっても良
い。
【００２８】また、本発明は、請求項１〜１０のいずれ
かに記載の方法でバーンインした半導体トランジスタで
もある。かかる方法でバーンインを行うことにより、高
い使用周波数の半導体トランジスタの信頼性向上が可能
となるからである。
かに記載の方法でバーンインした半導体トランジスタで
もある。かかる方法でバーンインを行うことにより、高
い使用周波数の半導体トランジスタの信頼性向上が可能
となるからである。
【００２９】
【発明の実施の形態】実施の形態１．本発明の実施の形
態１について、図１〜５を参照しながら説明する。本実
施の形態は、使用周波数１８ＧＨｚ、Ａ級又はＡＢ級動
作で使用する内部整合型のＧａＡｓＦＥＴを（パッケー
ジ内に１８ＧＨｚにおける整合回路が組み込まれたも
の）バーンインするものである。
態１について、図１〜５を参照しながら説明する。本実
施の形態は、使用周波数１８ＧＨｚ、Ａ級又はＡＢ級動
作で使用する内部整合型のＧａＡｓＦＥＴを（パッケー
ジ内に１８ＧＨｚにおける整合回路が組み込まれたも
の）バーンインするものである。
【００３０】図１は、使用周波数１８ＧＨｚの素子を、
バーンイン周波数８００ＭＨｚでバーンインするバーン
イン装置の１チャンネル分の概略図であり、図中、図１
４と同一符号は同一または相当箇所を示し、また、１０
は、抵抗負荷、９は、入力側低周波整合回路、１０は、
出力側低周波整合回路である。図１でバーンインを行う
半導体装置は、上述のように内部整合型ＦＥＴであるた
め、パッケージ２の内部に１８ＧＨｚでの整合回路３が
組み込まれている。しかし、８００ＭＨｚのような低い
周波数では、これらの整合回路３の寄生容量やインダク
タは無視でき、パッケージ２外部の入力側整合回路９と
出力側整合回路１０のみを考慮してして整合をとれば良
いこととなる。
バーンイン周波数８００ＭＨｚでバーンインするバーン
イン装置の１チャンネル分の概略図であり、図中、図１
４と同一符号は同一または相当箇所を示し、また、１０
は、抵抗負荷、９は、入力側低周波整合回路、１０は、
出力側低周波整合回路である。図１でバーンインを行う
半導体装置は、上述のように内部整合型ＦＥＴであるた
め、パッケージ２の内部に１８ＧＨｚでの整合回路３が
組み込まれている。しかし、８００ＭＨｚのような低い
周波数では、これらの整合回路３の寄生容量やインダク
タは無視でき、パッケージ２外部の入力側整合回路９と
出力側整合回路１０のみを考慮してして整合をとれば良
いこととなる。
【００３１】上述のように、高周波を印加した電気的ス
トレスを与えるバーンインでは、準位の応答周波数以上
で電界を交流的に変化させても、準位中の不純物は電界
変化に追従できないが、応答周波数以下の周波数では準
位中の不純物が動くため、バーンインの作用効果が変わ
ってしまう。例えば、ＧａＡｓ半導体トランジスタで
は、最も高い準位の応答周波数が１００ＭＨｚ以下であ
るため、１００ＭＨｚ以上の周波数であれば、１ＧＨ
ｚ、１００ＧＨｚ等の周波数を加えた場合であっても、
不純物の物理的な振る舞いは同一であるが、１００ＭＨ
ｚ以下の周波数では、準位中の不純物が移動してしま
い、バーンインの作用効果が、例えば１ＧＨｚ以上の高
い使用周波数で行う場合と異なってくる。また１００Ｍ
Ｈｚ以上の周波数では、過渡熱応答周波数である数ＭＨ
ｚより、周波数が十分高いため、周波数の印加による熱
的な影響も同一であると考えられる。即ち、過渡熱応答
周波数以下の周波数でバーンインを行った場合、バーン
イン中に熱が発生し、バーンイン条件が変わってしまう
ためである。これより、ＧａＡｓトランジスタの場合、
最も高い不純物準位の応答周波数である１００ＭＨｚよ
り高い周波数を用いてバーンインすれば、実際の使用周
波数である１８ＧＨｚより低い周波数であっても、１８
ＧＨｚを用いてバーンインを行ったのと同じバーンイン
効果が得られることとなる。
トレスを与えるバーンインでは、準位の応答周波数以上
で電界を交流的に変化させても、準位中の不純物は電界
変化に追従できないが、応答周波数以下の周波数では準
位中の不純物が動くため、バーンインの作用効果が変わ
ってしまう。例えば、ＧａＡｓ半導体トランジスタで
は、最も高い準位の応答周波数が１００ＭＨｚ以下であ
るため、１００ＭＨｚ以上の周波数であれば、１ＧＨ
ｚ、１００ＧＨｚ等の周波数を加えた場合であっても、
不純物の物理的な振る舞いは同一であるが、１００ＭＨ
ｚ以下の周波数では、準位中の不純物が移動してしま
い、バーンインの作用効果が、例えば１ＧＨｚ以上の高
い使用周波数で行う場合と異なってくる。また１００Ｍ
Ｈｚ以上の周波数では、過渡熱応答周波数である数ＭＨ
ｚより、周波数が十分高いため、周波数の印加による熱
的な影響も同一であると考えられる。即ち、過渡熱応答
周波数以下の周波数でバーンインを行った場合、バーン
イン中に熱が発生し、バーンイン条件が変わってしまう
ためである。これより、ＧａＡｓトランジスタの場合、
最も高い不純物準位の応答周波数である１００ＭＨｚよ
り高い周波数を用いてバーンインすれば、実際の使用周
波数である１８ＧＨｚより低い周波数であっても、１８
ＧＨｚを用いてバーンインを行ったのと同じバーンイン
効果が得られることとなる。
【００３２】図３に、１８ＧＨｚで使用される内部整合
型ＦＥＴの負荷曲線を示す。かかる負荷線の傾きより、
負荷抵抗は、２５Ωと求めることができる。周波数が８
００ＭＨｚでのバーンインでは、高周波整合回路３やＦ
ＥＴ近傍の寄生成分は無視できるため、負荷（ＺL）１
０を、純抵抗ＺL＝２５Ω（図４）とすることにより、
整合をとることができる。図３は、計算値であるが、例
えば１００ＭＨｚ程度の低い周波数であれば、サンプリ
ングオシロ等により容易に入出力端での電圧を測定で
き、また、寄生成分を無視することができるため、トラ
ンジスタ部分のみに印加される電界ストレスを直接測定
することも可能となる。
型ＦＥＴの負荷曲線を示す。かかる負荷線の傾きより、
負荷抵抗は、２５Ωと求めることができる。周波数が８
００ＭＨｚでのバーンインでは、高周波整合回路３やＦ
ＥＴ近傍の寄生成分は無視できるため、負荷（ＺL）１
０を、純抵抗ＺL＝２５Ω（図４）とすることにより、
整合をとることができる。図３は、計算値であるが、例
えば１００ＭＨｚ程度の低い周波数であれば、サンプリ
ングオシロ等により容易に入出力端での電圧を測定で
き、また、寄生成分を無視することができるため、トラ
ンジスタ部分のみに印加される電界ストレスを直接測定
することも可能となる。
【００３３】図２に、８００ＭＨｚでバーンインした場
合のサンプル（１８ＧＨｚ内部整合型ＦＥＴ）のＩｄｓ
ｓの変化を示す。図２には、３種類のサンプルをバーン
インした結果を示すが、これらのサンプルは、熱及び単
なるＤＣ電圧の印加のみのバーンインでは、Ｉｄｓｓの
変化は生じないが、従来通りの１８ＧＨｚにおけるバー
ンインを行った場合には、４８時間経過後位からＩｄｓ
ｓの低下が見られたものである。図２に示すように、本
実施の形態にかかる８００ＭＨｚでのバーンインでも、
各サンプルともＩｄｓｓの低下が見られ、かつ、かかる
経時変化のグラフは、ほぼ従来の１８ＧＨｚにおけるバ
ーンインを行った場合と同様の形状となっている。従っ
て、かかる８００ＭＨｚでのバーンインでも、従来の１
８ＧＨｚにおけるバーンインを行った場合と同様の効果
が得られていることがわかる。なお、図２中、途中でグ
ラフの途切れているサンプルは、その時点で故障したも
のである。
合のサンプル（１８ＧＨｚ内部整合型ＦＥＴ）のＩｄｓ
ｓの変化を示す。図２には、３種類のサンプルをバーン
インした結果を示すが、これらのサンプルは、熱及び単
なるＤＣ電圧の印加のみのバーンインでは、Ｉｄｓｓの
変化は生じないが、従来通りの１８ＧＨｚにおけるバー
ンインを行った場合には、４８時間経過後位からＩｄｓ
ｓの低下が見られたものである。図２に示すように、本
実施の形態にかかる８００ＭＨｚでのバーンインでも、
各サンプルともＩｄｓｓの低下が見られ、かつ、かかる
経時変化のグラフは、ほぼ従来の１８ＧＨｚにおけるバ
ーンインを行った場合と同様の形状となっている。従っ
て、かかる８００ＭＨｚでのバーンインでも、従来の１
８ＧＨｚにおけるバーンインを行った場合と同様の効果
が得られていることがわかる。なお、図２中、途中でグ
ラフの途切れているサンプルは、その時点で故障したも
のである。
【００３４】このように、８００ＭＨｚでのバーンイン
は、１８ＧＨｚのバーンインに比べて、周波数が１／２
０以下であることから、信号源、アンプ、パワーモニ
タ、又は治具の価格が、従来行っていた１８ＧＨｚのバ
ーンイン装置（図１４）に比べて安価であり、半導体装
置の製造コストの低減が可能となる。また、周波数８０
０ＭＨｚを用いるバーンインを行うにあたっては、１８
ＧＨｚにおけては整合をとらなくてもバーンインが可能
であるため、例えば、量産工程等で行う信頼性保障のた
めだけバーンインでは、困難な高周波での整合を行うこ
となくバーンインができ、短時間で、容易に、信頼性の
保障を図ることが可能となる。
は、１８ＧＨｚのバーンインに比べて、周波数が１／２
０以下であることから、信号源、アンプ、パワーモニ
タ、又は治具の価格が、従来行っていた１８ＧＨｚのバ
ーンイン装置（図１４）に比べて安価であり、半導体装
置の製造コストの低減が可能となる。また、周波数８０
０ＭＨｚを用いるバーンインを行うにあたっては、１８
ＧＨｚにおけては整合をとらなくてもバーンインが可能
であるため、例えば、量産工程等で行う信頼性保障のた
めだけバーンインでは、困難な高周波での整合を行うこ
となくバーンインができ、短時間で、容易に、信頼性の
保障を図ることが可能となる。
【００３５】即ち、本実施の形態では、従来の使用周波
数（１８ＧＨｚ）を用いたバーンインにおける以下のよ
うな問題点を解決するものである。図１５は、使用周波
数（１８ＧＨｚ）でバーンインを行う従来のバーンイン
装置（図１４）のトランジスタのＡ点（出力側整合回路
端）での、１８ＧＨｚにおける負荷曲線の計算値であ
る。図中、点線で示したのは、Ｖｇ＝０〜１．５Ｖのト
ランジスタのＤＣ特性（Ｉｄ−Ｖｄ）であり、図には、
入力電力Ｐinを−１４〜＋３２ｄＢｍまで２ｄＢステッ
プで変化させた場合の負荷曲線が重ね書きされている。
ＤＣ特性からはみ出て負荷線が円状になっているのは、
トランジスタ１の周辺のワイヤ４やパッド、配線等の寄
生容量やインダクタンスのためであり、ゲート直下のト
ランジスタ部分（図１のＢ点）では、図１５の計算値に
示すような、比較的直線形状の負荷線となっていると推
定される。しかし、現実には、１８ＧＨｚのような高周
波領域では、直接、負荷曲線の測定が不可能であるた
め、実際に、ゲート直下のトランジスタ部分がどのよう
な電圧、電流条件で動作しているかは不明である。この
ため、電界ストレスと特性変動との関連が分かりにく
く、実験的に、バーンイン条件を使用周波数毎、素子毎
に定める必要があり、バーンイン条件の設定に多大の時
間を要していた。従って、本願発明では、使用周波数よ
り低い周波数を用いてバーンインを行うため、条件によ
っては、直接、負荷曲線の測定も可能となり、簡単にバ
ーンイン条件を設定することができる。
数（１８ＧＨｚ）を用いたバーンインにおける以下のよ
うな問題点を解決するものである。図１５は、使用周波
数（１８ＧＨｚ）でバーンインを行う従来のバーンイン
装置（図１４）のトランジスタのＡ点（出力側整合回路
端）での、１８ＧＨｚにおける負荷曲線の計算値であ
る。図中、点線で示したのは、Ｖｇ＝０〜１．５Ｖのト
ランジスタのＤＣ特性（Ｉｄ−Ｖｄ）であり、図には、
入力電力Ｐinを−１４〜＋３２ｄＢｍまで２ｄＢステッ
プで変化させた場合の負荷曲線が重ね書きされている。
ＤＣ特性からはみ出て負荷線が円状になっているのは、
トランジスタ１の周辺のワイヤ４やパッド、配線等の寄
生容量やインダクタンスのためであり、ゲート直下のト
ランジスタ部分（図１のＢ点）では、図１５の計算値に
示すような、比較的直線形状の負荷線となっていると推
定される。しかし、現実には、１８ＧＨｚのような高周
波領域では、直接、負荷曲線の測定が不可能であるた
め、実際に、ゲート直下のトランジスタ部分がどのよう
な電圧、電流条件で動作しているかは不明である。この
ため、電界ストレスと特性変動との関連が分かりにく
く、実験的に、バーンイン条件を使用周波数毎、素子毎
に定める必要があり、バーンイン条件の設定に多大の時
間を要していた。従って、本願発明では、使用周波数よ
り低い周波数を用いてバーンインを行うため、条件によ
っては、直接、負荷曲線の測定も可能となり、簡単にバ
ーンイン条件を設定することができる。
【００３６】また、Ａ級動作のＦＥＴでは、負荷線の傾
きから、容易に電界ストレスの値（負荷抵抗値）が求ま
るため、バーンインに用いる周波数や、バーンインを行
うトランジスタ毎に負荷抵抗の値を定めなくとも、一定
の負荷抵抗値に固定してバーンインを行うことが可能で
ある。例えば、上述のように、図３に示すような負荷線
が得られた場合、負荷線の傾きから負荷抵抗は２５Ωと
求まるため、図１の負荷（ＺL）１０として２５Ωの抵
抗負荷を用いて、出力電力３２ｄＢｍの交流を印加する
といった画一的な条件設定においても、バーンインを行
うことが可能となる。
きから、容易に電界ストレスの値（負荷抵抗値）が求ま
るため、バーンインに用いる周波数や、バーンインを行
うトランジスタ毎に負荷抵抗の値を定めなくとも、一定
の負荷抵抗値に固定してバーンインを行うことが可能で
ある。例えば、上述のように、図３に示すような負荷線
が得られた場合、負荷線の傾きから負荷抵抗は２５Ωと
求まるため、図１の負荷（ＺL）１０として２５Ωの抵
抗負荷を用いて、出力電力３２ｄＢｍの交流を印加する
といった画一的な条件設定においても、バーンインを行
うことが可能となる。
【００３７】また、本実施の形態では、入力側整合回路
９を抵抗整合型としているので、発振が発生しにくく、
低い周波数でも、安定したバーンインができるという効
果もある。即ち、低い周波数では、トランジスタの利得
が大きく、入力電力が不安定となり易いが、入力側の抵
抗により整合と安定化とを同時に図ることが可能とな
る。この場合、入力側抵抗の抵抗比によりトランジスタ
に分配されなくなるために発生する入力電力の損失分
は、アンプの出力を大きくすることにより補えばよいた
め、入力側整合を微調する必要が無く、整合設計、調整
が容易となる。
９を抵抗整合型としているので、発振が発生しにくく、
低い周波数でも、安定したバーンインができるという効
果もある。即ち、低い周波数では、トランジスタの利得
が大きく、入力電力が不安定となり易いが、入力側の抵
抗により整合と安定化とを同時に図ることが可能とな
る。この場合、入力側抵抗の抵抗比によりトランジスタ
に分配されなくなるために発生する入力電力の損失分
は、アンプの出力を大きくすることにより補えばよいた
め、入力側整合を微調する必要が無く、整合設計、調整
が容易となる。
【００３８】実施の形態２．本発明の実施の形態２につ
いて、図５〜１０参照しながら説明する。実施の形態１
では、Ａ級動作に使用するＦＥＴのバーンインについて
説明したが、本実施の形態では、周波数１８ＧＨｚ、Ｃ
級又はＦ級動作で使用する内部整合型のＧａＡｓＦＥＴ
のバーンインについて説明する。
いて、図５〜１０参照しながら説明する。実施の形態１
では、Ａ級動作に使用するＦＥＴのバーンインについて
説明したが、本実施の形態では、周波数１８ＧＨｚ、Ｃ
級又はＦ級動作で使用する内部整合型のＧａＡｓＦＥＴ
のバーンインについて説明する。
【００３９】一般に、高効率のトランジスタ動作を実現
するためには、Ｂ級又はＦ級動作が用いられるが、この
ような高効率の動作級で使用するトランジスタについて
は、実施の形態１にように、負荷１０に、抵抗を用いる
だけではＦＥＴに十分な負荷をかけることができず、発
生する高調波成分の影響を考慮することが必要となる。
するためには、Ｂ級又はＦ級動作が用いられるが、この
ような高効率の動作級で使用するトランジスタについて
は、実施の形態１にように、負荷１０に、抵抗を用いる
だけではＦＥＴに十分な負荷をかけることができず、発
生する高調波成分の影響を考慮することが必要となる。
【００４０】図５に、本実施の形態でＢ級動作のＦＥＴ
のバーンインに用いられる高調波整合した負荷（ＺL）
を示す。図中、Ｌ、Ｃはバーンイン周波数ｆ（８００Ｍ
Ｈｚ）で共振する（即ち、２πｆ＝１／√（Ｌ・Ｃ）を
満足する）値であり、基本波（８００ＭＨｚ）に対する
ＺLはＲとなり、また、発生する高調波に対しては全て
ショートとなる。
のバーンインに用いられる高調波整合した負荷（ＺL）
を示す。図中、Ｌ、Ｃはバーンイン周波数ｆ（８００Ｍ
Ｈｚ）で共振する（即ち、２πｆ＝１／√（Ｌ・Ｃ）を
満足する）値であり、基本波（８００ＭＨｚ）に対する
ＺLはＲとなり、また、発生する高調波に対しては全て
ショートとなる。
【００４１】図６（ａ）（ｂ）は、ＦＥＴをＢ級動作さ
せた場合のＶｄｓ、Ｉｄｓの波形であり、また、図７
は、かかるＢ級動作を行った場合の負荷線である。図７
に示す負荷線は、図３に示すＡ級動作の場合の負荷線と
異なり、Ｉｄｓ＝０においてＶｄｓが高電圧まで振れて
いることがわかる。これは、Ｂ級動作では、基本波に対
する負荷が同じであっても、高調波の存在によりドレイ
ンの最大電圧が変化し、電界ストレスが大きく変わるた
めである。
せた場合のＶｄｓ、Ｉｄｓの波形であり、また、図７
は、かかるＢ級動作を行った場合の負荷線である。図７
に示す負荷線は、図３に示すＡ級動作の場合の負荷線と
異なり、Ｉｄｓ＝０においてＶｄｓが高電圧まで振れて
いることがわかる。これは、Ｂ級動作では、基本波に対
する負荷が同じであっても、高調波の存在によりドレイ
ンの最大電圧が変化し、電界ストレスが大きく変わるた
めである。
【００４２】従って、１８ＧＨｚの周波数で、Ｂ級動作
で使用されるＦＥＴについて、８００ＭＨｚの低周波を
用いてバーンインを行う場合には、Ａ級動作の場合と異
なり、図１に示すバーンイン装置の負荷１０に、図５に
示す共振回路を用いて、高調波成分の整合を図ることが
必要となる。
で使用されるＦＥＴについて、８００ＭＨｚの低周波を
用いてバーンインを行う場合には、Ａ級動作の場合と異
なり、図１に示すバーンイン装置の負荷１０に、図５に
示す共振回路を用いて、高調波成分の整合を図ることが
必要となる。
【００４３】次に、図８に、１８ＧＨｚの周波数で、Ｆ
級動作で使用される内部整合型のＧａＡｓＦＥＴについ
て、８０ＭＨｚの低周波でバーンインを行う場合に用い
られる高調波整合した負荷（ＺL）１０を示す。即ち、
かかるＦ級動作で使用されるＦＥＴのバーンインでは、
図１に示すバーンイン装置の負荷１０の代わりに、図８
の負荷が用いられる。これは、Ｆ級動作を行った場合に
は、基本波（８００ＭＨｚ）の他に、２倍波、３倍波等
の高調波も発生するため、これらを考慮して負荷を設定
しなければならないからである。図８の負荷では、Ｌ
３、Ｃ３は３倍波で共振し（即ち、２π・３ｆ＝１／√
（Ｌ３・Ｃ３）を満足する）、Ｌ、Ｃは基本波で共振す
る（即ち、２πｆ＝１／√（Ｌ・Ｃ）を満足する）よう
に構成されている。従って、かかる負荷は、３倍波に対
してはオープン、基本波に対しては抵抗Ｒ、その他の高
調波に対してはショートとなるような整合となってい
る。
級動作で使用される内部整合型のＧａＡｓＦＥＴについ
て、８０ＭＨｚの低周波でバーンインを行う場合に用い
られる高調波整合した負荷（ＺL）１０を示す。即ち、
かかるＦ級動作で使用されるＦＥＴのバーンインでは、
図１に示すバーンイン装置の負荷１０の代わりに、図８
の負荷が用いられる。これは、Ｆ級動作を行った場合に
は、基本波（８００ＭＨｚ）の他に、２倍波、３倍波等
の高調波も発生するため、これらを考慮して負荷を設定
しなければならないからである。図８の負荷では、Ｌ
３、Ｃ３は３倍波で共振し（即ち、２π・３ｆ＝１／√
（Ｌ３・Ｃ３）を満足する）、Ｌ、Ｃは基本波で共振す
る（即ち、２πｆ＝１／√（Ｌ・Ｃ）を満足する）よう
に構成されている。従って、かかる負荷は、３倍波に対
してはオープン、基本波に対しては抵抗Ｒ、その他の高
調波に対してはショートとなるような整合となってい
る。
【００４４】図９（ａ）（ｂ）は、ＦＥＴをＦ級動作さ
せた場合のＶｄｓ、Ｉｄｓの波形であり、また、図１０
は、かかるＦ級動作を行った場合の負荷線である。図１
０の負荷線の形状から明らかなように、Ｂ級動作の場合
と同様に、Ｆ級動作で使用するものについては、８００
ＭＨｚの低周波であっても、高周波の場合と同様の整合
をとらなければ、電界ストレスが一定とならないことが
わかる。従って、上述のように、負荷（ＺL）に共振回
路を用いて、発生する高調波について整合をとることに
より、一定した電界ストレスを印加することが必要とな
り。そして、かかる共振回路を負荷に用いることによ
り、８００ＭＨｚの低周波でバーンインを行い、従来１
８ＧＨｚの高周波で行っていたバーンインと同様の効果
を得ることができ、製造コストの低減を図ることが可能
となる。
せた場合のＶｄｓ、Ｉｄｓの波形であり、また、図１０
は、かかるＦ級動作を行った場合の負荷線である。図１
０の負荷線の形状から明らかなように、Ｂ級動作の場合
と同様に、Ｆ級動作で使用するものについては、８００
ＭＨｚの低周波であっても、高周波の場合と同様の整合
をとらなければ、電界ストレスが一定とならないことが
わかる。従って、上述のように、負荷（ＺL）に共振回
路を用いて、発生する高調波について整合をとることに
より、一定した電界ストレスを印加することが必要とな
り。そして、かかる共振回路を負荷に用いることによ
り、８００ＭＨｚの低周波でバーンインを行い、従来１
８ＧＨｚの高周波で行っていたバーンインと同様の効果
を得ることができ、製造コストの低減を図ることが可能
となる。
【００４５】実施の形態３．本発明の実施の形態３につ
いて、図１１、１２参照しながら説明する。上記実施の
形態１、２では、Ａ級、Ｃ級又はＦ級動作で使用する内
部整合型のＧａＡｓＦＥＴのバーンインについて説明し
たが、これ以外にも、図１１に示すように、複雑な負荷
曲線を示すものもある。このような内部整合型のＧａＡ
ｓＦＥＴについてバーンインを行うには、例えば、図１
１中の（Ｉｄ１、Ｖｄ１）、（Ｉｄ２、Ｖｄ２）、（Ｉ
ｄ３、Ｖｄ３）を通るような負荷を疑似的に用いて、使
用周波数である１８ＧＨｚとほぼ同等の電界ストレスを
トランジスタに加えて、８００ＭＨｚの低周波バーンイ
ンを行う方法がある。
いて、図１１、１２参照しながら説明する。上記実施の
形態１、２では、Ａ級、Ｃ級又はＦ級動作で使用する内
部整合型のＧａＡｓＦＥＴのバーンインについて説明し
たが、これ以外にも、図１１に示すように、複雑な負荷
曲線を示すものもある。このような内部整合型のＧａＡ
ｓＦＥＴについてバーンインを行うには、例えば、図１
１中の（Ｉｄ１、Ｖｄ１）、（Ｉｄ２、Ｖｄ２）、（Ｉ
ｄ３、Ｖｄ３）を通るような負荷を疑似的に用いて、使
用周波数である１８ＧＨｚとほぼ同等の電界ストレスを
トランジスタに加えて、８００ＭＨｚの低周波バーンイ
ンを行う方法がある。
【００４６】かかる方法では、図１のバーンイン装置の
負荷（ＺL）１０に、Ｒ、Ｌ、Ｃを適宜組み合わせ、こ
れらの組み合わせで決まる疑似的な負荷線が、実際の負
荷線の要所となる部分（図１１ではＶｄの最大点、Ｉｄ
の最大点、それらの中間点）を通るように設定し、かか
る負荷を用いてバーンインを行うことにより、図１１の
条件でバーンインしたのと同様の効果を得ることが可能
となる。また、Ｖｄ＞Ｖｄ３、Ｉｄ＞Ｉｄ１、Ｖｄ＜Ｖ
ｄ１の関係を満足するような、よりストレスの大きい負
荷をかけてバーンインを行うことも可能である。
負荷（ＺL）１０に、Ｒ、Ｌ、Ｃを適宜組み合わせ、こ
れらの組み合わせで決まる疑似的な負荷線が、実際の負
荷線の要所となる部分（図１１ではＶｄの最大点、Ｉｄ
の最大点、それらの中間点）を通るように設定し、かか
る負荷を用いてバーンインを行うことにより、図１１の
条件でバーンインしたのと同様の効果を得ることが可能
となる。また、Ｖｄ＞Ｖｄ３、Ｉｄ＞Ｉｄ１、Ｖｄ＜Ｖ
ｄ１の関係を満足するような、よりストレスの大きい負
荷をかけてバーンインを行うことも可能である。
【００４７】図１２（ａ）（ｂ）（ｃ）は、図１１の負
荷線が得られる場合のＩｄｓ、Ｖｄｓ、Ｖｇｓの波形で
ある。実施の形態１、２では、ドレイン電圧、ドレイン
電流を用いて、電界ストレスを規定していたが、ドレイ
ン／ゲート間の電界が、トランジスタの信頼性を決定す
る上で支配的な場合には、ドレイン電圧を印加して行う
バーンインとは別に、Ｖｇの値を用いて、ゲート／ドレ
イン間に電界ストレスをかけて、バーンインを行うこと
もできる。即ち、図１２中、Ｖｄ３、Ｖｇ３を通るよう
に、入力側の負荷を適宜選択し、又はよりストレスの大
きい条件としてＶｄ＞Ｖｄ３、Ｖｇ＜Ｖｇ３となるよう
に、負荷を選択することにより、ゲート／ドレインに、
（Ｖｄ３−Ｖｇ３）以上の電界ストレスを与えることが
できる。かかる入力側の負荷とあいては、抵抗負荷を用
いることが好ましい。これにより、ゲート／ドレイン間
に対しても、使用周波数１８ＧＨｚに代えて、８００Ｇ
Ｈｚのような低い周波数でバーンインを行うことが可能
となり、バーンインのコストを下げることが可能とな
る。
荷線が得られる場合のＩｄｓ、Ｖｄｓ、Ｖｇｓの波形で
ある。実施の形態１、２では、ドレイン電圧、ドレイン
電流を用いて、電界ストレスを規定していたが、ドレイ
ン／ゲート間の電界が、トランジスタの信頼性を決定す
る上で支配的な場合には、ドレイン電圧を印加して行う
バーンインとは別に、Ｖｇの値を用いて、ゲート／ドレ
イン間に電界ストレスをかけて、バーンインを行うこと
もできる。即ち、図１２中、Ｖｄ３、Ｖｇ３を通るよう
に、入力側の負荷を適宜選択し、又はよりストレスの大
きい条件としてＶｄ＞Ｖｄ３、Ｖｇ＜Ｖｇ３となるよう
に、負荷を選択することにより、ゲート／ドレインに、
（Ｖｄ３−Ｖｇ３）以上の電界ストレスを与えることが
できる。かかる入力側の負荷とあいては、抵抗負荷を用
いることが好ましい。これにより、ゲート／ドレイン間
に対しても、使用周波数１８ＧＨｚに代えて、８００Ｇ
Ｈｚのような低い周波数でバーンインを行うことが可能
となり、バーンインのコストを下げることが可能とな
る。
【００４８】実施の形態４．上記実施の形態１〜３で
は、パッケージ２内に１８ＧＨｚにおける整合回路３を
内蔵した内部整合型のＧａＡｓＦＥＴのバーンインにつ
いて説明したが、内部整合回路３を備えないＦＥＴのみ
のバーンインにも、上記実施の形態１〜３を適用するこ
とも可能である。かかる内部整合型でない、即ち、整合
回路を備えないの場合、バーンインをするサンプルに
は、低周波用の安価なパッケージを用いることができ
る。
は、パッケージ２内に１８ＧＨｚにおける整合回路３を
内蔵した内部整合型のＧａＡｓＦＥＴのバーンインにつ
いて説明したが、内部整合回路３を備えないＦＥＴのみ
のバーンインにも、上記実施の形態１〜３を適用するこ
とも可能である。かかる内部整合型でない、即ち、整合
回路を備えないの場合、バーンインをするサンプルに
は、低周波用の安価なパッケージを用いることができ
る。
【００４９】図１３に、内部整合回路３を備えないＦＥ
Ｔのバーンイン装置の概略図を示す。図中、図１４と同
一符号は、同一又は相当箇所を示し、１１はＣＲ直列回
路、１２はハイインピーダンスプローブを示す。一般
に、低周波数用のパッケージ２を用いた場合、高い周波
数では共振等が生じて、入出力端子を高周波信号が通過
できない場合が多い。ところが、高周波用トランジスタ
は、高周波領域まで利得を持つために、入出力端子を通
らない高周波が、入出力端子部において全反射され、パ
ッケージ内部で発振する場合が多い。そこで、本実施の
形態では、８００ＭＨｚの低い周波数を用いてバーンイ
ンを行った場合にも発生するパッケージ２内における高
周波発振を、パッケージ２内に高周波減衰用のＣ、Ｒを
付加して（図１３中の１１）、防止している。例えば、
１８ＧＨｚに対しては、Ｒ＝１００Ω、Ｃ＝１ｐＦとす
ることにより、発振がおきず、十分に回路が安定化され
るが、かかる回路はバーンイン周波数８００ＭＨｚには
ほとんど影響しない。
Ｔのバーンイン装置の概略図を示す。図中、図１４と同
一符号は、同一又は相当箇所を示し、１１はＣＲ直列回
路、１２はハイインピーダンスプローブを示す。一般
に、低周波数用のパッケージ２を用いた場合、高い周波
数では共振等が生じて、入出力端子を高周波信号が通過
できない場合が多い。ところが、高周波用トランジスタ
は、高周波領域まで利得を持つために、入出力端子を通
らない高周波が、入出力端子部において全反射され、パ
ッケージ内部で発振する場合が多い。そこで、本実施の
形態では、８００ＭＨｚの低い周波数を用いてバーンイ
ンを行った場合にも発生するパッケージ２内における高
周波発振を、パッケージ２内に高周波減衰用のＣ、Ｒを
付加して（図１３中の１１）、防止している。例えば、
１８ＧＨｚに対しては、Ｒ＝１００Ω、Ｃ＝１ｐＦとす
ることにより、発振がおきず、十分に回路が安定化され
るが、かかる回路はバーンイン周波数８００ＭＨｚには
ほとんど影響しない。
【００５０】このように、本実施の形態では、パッケー
ジ２内に、高周波信号を減衰させるＣ、Ｒを付加するこ
とにより、安価な低周波用パッケージを用いて、不要発
振を防止しながら、低い周波数を用いたバーンインを行
うことが可能となる。
ジ２内に、高周波信号を減衰させるＣ、Ｒを付加するこ
とにより、安価な低周波用パッケージを用いて、不要発
振を防止しながら、低い周波数を用いたバーンインを行
うことが可能となる。
【００５１】なお、本実施の形態では、パワーセンサに
変えてハイインピーダンスプローブ１２を用いている
が、８００ＭＨｚ程度の低い周波数では、直接、電圧を
測定できるため、電圧、電流波形を計算して、トランジ
スタにかかる電界ストレスを求めることも可能となる。
変えてハイインピーダンスプローブ１２を用いている
が、８００ＭＨｚ程度の低い周波数では、直接、電圧を
測定できるため、電圧、電流波形を計算して、トランジ
スタにかかる電界ストレスを求めることも可能となる。
【００５２】なお、本実施の形態１〜４では、使用周波
数１８ＧＨｚのＦＥＴのバーンインについて説明した
が、例えば、使用周波数が、４０ＧＨｚや１０ＧＨｚの
ような他のＦＥＴについても、同一のバーンイン方法を
用いて、８００ＭＨｚでのバーンインを実施することが
できる。
数１８ＧＨｚのＦＥＴのバーンインについて説明した
が、例えば、使用周波数が、４０ＧＨｚや１０ＧＨｚの
ような他のＦＥＴについても、同一のバーンイン方法を
用いて、８００ＭＨｚでのバーンインを実施することが
できる。
【００５３】
【発明の効果】以上の説明から明らかなように、本発明
にかかるバーンイン方法を用いることにより、実際の使
用周波数（マイクロ波帯域（数１００ＭＨｚ〜１００Ｇ
Ｈｚ））より低いバーンイン周波数でバーンインを行う
ことにより、使用周波数を用いてバーンインを行ったの
と同じバーンイン効果を得ることが可能となる。これに
より、バーンイン周波数における整合を容易に行うこと
が可能となり、製造工程の削減が可能となる。
にかかるバーンイン方法を用いることにより、実際の使
用周波数（マイクロ波帯域（数１００ＭＨｚ〜１００Ｇ
Ｈｚ））より低いバーンイン周波数でバーンインを行う
ことにより、使用周波数を用いてバーンインを行ったの
と同じバーンイン効果を得ることが可能となる。これに
より、バーンイン周波数における整合を容易に行うこと
が可能となり、製造工程の削減が可能となる。
【００５４】また、過渡熱応答周波数より高い周波数で
バーンインを行うことにより、バーンイン中に過渡熱応
答による熱が発生せず、バーンイン条件が変わってしま
うことを防止できる。
バーンインを行うことにより、バーンイン中に過渡熱応
答による熱が発生せず、バーンイン条件が変わってしま
うことを防止できる。
【００５５】上記高周波信号の周波数は、１０ＭＨｚ〜
１ＧＨｚの範囲から選択されることが好ましく、特に、
１００ＭＨｚ〜１ＧＨｚの範囲から選択されることが好
ましい。
１ＧＨｚの範囲から選択されることが好ましく、特に、
１００ＭＨｚ〜１ＧＨｚの範囲から選択されることが好
ましい。
【００５６】また、本発明にかかるバーンイン装置を用
いることにより、安価な装置でバーンインを行うことが
でき、製造コストの削減が可能となる。
いることにより、安価な装置でバーンインを行うことが
でき、製造コストの削減が可能となる。
【００５７】上記半導体トランジスタをＡ級動作で用い
る場合は、上記負荷部が、抵抗Ｒからなることにより、
Ｃ級動作で用いる場合は、上記負荷部を、抵抗Ｒと、該
抵抗Ｒと並列接続されてバーンイン周波数で共振するＬ
Ｃ並列回路からなることにより、Ｆ級動作で用いる場合
には、上記負荷部が、抵抗Ｒと、該抵抗Ｒと並列接続さ
れてバーンイン周波数で共振する第１のＬＣ並列回路
と、該抵抗Ｒ及び該第１のＬＣ並列回路とトランジスタ
出力側との間に直列接続されてバーンイン周波数の３倍
波に共振する第２のＬＣ並列回路とからなることによ
り、高調波の発生を考慮して、半導体トランジスタに十
分な負荷を与えることが可能となる。
る場合は、上記負荷部が、抵抗Ｒからなることにより、
Ｃ級動作で用いる場合は、上記負荷部を、抵抗Ｒと、該
抵抗Ｒと並列接続されてバーンイン周波数で共振するＬ
Ｃ並列回路からなることにより、Ｆ級動作で用いる場合
には、上記負荷部が、抵抗Ｒと、該抵抗Ｒと並列接続さ
れてバーンイン周波数で共振する第１のＬＣ並列回路
と、該抵抗Ｒ及び該第１のＬＣ並列回路とトランジスタ
出力側との間に直列接続されてバーンイン周波数の３倍
波に共振する第２のＬＣ並列回路とからなることによ
り、高調波の発生を考慮して、半導体トランジスタに十
分な負荷を与えることが可能となる。
【００５８】上記半導体トランジスタが、パッケージに
内装され、パッケージ内に、バーンイン周波数以上の周
波数を減衰させる減衰回路を備えることにより、パッケ
ージコストの削減が可能となるとともに、バーンイン中
の発振は、パッケージ中に減衰回路を設けることにより
防止することが可能となる。
内装され、パッケージ内に、バーンイン周波数以上の周
波数を減衰させる減衰回路を備えることにより、パッケ
ージコストの削減が可能となるとともに、バーンイン中
の発振は、パッケージ中に減衰回路を設けることにより
防止することが可能となる。
【００５９】また、本発明にかかる方法でバーンインを
行った半導体トランジスタでは、高い信頼性を得ること
が可能となる。
行った半導体トランジスタでは、高い信頼性を得ること
が可能となる。
【図１】 本発明の実施の形態１にかかるバーンイン装
置の概略図である。
置の概略図である。
【図２】 本発明の実施の形態１の方法でバーンインを
行った場合のＩｄｓｓの経時変化である。
行った場合のＩｄｓｓの経時変化である。
【図３】 Ａ級動作で用いられる高周波用トランジスタ
のＶｄｓ−Ｉｄｓの関係である。
のＶｄｓ−Ｉｄｓの関係である。
【図４】 本発明の実施の形態１に用いる負荷抵抗であ
る。
る。
【図５】 本発明の実施の形態２に用いる負荷抵抗であ
る。
る。
【図６】 ＦＥＴをＢ級動作させた場合のＶｄｓ、Ｉｄ
ｓの波形である。
ｓの波形である。
【図７】 ＦＥＴをＢ級動作させた場合の負荷線であ
る。
る。
【図８】 本発明の実施の形態２に用いる負荷抵抗であ
る。
る。
【図９】 ＦＥＴをＦ級動作させた場合のＶｄｓ、Ｉｄ
ｓの波形である。
ｓの波形である。
【図１０】 ＦＥＴをＦ級動作させた場合の負荷線であ
る。
る。
【図１１】 ＦＥＴの負荷線である。
【図１２】 ＦＥＴのＶｄｓ、Ｉｄｓ、Ｖｇｓの波形で
ある。
ある。
【図１３】 本発明の実施の形態４にかかるバーンイン
装置の概略図である。
装置の概略図である。
【図１４】 従来のバーンイン装置の概略図である。
【図１５】 高周波用トランジスタのＶｄｓ−Ｉｄｓの
関係である。
関係である。
【図１６】 高周波用トランジスタのＶｄｓ−Ｉｄｓの
関係である。
関係である。
１ 半導体トランジスタ、２ パッケージ、３ 高周波
整合回路、４ ワイヤ、５ 信号源、６ パワーモニ
タ、７ アンプ、８ 抵抗、９ 入力側低周波整合回
路、１０ 出力側低周波整合回路、１１ ＣＲ直列回
路、１２ ハイインピーダンスプローブ。
整合回路、４ ワイヤ、５ 信号源、６ パワーモニ
タ、７ アンプ、８ 抵抗、９ 入力側低周波整合回
路、１０ 出力側低周波整合回路、１１ ＣＲ直列回
路、１２ ハイインピーダンスプローブ。
Claims (20)
- 【請求項１】 マイクロ波帯域用半導体トランジスタ装
置にバーンイン周波数の信号を入力して、半導体トラン
ジスタのバーンインを行うバーンイン方法であって、 上記バーンイン周波数が、上記半導体トランジスタ装置
の使用周波数より低く、かつ、該半導体トランジスタの
不純物準位中の不純物の応答周波数より高いことを特徴
とする半導体トランジスタのバーンイン方法。 - 【請求項２】 上記バーンイン周波数が、上記半導体ト
ランジスタの過渡熱応答周波数より高いことを特徴とす
る請求項１に記載の半導体トランジスタのバーンイン方
法。 - 【請求項３】 上記使用周波数が、１ＧＨｚ以上である
ことを特徴とする請求項１に記載の半導体トランジスタ
のバーンイン方法。 - 【請求項４】 上記バーンイン周波数が、１０ＭＨｚ〜
１ＧＨｚの範囲から選択されることを特徴とする請求項
１に記載の半導体トランジスタのバーンイン方法。 - 【請求項５】 上記バーンイン周波数が、１００ＭＨｚ
〜１ＧＨｚの範囲から選択されることを特徴とする請求
項１に記載の半導体トランジスタのバーンイン方法。 - 【請求項６】 上記半導体トランジスタ装置が、上記使
用周波数に対する入力整合回路と、上記半導体トランジ
スタと、上記使用周波数に対する出力整合回路と、を一
体に備えたことを特徴とする請求項１〜５のいずれかに
記載の半導体トランジスタのバーンイン方法。 - 【請求項７】 上記半導体トランジスタ装置に、上記バ
ーンイン周波数に対する入出力整合回路を接合させてバ
ーンインを行うことを特徴とする請求項６に記載の半導
体トランジスタのバーンイン方法。 - 【請求項８】 上記出力整合回路の負荷部が、抵抗Ｒか
らなり、 上記半導体トランジスタをＡ級動作させることを特徴と
する請求項７に記載の半導体トランジスタのバーンイン
方法。 - 【請求項９】 上記出力整合回路の負荷部が、抵抗Ｒ
と、該抵抗Ｒと並列接続されて上記バーンイン周波数に
共振するＬＣ並列回路と、からなり、 上記半導体トランジスタをＣ級動作させることを特徴と
する請求項７に記載の半導体トランジスタのバーンイン
方法。 - 【請求項１０】 上記出力整合回路の負荷部が、抵抗Ｒ
と、該抵抗Ｒと並列接続されて上記バーンイン周波数に
共振する第１のＬＣ並列回路と、該抵抗Ｒ及び該第１の
ＬＣ並列回路とトランジスタの出力側との間に直列接続
されて上記バーンイン周波数の３倍波に共振する第２の
ＬＣ並列回路と、からなり、 上記半導体トランジスタをＦ級動作させることを特徴と
する請求項７に記載の半導体トランジスタのバーンイン
方法。 - 【請求項１１】 マイクロ波帯域用半導体トランジスタ
装置にバーンイン周波数の信号を入力して該半導体トラ
ンジスタのバーンインを行うバーンイン装置であって、 上記バーンイン周波数の信号源と、該信号源に入力側を
接続させた上記半導体トランジスタ装置と、該半導体ト
ランジスタ装置の出力側に接続された負荷部とからな
り、 上記バーンイン周波数が、上記半導体トランジスタ装置
の使用周波数より低く、かつ該半導体トランジスタの不
純物準位中の不純物の応答周波数より高いことを特徴と
するバーンイン装置。 - 【請求項１２】 上記半導体トランジスタ装置が、上記
使用周波数に対する入力整合回路と、上記半導体トラン
ジスタと、上記使用周波数に対する出力整合回路と、を
一体に備えたことを特徴とする請求項１１に記載のバー
ンイン装置。 - 【請求項１３】 上記負荷部が、抵抗Ｒからなり、 上記半導体トランジスタをＡ級動作させることを特徴と
する請求項１１に記載のバーンイン装置。 - 【請求項１４】 上記負荷部が、抵抗Ｒと、該抵抗Ｒと
並列接続されて上記バーンイン周波数に共振するＬＣ並
列回路からなり、 上記半導体トランジスタをＣ級動作させることを特徴と
する請求項１１に記載のバーンイン装置。 - 【請求項１５】 上記負荷部が、抵抗Ｒと、該抵抗Ｒと
並列接続されて上記バーンイン周波数に共振する第１の
ＬＣ並列回路と、該抵抗Ｒと該第１のＬＣ並列回路とト
ランジスタ出力側との間に直列接続されて上記バーンイ
ン周波数の３倍波に共振する第２のＬＣ並列回路と、か
らなり、 上記半導体トランジスタをＦ級動作させることを特徴と
する請求項１１に記載のバーンイン装置。 - 【請求項１６】 上記半導体トランジスタが、バーンイ
ン用パッケージに内装され、 上記パッケージ内に、上記バーンイン周波数より高い周
波数を減衰させる減衰回路を備えることを特徴とする請
求項１１に記載のバーンイン装置。 - 【請求項１７】 上記減衰回路が、ＣＲ直列回路からな
ることを特徴とする請求項１６に記載のバーンイン装
置。 - 【請求項１８】 上記負荷部が、上記半導体トランジス
タの出力信号のドレイン電圧及びドレイン電流を実測し
て求めた該半導体トランジスタの動作の実測値と実質的
に整合するように設けられたことを特徴とする請求項１
１に記載のバーンイン装置。 - 【請求項１９】 上記半導体トランジスタ装置の入力側
に、入力整合回路を抵抗整合としたことを特徴とする請
求項１１に記載のバーンイン装置。 - 【請求項２０】 請求項１〜１０のいずれかに記載の方
法でバーンインした半導体トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10104405A JPH11295383A (ja) | 1998-04-15 | 1998-04-15 | マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置 |
| US09/148,793 US6197602B1 (en) | 1998-04-15 | 1998-09-04 | Burn-in method for microwave semiconductor transistor |
| TW087116332A TW378273B (en) | 1998-04-15 | 1998-10-01 | Presintering of semiconductor transistor for microwave frequency band, presintering device and presintered semiconductor device |
| KR1019980043268A KR19990081769A (ko) | 1998-04-15 | 1998-10-16 | 마이크로파대역용 반도체 트랜지스터의 번인방법, 번인장치 및번인한 반도체장치g |
| US09/735,655 US6278097B2 (en) | 1998-04-15 | 2000-12-14 | Burn-in apparatus for burning-in microwave transistors |
| US09/893,463 US6507076B2 (en) | 1998-04-15 | 2001-06-29 | Microwave transistor subjected to burn-in testing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10104405A JPH11295383A (ja) | 1998-04-15 | 1998-04-15 | マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11295383A true JPH11295383A (ja) | 1999-10-29 |
Family
ID=14379815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10104405A Pending JPH11295383A (ja) | 1998-04-15 | 1998-04-15 | マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US6197602B1 (ja) |
| JP (1) | JPH11295383A (ja) |
| KR (1) | KR19990081769A (ja) |
| TW (1) | TW378273B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210393A (ja) * | 2008-03-04 | 2009-09-17 | Nec Corp | ロードプル測定治具 |
| JP2015049080A (ja) * | 2013-08-30 | 2015-03-16 | 三菱電機株式会社 | 窒化物半導体デバイスの製造方法、バーンイン装置 |
| JP2015084493A (ja) * | 2013-10-25 | 2015-04-30 | 三菱電機株式会社 | 半導体素子の通電装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534855B1 (en) * | 1997-08-22 | 2003-03-18 | Micron Technology, Inc. | Wireless communications system and method of making |
| US8650320B1 (en) * | 1998-03-23 | 2014-02-11 | Software Ag | Integration server supporting multiple receiving channels |
| CA2491904A1 (en) * | 2002-07-08 | 2004-01-15 | Vuemedia, Inc. | Targeted marketing system |
| US20050004164A1 (en) * | 2003-04-30 | 2005-01-06 | Caggiano Thomas J. | 2-Cyanopropanoic acid amide and ester derivatives and methods of their use |
| JP4336953B2 (ja) * | 2003-07-15 | 2009-09-30 | 富士フイルム株式会社 | カードリーダ |
| CN101493493B (zh) * | 2008-01-24 | 2011-08-31 | 京元电子股份有限公司 | 半导体元件的预烧装置及其预烧方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4303455A (en) * | 1980-03-14 | 1981-12-01 | Rockwell International Corporation | Low temperature microwave annealing of semiconductor devices |
| JPS58177469A (ja) * | 1982-04-09 | 1983-10-18 | Fujitsu Ltd | 半導体基板の加熱方法及び加熱装置 |
| JPS6033066A (ja) | 1983-08-04 | 1985-02-20 | Fujitsu Ltd | 高周波トランジスタのバ−ンイン方法 |
| JPH0583017A (ja) | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | マイクロ波集積回路装置 |
| US5233161A (en) * | 1991-10-31 | 1993-08-03 | Hughes Aircraft Company | Method for self regulating CMOS digital microcircuit burn-in without ovens |
| US5519193A (en) | 1992-10-27 | 1996-05-21 | International Business Machines Corporation | Method and apparatus for stressing, burning in and reducing leakage current of electronic devices using microwave radiation |
| US5878486A (en) * | 1993-11-16 | 1999-03-09 | Formfactor, Inc. | Method of burning-in semiconductor devices |
| US6078035A (en) * | 1995-12-22 | 2000-06-20 | Lucent Technologies Inc. | Integrated circuit processing utilizing microwave radiation |
| JP3727103B2 (ja) * | 1996-04-05 | 2005-12-14 | 三菱電機株式会社 | 半導体素子の試験方法 |
-
1998
- 1998-04-15 JP JP10104405A patent/JPH11295383A/ja active Pending
- 1998-09-04 US US09/148,793 patent/US6197602B1/en not_active Expired - Fee Related
- 1998-10-01 TW TW087116332A patent/TW378273B/zh active
- 1998-10-16 KR KR1019980043268A patent/KR19990081769A/ko not_active Application Discontinuation
-
2000
- 2000-12-14 US US09/735,655 patent/US6278097B2/en not_active Expired - Fee Related
-
2001
- 2001-06-29 US US09/893,463 patent/US6507076B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009210393A (ja) * | 2008-03-04 | 2009-09-17 | Nec Corp | ロードプル測定治具 |
| JP2015049080A (ja) * | 2013-08-30 | 2015-03-16 | 三菱電機株式会社 | 窒化物半導体デバイスの製造方法、バーンイン装置 |
| JP2015084493A (ja) * | 2013-10-25 | 2015-04-30 | 三菱電機株式会社 | 半導体素子の通電装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010052622A1 (en) | 2001-12-20 |
| KR19990081769A (ko) | 1999-11-15 |
| US6507076B2 (en) | 2003-01-14 |
| US6278097B2 (en) | 2001-08-21 |
| US6197602B1 (en) | 2001-03-06 |
| TW378273B (en) | 2000-01-01 |
| US20010001291A1 (en) | 2001-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0162107B1 (ko) | 전력 증폭 장치 | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| KR20070116115A (ko) | 전자 ｒｆ 장치 및 그 제조 방법 | |
| JPH11295383A (ja) | マイクロ波帯域用半導体トランジスタのバーンイン方法、バーンイン装置及びバーンインした半導体装置 | |
| Asbeck et al. | Augmented behavioral characterization for modeling the nonlinear response of power amplifiers | |
| US10250188B2 (en) | Voltage controlled oscillator | |
| Reynoso-Hernandez et al. | Output conductance frequency dispersion and low-frequency noise in HEMTs and MESFETs | |
| Smith et al. | RF nonlinear device characterization yields improved modeling accuracy | |
| Weimer et al. | Thermal impedance calibration for rapid and noninvasive calorimetric soft-switching loss characterization | |
| Kang et al. | Differential CMOS linear power amplifier with 2nd harmonic termination at common source node | |
| JP3892865B2 (ja) | 半導体装置、通信装置および半導体装置の検査方法 | |
| Aragones et al. | DC temperature measurements to characterize the central frequency and 3 dB bandwidth in mmW power amplifiers | |
| CN114492277A (zh) | 一种射频放大器电路的设计方法及射频放大器电路 | |
| Huynh et al. | Analysis of RF stress influence on large-signal performance of 22nm FDSOI CMOS transistors utilizing waveform measurement | |
| Rudolph et al. | GaN HEMT noise model performance under nonlinear operation | |
| Ramadan et al. | Efficiency enhancement of GaN power HEMTs by controlling gate-source voltage waveform shape | |
| KR101122392B1 (ko) | 전력 증폭기에 사용되는 전력 검출 회로 장치와 집적 회로 장치 | |
| JPH0236142Y2 (ja) | ||
| Gasseling et al. | A new characterization technique of" Four hot S parameters" for the study of nonlinear parametric behaviors of microwave devices | |
| US20090096529A1 (en) | High-frequency power amplifier | |
| Avramov | Phase-noise reduction in surface wave oscillators by using nonlinear sustaining amplifiers | |
| Walker | Analytic expressions for the optimum source & load impedance and associated large-signal gain of an RF power transistor | |
| Leng et al. | Design of inverse class-E amplifier with finite DC feed inductance | |
| Collinson et al. | A novel technique for measuring small signal S-parameters of an RF/microwave transistor, power amplifying stage for use in power amplifier stability analysis | |
| JP4518561B2 (ja) | 歪み特性評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031209 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |