JP5303178B2

JP5303178B2 - 充電回路および充電方法

Info

Publication number: JP5303178B2
Application number: JP2008104953A
Authority: JP
Inventors: 俊司中田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2008-04-14
Filing date: 2008-04-14
Publication date: 2013-10-02
Anticipated expiration: 2028-04-14
Also published as: JP2009261070A

Description

本発明は、キャパシタを充電する充電回路および充電方法に関し、特に抵抗で発生するジュール熱を極力低減する機能を有する充電回路および充電方法に関する。

一般に通常のキャパシタを定電圧で充電する方法では、効率が５０％となることが知られている。すなわち、定電圧Ｖでキャパシタを充電すると、電源の仕事はＱＶ＝ＣＶ^２であり、一方、キャパシタのエネルギーはＣＶ^２／２であることから効率は５０％である。残りの５０％は抵抗においてジュール熱となる（非特許文献１を参照）。

定電圧充電の代わりに定電流充電を用いると、前述のジュール熱が大きく低減できることが知られている。

すなわち、定電流Ｉでｔ時間充電を行ったときの電荷をＱ、キャパシタに蓄えられる電力量をＵとすると、

と表現される。抵抗Ｒで失われる電力量Ｌは、

と表現される。すると充電時の効率Ｐｃは、

と表現される。ｔを十分大きくすると、Ｐ_ｃが１００％になることがわかる（非特許文献２を参照）。

図１１は、この定電流充電回路を示す回路図である（非特許文献３を参照）。スイッチングトランジスタ（以下、スイッチと略す）ＳＷがＯＮの時にインダクタＬを流れる電流は上昇し、ＯＦＦの時に減少する。インダクタＬを流れる電流を電流比較器Ａを用いて検出し、電流がＩ_ｍｉｎになったときにスイッチＳＷをＯＮし、電流がＩ_ｍａｘになったときにスイッチＳＷをＯＦＦし、この操作により電流をＩ_ｍｉｎとＩ_ｍａｘの間に制御することができる（図１２）。

Ｉ_ｍｉｎとＩ_ｍａｘを近づけることにより、ほぼ定電流とみなすことができる。この定電流を用いてキャパシタＣを充電することができる。
J.M.Rabaey and M.Pedram, "Low Power Design Methodologies, ", Kluwer Academic Publishers, 1996, page 68 岡村廸夫、「電気２重層キャパシタに充電する」、トランジスタ技術2001年2月号p.312 岡村廸夫、「ECSの動作原理と実験セットの運転」、トランジスタ技術2001年3月号p.333

しかし、前述の回路では、電流を検出するための電流比較器が必要となる問題があった。

本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、電流比較器を用いなくとも断熱充電が可能な充電回路および充電方法を提供することにある。

上記の課題を解決するために、第１の本発明は、一端が前記キャパシタの一端に接続された電源と、一端が前記キャパシタの他端に接続されたインダクタと、前記電源の一端と前記インダクタの他端との間に接続された第１のスイッチングトランジスタと、前記電源の他端と前記インダクタの他端との間に接続された第２のスイッチングトランジスタと、前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとを一方がＯＮの時に他方がＯＦＦとなるように交互にＯＮにする制御回路とを備え、前記キャパシタに印加される電圧を出力電圧とし、前記制御回路が、前記第１または第２のスイッチングトランジスタのＯＮ／ＯＦＦ比であるデューティ比をＮ回、階段的に変化させることで、前記出力電圧を所望の初期値Ｖ _０から最終値Ｖ _Ｎまで段階的に各段における上昇幅が等しくなるように上昇させ、前記出力電圧で前記キャパシタを充電する際に前記電源が行う仕事が最小となるようにすることを特徴とする。
第２の本発明は、キャパシタを充電する充電回路による充電方法であって、前記充電回路は、一端が前記キャパシタの一端に接続された電源と、一端が前記キャパシタの他端に接続されたインダクタと、前記電源の一端と前記インダクタの他端との間に接続された第１のスイッチングトランジスタと、前記電源の他端と前記インダクタの他端との間に接続された第２のスイッチングトランジスタと、前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとを一方がＯＮの時に他方がＯＦＦとなるように交互にＯＮにする制御回路とを備え、前記キャパシタに印加される電圧を出力電圧とし、前記充電方法は、前記制御回路が、前記第１または第２のスイッチングトランジスタのＯＮ／ＯＦＦ比であるデューティ比をＮ回、階段的に変化させることで、前記出力電圧を所望の初期値Ｖ _０から最終値Ｖ _Ｎまで段階的に各段における上昇幅が等しくなるように上昇させ、前記出力電圧で前記キャパシタを充電する際に前記電源が行う仕事が最小となるようにすることを特徴とする。

本発明にあっては、階段的に上昇する出力電圧でキャパシタを充電することで、キャパシタを断熱充電し、これにより、電流比較器を不要とする。

本発明の充電回路および充電方法によれば、電流比較器を用いなくともキャパシタを断熱充電することができる。

［第１の実施形態］
図１は、第１の実施形態に係る充電回路における出力電圧の波形を示す図である。充電回路は、ＤＣ−ＤＣコンバータを備え、ＤＣ−ＤＣコンバータの出力電圧を階段的に上昇させ、出力電圧でキャパシタを充電することを特徴とする。

充電するキャパシタの種類は任意でよいが、ここで、電気２重層キャパシタにおいて、階段的に充電することにより充電効率が高まることを以下に示す。

電気２重層キャパシタは、図２のように表せることが知られている（非特許文献２を参照）。

リーク電流は通常非常に小さいので、これを無視することが近似的に可能である。以下の議論では、リークの原因となる抵抗Ｒ_Ｌを取り去ることとする。

電気２重層キャパシタにおいて、印加する電位Ｖと蓄積される電荷Ｑの関係を考察する。電気２重層キャパシタは、Ｃ_１〜Ｃ_４の容量をもつキャパシタと内部抵抗Ｒ_１〜Ｒ_４の回路網である。電位Ｖを印加して、十分定常状態に達したときには、内部抵抗Ｒ_１〜Ｒ_４には電流が流れず、次式が成立する。

よって、

と表現される。電気２重層キャパシタも充電定常状態に達した後は、通常のキャパシタの電荷と容量と電位の関係式が成立することがわかる。

ここで、図１の波形の階段電圧の電位をＶ_ｉ、Ｖ_ｉの電位により充電するときに電源（図示せず）からキャパシタに移動する電荷量をΔＱ_ｉとする。また、初期および最終の電位をＶ_０、Ｖ_Ｎとする。すなわち、電位はＶ_０→Ｖ_１→Ｖ_２→Ｖ_３…→Ｖ_Ｎと昇圧するものとする。このとき、電源のする仕事Ｗは、次式で表現される。

ここで、

とおくと、

である。この条件の下に、Ｗの最小値と、そのときのｘ_１，ｘ_２，…，ｘ_Ｎの値について考察する。（７）は（８）を用いて、

と表現される。Lagrangeの未定係数法（「応用数学便覧」、丸善株式会社、1967年、p.287）により、次式が成立するとき、Ｗは最小値をとる。

したがって、ｘ_１，ｘ_２，…，ｘ_Ｎで偏微分することにより、次式を得る。

すなわち、これは、図１の波形における各上昇幅が等しく、Ｖ／Ｎであるときに最小値をとることを意味している。したがって、（１０）より次式を得る。

ここで、Ｃ／２・Ｖ_Ｎ ^２−Ｃ／２・Ｖ_０ ^２は終状態と始状態のエネルギーの差を表している。また、第１項は、抵抗で消費されるジュール熱を意味している。ここで、抵抗で消費されるジュール熱とは、電源と電気２重層キャパシタを接続するスイッチ（スイッチングトランジスタ）の抵抗で消費されるジュール熱を意味している。

（１３）より、Ｎを大きくすれば、ジュール熱をゼロにすることが可能なことがわかる。また、ゼロ電位からの充電でなく、ある電位Ｖ_０からの充電においても階段的に充電することが有効なことが明らかになった。また、数学的解析によると、階段的に上昇する出力電圧において、段数Ｎを固定した場合、各段における上昇幅を等しくすることにより、最も効率的に充電できることがわかった。

このように、キャパシタを階段的に充電することにより、定電流充電と同様に効率的に充電できることが明らかとなった。このとき、階段の各幅の時間はシステムの時定数をＲＣとして、３ＲＣ程度とするならば、所望電圧の９５％となることが知られており（J.M.Rabaey and M.Pedram, "Low Power Design Methodologies, ", Kluwer Academic Publishers, 1996, page 70）、実施形態においても、電気２重層キャパシタを充電するシステムの時定数をＲＣとして、３ＲＣ程度の幅とすればよい。段数がＮであれば、３ＮＲＣの時間で充電すると、ほぼ理想的な階段となる。

この場合、ＲＣの時間の後に、次の段の電位を設定すればよいので、キャパシタの電位をモニターする必要が無くなり、回路の簡素化が可能である。

図３は、第１の実施形態に係る充電回路の例を示す回路図である。

第１の実施形態においては、上記の階段的に充電する動作を実現するために、図３に示す降圧型ＤＣ−ＤＣコンバータのスイッチングトランジスタ（以下、スイッチと略す。）ＳＷ１のＯＮ／ＯＦＦ比を変えることにより、ＤＣ−ＤＣコンバータの出力電圧を変化させることを特徴としている（船渡寛人、「スイッチングによる電力変換その基礎と実用上の注意点、日経エレクトロニクス 2007年8月号、p.132）。

ＤＣ−ＤＣコンバータは、スイッチＳＷ１，２を用いて出力電圧を自由に制御する回路である。図３（ａ）の状態では、Ｖ_ＤはＥ、図３（ｂ）の状態では、Ｖ_Ｄは０となる。よって、Ｖ_Ｄは、図４（ａ）に示すように変化する。一方、Ｖ_Ｏは、ＬＣフィルタの為に高周波成分が取り除かれ、一定値ｄＥとなることが知られている（図４（ｂ））。ここで、ｄはスイッチＳＷ１がＯＮとなる割合であり、ＯＮ／ＯＦＦ比やデューティ（duty）比とよばれる。

図３は、負荷として抵抗Ｒを用いた例を示しているが、抵抗Ｒの代わりに容量Ｃを用いても良いことはいうまでもない。

第１の実施形態においては、こうして実現した直流電源の電圧を階段的に変化させ、こうして得た、階段的に上昇する出力電圧により充電を行っており、図１に示すように、Ｖ_０＝ＶＤＤ／２，Ｎ＝４である。第１の実施形態においては、電圧の昇圧時には、４Ｅ／８→５Ｅ／８→６Ｅ／８→７Ｅ／８→８Ｅ／８となり、これが、ｄＥに対応しているので、デューティ比ｄは、４／８→５／８→６／８→７／８→８／８となる。すなわち、第１の実施形態は、このようなデューティ比の制御により電源の出力電圧を変化させることを特徴としている。

［第２の実施形態］
図５は、本発明の第２の実施形態に係る充電回路における出力電圧の波形を示す図である。同図に示すように、Ｖ_０＝ＶＤＤ／２，Ｎ＝６である。

第２の実施形態においては、電圧の昇圧時には、６Ｅ／１２→７Ｅ／１２→８Ｅ／１２→９Ｅ／１２→１０Ｅ／１２→１１Ｅ／１２→１２Ｅ／１２となり、これが、ｄＥに対応しているので、デューティ比ｄは、６／１２→７／１２→８／１２→９／１２→１０／１２→１１／１２→１２／１２となる。すなわち、第２の実施形態は、このようなデューティ比の制御により電源の出力電圧を変化させることを特徴としている。

［第３の実施形態］
図６は、本発明の第３の実施形態に係る充電回路における出力電圧の波形を示す図である。同図に示すように、Ｖ_０＝ＶＤＤ／４，Ｎ＝６である。

第３の実施形態においては、電圧の昇圧時には、２Ｅ／８→３Ｅ／８→４Ｅ／８→５Ｅ／８→６Ｅ／８→７Ｅ／８→８Ｅ／８となり、これが、ｄＥに対応しているので、デューティ比ｄは、２／８→３／８→４／８→５／８→６／８→７／８→８／８となる。すなわち、第３の実施形態は、このようなデューティ比の制御により電源の出力電圧を変化させることを特徴としている。

［第４の実施形態］
図７は、本発明の第４の実施形態に係る充電回路の例を示す回路図である。第４の実施形態においては、より高精度に充電を行う場合には、よく知られたアナログデジタルコンバータ（Ａ−Ｄ）回路を用いてシステムを容易に構成し、電気２重層キャパシタの電圧値をモニターし、電圧値を検出することにより、断熱充電を行うことを特徴とする。

図７では、電気２重層キャパシタの高電位側の電位を電圧比較器Ｂにより検出しており、検出した電圧が所望の電位に達したときに、１段高い電位を電源が出力するようにデューティ比を制御し、こうして出力電圧を階段的に上昇させることを特徴とする。

［第５の実施形態］
図８（ａ）は、本発明の第５の実施形態に係る充電回路における交流回路の部分の例を示す回路図である。第５の実施形態においては、図８（ｂ）の基本回路が応用されている。図８（ｂ）の回路では、入力をＥ_Ｈ、出力をＥ_Ｌ、上部巻数、下部巻数をＮ_１、Ｎ_２としたときに、Ｅ_Ｌ＝Ｅ_Ｈ・Ｎ_２／（Ｎ_１＋Ｎ_２）となる（「電気工学ハンドブック第６版」、電気学会、オーム社、２００１年、page718）。

交流回路においては、電圧の値を変えるために変圧器内において、インダクタが多用されている。これらのインダクタの１つを用いて、ここで図８（ａ）のように、インダクタＬから交流電圧を取り出すことができる。交流電圧Ｅ_１を取り出すときには、スイッチＴ_１をＯＮとする。以下、Ｔ_２、Ｔ_３、Ｔ_４をＯＮすることにより、交流電圧Ｅ_２、Ｅ_３、Ｅ_４を取り出すことができる。この交流電圧を整流回路を用いて直流電圧に変換する。これにより、前述のように出力電圧を階段的に上昇させることができ、この出力電圧を用いて、キャパシタを断熱充電することができる。

一般に、交流電圧Ｖ_ａｃの最大波高値をＶｍとし、整流器の順方向電圧を無視すれば、直流電圧Ｖ_ｄｃはほぼＶ_ｍに等しくなる（「電気工学ハンドブック第６版」、電気学会、オーム社、２００１年、page506）。

このことを用いると、第５の実施形態においても、交流電圧Ｅ_１〜Ｅ_４を整流することにより、上昇幅の等しい直流階段電圧を取り出すことができる。

［第６の実施形態］
図９は、本発明の第６の実施形態に係る充電回路における交流回路の部分の例を示す回路図である。第６の実施形態においては、図１０の変圧器の基本回路が応用されている。図１０の太線は、閉磁路鉄心を示す。図１０の回路は、入力をＥ_１、出力をＥ_２、一次巻線の巻数、二次巻線の巻数をＮ_１、Ｎ_２としたときに、Ｅ_２＝Ｎ_２／Ｎ_１・Ｅ_１となる。（「電気工学ハンドブック第６版」、電気学会、オーム社、２００１年、page699）。

ここで、図９に示すように、変圧器から交流電圧Ｅ_ａ、２Ｅ_ａ、３Ｅ_ａ、４Ｅ_ａを取り出すことができる。交流電圧Ｅ_ａを取り出すときには、スイッチＴ_１をＯＮとする。以下、Ｔ_２、Ｔ_３、Ｔ_４をＯＮすることにより、交流電圧２Ｅ_ａ、３Ｅ_ａ、４Ｅ_ａを取り出すことができる。この交流電圧を整流回路を用いて直流電圧に変換する。これにより階段電圧を取り出すことができる。これを用いて断熱的にキャパシタを充電することができる。

以上説明したように、本発明の各実施形態の充電回路によれば、インダクタの電流値をモニターし、電流がＩ_ｍｉｎとＩ_ｍａｘの間に入るようにスイッチを制御する電流比較器Ａなどの周辺回路を省くことができる。

また、理想的には、モニター回路を全く必要とせず断熱充電が可能となるという利点を有する。また、高精度に充電を行う場合には、よく知られたアナログデジタルコンバータ（Ａ−Ｄ）回路を用いてシステムを容易に構成して、キャパシタの電圧値をモニターし、電圧値を検出することにより、その電圧値に基づいて出力電圧を階段的に上昇させ、これにより、断熱充電を行うことができる。

この場合、出力電圧を有限の段数で階段的に上昇させて充電するために、デューティー比は有限の段数に対応した有限の数でよくなり、デューティー比を制御する回路を非常に簡素化できるという利点を有する。

また、交流回路内のインダクタから、階段的に上昇する出力電圧を取り出すことができ、その出力電圧による断熱充電が可能となる。

なお、初期の出力電圧Ｖ_０を小さくすると、電気２重層キャパシタのエネルギー効率を高めることができる。しかし、Ｖ_０を小さくし過ぎると、キャパシタの放電時に一定電圧を出力するための出力コンバータ回路において、電圧マージンを大きくする必要があり、回路設計が難しくなるという問題が生じる。よって、Ｖ_０は小さすぎないのが好ましい。

また、段数Ｎを大きくすると、ジュール熱によるエネルギー散逸を小さくすることができる。しかし、Ｎを大きくし過ぎると、充電回路において、デューティー比のきめ細かい制御が必要となり、回路構成が複雑になるという問題が生じる。よって、Ｎは大きすぎないのが好ましい。

第１の実施形態に係る充電回路における出力電圧の波形を示す図である。電気２重層キャパシタの等価回路を示す図である。第１の実施形態に係る充電回路の例を示す回路図である。図３に示す充電回路の電圧Ｖ_Ｄと電圧Ｖ_０の波形を示す図である。第２の実施形態に係る充電回路における出力電圧の波形を示す図である。第３の実施形態に係る充電回路における出力電圧の波形を示す図である。第４の実施形態に係る充電回路の例を示す回路図である。第５の実施形態に係る充電回路における交流回路の部分の例を示す回路図である。第６の実施形態に係る充電回路における交流回路の部分の例を示す回路図である。第６の実施形態に係る充電回路の基本回路を示す回路図である。従来における定電流充電回路の回路図である図９に示すスイッチＳＷをＯＮ／ＯＦＦさせるタイミングとインダクタＬを流れる電流の波形を示す図である。

符号の説明

Ｂ…電圧比較器
Ｅ…直流電圧
Ｅ_Ｈ、Ｅ_Ｌ、Ｅ_１、Ｅ_２、Ｅ_３、Ｅ_４、Ｅ_ａ、２Ｅ_ａ、３Ｅ_ａ、４Ｅ_ａ…交流電圧
Ｖ_０…出力電圧
ＳＷ１，ＳＷ２、ＳＷ、Ｔ_１、Ｔ_２、Ｔ_３、Ｔ_４…スイッチ
Ｌ…インダクタ
Ｃ…キャパシタ
Ｒ…抵抗

Claims

キャパシタを充電する充電回路であって、
一端が前記キャパシタの一端に接続された電源と、
一端が前記キャパシタの他端に接続されたインダクタと、
前記電源の一端と前記インダクタの他端との間に接続された第１のスイッチングトランジスタと、
前記電源の他端と前記インダクタの他端との間に接続された第２のスイッチングトランジスタと、
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとを一方がＯＮの時に他方がＯＦＦとなるように交互にＯＮにする制御回路と
を備え、
前記キャパシタに印加される電圧を出力電圧とし、
前記制御回路が、前記第１または第２のスイッチングトランジスタのＯＮ／ＯＦＦ比であるデューティ比をＮ回、階段的に変化させることで、前記出力電圧を所望の初期値Ｖ _０から最終値Ｖ _Ｎまで段階的に各段における上昇幅が等しくなるように上昇させ、
前記出力電圧で前記キャパシタを充電する際に前記電源が行う仕事が最小となるようにすることを特徴とする充電回路。
前記キャパシタが電気２重層キャパシタであることを特徴とする請求項１に記載の充電回路。
キャパシタを充電する充電回路による充電方法であって、
前記充電回路は、
一端が前記キャパシタの一端に接続された電源と、
一端が前記キャパシタの他端に接続されたインダクタと、
前記電源の一端と前記インダクタの他端との間に接続された第１のスイッチングトランジスタと、
前記電源の他端と前記インダクタの他端との間に接続された第２のスイッチングトランジスタと、
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとを一方がＯＮの時に他方がＯＦＦとなるように交互にＯＮにする制御回路と
を備え、
前記キャパシタに印加される電圧を出力電圧とし、
前記充電方法は、
前記制御回路が、前記第１または第２のスイッチングトランジスタのＯＮ／ＯＦＦ比であるデューティ比をＮ回、階段的に変化させることで、前記出力電圧を所望の初期値Ｖ _０から最終値Ｖ _Ｎまで段階的に各段における上昇幅が等しくなるように上昇させ、
前記出力電圧で前記キャパシタを充電する際に前記電源が行う仕事が最小となるようにすることを特徴とする充電方法。