JP5301339B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5301339B2
JP5301339B2 JP2009097960A JP2009097960A JP5301339B2 JP 5301339 B2 JP5301339 B2 JP 5301339B2 JP 2009097960 A JP2009097960 A JP 2009097960A JP 2009097960 A JP2009097960 A JP 2009097960A JP 5301339 B2 JP5301339 B2 JP 5301339B2
Authority
JP
Japan
Prior art keywords
hole
substrate
light emitting
lower substrate
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009097960A
Other languages
English (en)
Other versions
JP2010251455A (ja
Inventor
亮介 近藤
正樹 小田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2009097960A priority Critical patent/JP5301339B2/ja
Publication of JP2010251455A publication Critical patent/JP2010251455A/ja
Application granted granted Critical
Publication of JP5301339B2 publication Critical patent/JP5301339B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、半導体装置に関し、特に積層基板で構成された凹部内に半導体発光素子と封止樹脂部を備えた半導体発光装置に関する。
特許文献1には、貫通穴を備えたベース基板上に接着シートを介してリフレクタ基板を積層して形成された凹部内に発光素子を配置した半導体発光装置が記載されている。発光素子は、ベース基板上に形成された配線パターンへ配線用ワイヤを介して電気的に接続されている。
特開2006−080117号公報
特許文献1のような半導体発光装置においては、ベース基板上で、接着シートに含まれる接着剤がリフレクタ基板の内側面より発光素子側に侵入するという問題を生じる場合があった。つまり、半導体発光装置を上面から観測した場合に、リフレクタ基板の貫通穴外周を画定する端部から、接着剤がはみ出した状態となるという問題を生じる場合があった。
接着剤がはみ出すことにより、はみ出した接着剤が熱や紫外光により変色して発光素子からの発光の一部を吸収して光取り出し効率を低下させるという課題があった。
また、近年の小型化の要求に応じ、リフレクタ基板の貫通穴の外周を画定する端部や接着シートの端部と配線パターン上の配線ワイヤの結線部との距離が小さく形成された場合、はみ出した接着剤がベース基板上に設けた配線パターンの配線ワイヤを接続するための領域まで到達し、配線ワイヤの結線を阻害するなど、半導体発光装置の信頼性を低下させるという課題があった。
そこで、本発明は、上記課題を解決して、接着剤のはみ出しにより光取り出し効率や信頼性が低下することのない、接着層を介在した積層基板型の半導体発光装置を提供することを目的とする。
本発明の半導体装置は、下部基板と、下部基板上に配置される第一の貫通孔を備えた接着層と、接着層上に配置される第二の貫通孔を備えた上部基板と、下部基板上、あるいは、下部基板に形成された第四の貫通孔の底面を塞ぐよう配設した支持基板上に載置された半導体素子と、半導体素子を覆う封止樹脂部を有する。そして、本発明の半導体装置の上部基板は、第一の貫通孔上に張り出した突縁部を備え、突縁部には第三の貫通孔が形成されており、また、前記下部基板は、上面に導体パターンを備え、前記第三の貫通孔は、前記導体パターンの形成されていない領域の上方に形成されていることを特徴とする。
本発明の半導体装置によれば、接着層が上部基板の内側面より後退しているため、接着層からの接着剤が上部基板の内側面の位置より半導体素子側へ侵入するのを抑制することができる。つまり、半導体装置を上面から観測した場合(以下、「上面視において」)、上部基板の第二の貫通孔の外周を画定する端部から接着剤がはみ出すことがない。そして、はみ出した接着剤が熱や紫外光により変色して発光素子からの発光の一部を吸収して光取り出し効率を低下させることがない。
更に、接着剤のはみ出しを防ぐために突縁部が形成されることによって、突縁部下の窪みで発生しやすくなってしまった気泡を第三の貫通孔から排出して、封止樹脂部内に気泡が残留するのを防ぐことができる。そして、気泡の残留を抑制することにより、気泡と導電ワイヤの接触による導電ワイヤの切断、および、封止樹脂部の気泡によるクラックといった問題を低減することができるとともに、光学特性の信頼性を向上することができる。
本発明における半導体素子としては、半導体発光素子あるいは半導体受光素子を用いることができ、その一対の電極が半導体素子の上面と下面に形成されているもの、上面のみに形成されているもの、あるいは、下面のみに形成されているものを用いることができる。
本発明における半導体素子は、下部基板上、または、下部基板に設けた第四の貫通孔の底面を塞ぐ支持基板上に配置することができる。また、本発明における半導体素子は、単数でも複数でもよく、さらに複数の場合に下部基板上と支持基板上の両方に配置することができる。
本発明における接着層は、単層でも複数層でもよく、半導体装置の用途や製法に応じて適宜選択される。例えば、一層の接着シートのみから構成することも、絶縁性基板と該絶縁性基板の両面に設けられた接着シートの三層から構成することができる。
本発明における導電ワイヤは、金線、アルミニウム線などを用いることができる。
本発明の半導体装置において、下部基板の上面に導体パターンが形成されている場合、第三の貫通孔は、導体パターンの形成されていない領域の上方に形成することができる。
この場合、突縁部の下で封止樹脂部中に発生する気泡を効率よく外部へ排出することができる。気泡は、突縁部の下の導体パターンの形成されていない領域に発生しやすいためである。
本発明の半導体装置において、下部基板は、上面に導体パターンを備え、該導体パターンの接着層に覆われない領域上に半導体素子に接続された導電ワイヤを結線することができる。
この場合、上面視において、上部基板の第二の貫通穴の外周を画定する端部と、導電パターンにおける導電ワイヤの結線部との距離が小さい場合にも、結線部への接着剤の到達を抑制して、導電ワイヤの接続が不良となるのを低減することができる。
本発明の半導体装置において、導体パターンは、半導体素子に導電ワイヤを介して接続される配線部と、該配線パターンと分離して設けられた反射部とを有し、第三の貫通孔は、配線部と反射部に挟まれた導体パターンの形成されていない領域の上方に形成することができる。
この場合、突縁部の下の配線部と反射部に挟まれた導体パターンの形成されていない領域に気泡が発生しやすいが、気泡発生箇所およびその近傍に第三の貫通孔が位置することにより、封止樹脂が硬化する前に第三の貫通孔から気泡を外部へ排出できる。
本発明の半導体装置において、第三の貫通孔は、内壁が上広がりの傾斜を有する形状とすることができる。
この場合、内壁が傾斜していないものと比較して、封止樹脂部中に発生する気泡を効率よく外部へ排出することができる。
本発明の半導体装置において、下部基板は第四の貫通孔を有し、第二の貫通孔は、第四の貫通孔よりも大きくすることができる。
この場合、下部基板に形成した第四の貫通孔内に半導体発光素子を収納することにより、上部基板の内壁を反射面として有効に利用することができる。
本発明の実施例1の半導体発光装置における要部の上面図である。 本発明の実施例1の半導体発光装置における下部基板上の導体パターンを示す上面図である。 図1のA−A´線に沿う概略断面図である。 図1のB−B´線に沿う概略断面図である。 本発明の実施例1の半導体装置の製造工程における、多面取りの下部基板上の要部を示す上面図である。 比較例1の半導体発光装置の概略断面図である。 比較例2の半導体発光装置の概略断面図である。 本発明の実施例2の半導体発光装置の概略断面図である。
以下、この発明の好適な実施形態を詳細に説明する。尚、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する記載がない限り、これらの実施形態に限られるものではない。
図1は、本発明の実施例1の半導体発光装置を上面から観た要部の上面図である。図2は、本発明の実施例における下部基板上の導体パターンを示す上面図である。また、図3は、図1のA−A´線に沿う概略断面図、図4は、図1のB−B´線に沿う概略断面図である。
半導体発光装置は、それぞれ絶縁材料からなる上部基板3と下部基板1とが接着層2を介して貼り合わされ、接着層2に設けられた第一の貫通孔8、上部基板3に設けられた第二の貫通孔9および下部基板1に設けられた第四の貫通孔7が形成され、下部基板1の底面に第四の貫通孔7を塞ぐように配設された金属板4上に半導体発光素子12が載置されている。
第一の貫通孔8、第二の貫通孔9、および第四の貫通孔7により構成される凹部10には、半導体発光素子12を覆う透光性の樹脂が充填され、封止樹脂部15が形成されている。
下部基板1は、約0.1 mmのガラスエポキシ基板からなり、表面に配線部5aと反射部5bとからなる導体パターン5が配設されている。配線部5aは下部基板1の上面から外側面を経由して底面まで連続して形成されている。そして、配線部5aは、凹部10に露出する位置に結線部5cを有し、結線部5cに半導体発光素子12の電極に結線された導電ワイヤを結線することにより、配線部5aは半導体発光素子12と電気的に接続される。配線部5aは、凹部10内に露出するように結線部5cが形成されているため、上面視において、配線部5aの縁は上部基板3の内縁と交差している。反射部5bは、配線部5aと分離して、下部基板1の上面および内側面に形成されている。下部基板1の上面において、配線部5aと反射部5bは、約0.1 mmの間隔を介して配設されている。そのため、上面視において、反射部5bの縁も上部基板3の内縁と交差している。
導体パターン5は、配線部5a、反射部5bともに下部基板の上面あるいは底面においては、約17 μmの銅箔層、約20 μmの銅めっき層、約5 μmのニッケルめっき層、約2 μmのAgめっき層が順次積層された構成(不図示)となっている。また、導体パターン5は、配線部5a、反射部5bともに下部基板の側面においては、約20 μmの銅めっき層、約5 μmのニッケルめっき層、約2 μmのAgめっき層が順次積層された構成(不図示)となっている。
凹部10に露出した導体パターン5は、配線部5aおよび反射部5bともに、発光素子12からの発光を反射して、光取り出し効率を高めるのに寄与している。また、下部基板1の底面に形成された導体パターン5および、底面に形成された導体パターン5に連続する側面に形成された導体パターン5は、半導体発光装置を実装する場合の端子として用いられる。
下部基板1には、第四の貫通孔7が形成され、下部基板1の底面に第四の貫通孔7を塞ぐように配設した銅からなる支持基板4が配設されている。第四の貫通孔7内の金属板4上には、約20 μmの銅めっき層、約5 μmのニッケルめっき層、約2 μmのAgめっき層が順次積層され、その上に接合材13を介して半導体発光素子12が搭載されている。
半導体発光素子12は、対となる電極を上面に備え、それぞれ導電ワイヤ14を介して下部基板1上の結線部5cへ接続されている。
接着層2は、約0.1 mm厚みのガラスエポキシ基板2aと、ガラスエポキシ基板両面に形成されたエポキシ系接着剤からなる約0.04 mmの接着剤層2bとから構成され、総厚0.18 mmとなっている。
接着層2には、第四の貫通孔7より大きな第一の貫通孔8が形成されている。接着層2は、配線部5aと反射部5bを含む導体パターン5の一部を覆うように、そして結線部5cを覆わないように、下部基板1上に配置されている。
上部基板3は、約0.2 mmのガラスエポキシ基板からなり、上部基板3の上面、底面および側面に、導体パターン6が形成され、上部基板3の側面に形成された導体パターン6は、半導体発光素子からの光を反射する反射面として機能する。
上部基板3には、第一の貫通孔8より小さな第二の貫通孔9が形成されている。上部基板3の内側面(第二の貫通孔の外周面に相当)は、接着層2の第一の貫通孔側の端部より第二の貫通孔9の中央方向に約0.2 mm張り出している。つまり、上部基板3は、接着層2の上面を完全に覆い、第一の貫通孔8上に張り出した突縁部3aを有する。
上部基板3の突縁部3aには、上面に向かって広がるよう傾斜した円錐台形状であって、底面側の直径が約0.1 mm、上面側の直径が約0.2 mmの、上部基板の上面から底面へ通じる第三の貫通孔11が形成されている。
第三の貫通孔11は、突縁部3aにおいて、下部基板上の配線部5aと反射部5bとの間に位置する導体パターン5の形成されていない領域の上方位置となる4箇所に形成されている。
第三の貫通孔11は、配線部5aと反射部5bとの間などの導体パターンの形成されていない領域の上方位置に形成することにより、効率よく気泡を排出することができる。導体パターンの形成されていない領域、特に、配線部5aと反射部5bに挟まれた領域においては、気泡が発生しやすく、第三の貫通孔11を気泡発生箇所に近い位置に設けることが気泡排出の観点から有効であるためである。
第三の貫通孔11は、上部基板3の底面3b側の開口の直径を、0.09 mm以上、すなわち、接着層2の総厚の半分以上の大きさとすることにより、封止樹脂中に発生する気泡を効率よく排出することができる。つまり、後述する比較例2の半導体発光装置において封止樹脂内に残留する気泡を排出することができる。
第三の貫通孔11は、上部基板3の底面側の開口を、突縁部3a内に収まるように形成することにより、接着層2からの接着剤や封止樹脂によって底面側の開口が塞がれて気泡の排出が妨げられるのを抑制することができる。
第三の貫通孔11は、上面に向かって広がるよう傾斜した形状に形成することにより、効率よく気泡を排出することができる。
上部基板3の上面、底面、および第二貫通孔に露出する内側面には、導体パターン6が配設されている。上部基板の上面および底面に形成された導体パターンは、約17 μmの銅箔層、約20 μmの銅めっき層、約5 μmのニッケルめっき層、約2 μmのAgめっき層が順次積層された構成である。上部基板3の第二貫通孔9に露出する内側面に形成された導体パターンは、約20 μmの銅めっき層、約5 μmのニッケルめっき層、約2 μmのAgめっき層が順次積層された構成である。第二の貫通孔は、第四の貫通孔より大きく形成されているため、上部基板の第二貫通孔側の側面に形成された導体パターンは、側面に入射した発光素子からの発光を反射して、光取り出し効率を高めるのに寄与している。
第一の貫通孔8、第二の貫通孔9、および第四の貫通孔により構成される凹部10には、シリコーン樹脂からなる透光性の樹脂が、上部基板3の底面3bより上方位置まで充填され、半導体発光素子を覆う封止樹脂部15を形成している。
[本発明の実施例1の製造方法]
次に、本発明の実施例1の半導体発光装置の製造方法について説明する。
まず、円形の第四の貫通孔7、第一の貫通孔8、第二の貫通孔9がそれぞれ所定の間隔かつ所定の大きさで設けられた多面取りの下部基板1、接着層2、上部基板3を準備する。下部基板1、上部基板3には、両面にパターン形成された銅箔が貼付されている。図5に上面から観た下部基板上の要部を示す。下部基板には、さらに一方向に配列したスルースリット16が形成されている。
次に、各貫通孔の中心がほぼ一致するように、下部基板1上に接着層2を介して上部基板3を貼り合わせ、下部基板1の底面に第四の貫通孔7を塞ぐように銅箔からなる支持基板4を配設する。
次に、電解めっきにより、パターン化された銅箔上、下部基板と上部基板の側面上(下部基板のスルースリット内壁を含む)、および第四の貫通孔7内に露出した支持基板4上に電解めっきにより、Cu層、Ni層、Au層を積層し、導体パターンを形成する。
次に、上部基板3の所定位置にYAGレーザを照射して第三の貫通孔11を形成する。尚、第三の貫通孔11の形成は、基板貼り合わせ前に、予め上部基板3にルータードリル加工により行うなどの他の手法を適宜用いることができる。
次に、第四の貫通孔7、第一の貫通孔8、および第二の貫通孔9により形成された凹部10内の支持基板4上(Au層)に接合材を介して半導体発光素子を搭載する。その後、半導体発光素子の電極と、配線部5a(のうちの結線部5c)とを導電ワイヤを結線して電気的に接続する。
次に、凹部10内にシリコーン樹脂を充填し、加熱硬化し、封止樹脂部15を形成する。封止樹脂は、上部基板3の底面3bより上方位置まで充填される。
次に、下部基板上に接着層を介して上部基板を貼り合わせた多面取りの状態のものを、所定の間隔でダイシングして個片化する。下部基板1に形成されたスルースリット16の長手方向に沿うダイシングラインと、該ダイシングラインと垂直であって複数のスルースリットが配列された方向に沿うダイシングラインにてダイシングされる。ダイシングにより、多面取りの状態で下部基板上で一体に繋がった導体パターンが切断され、配線部5aと反射部5bが独立した状態として完成する。スルースリットの長手方向に沿うダイシングにおいては、下部基板のスルースリット上の上部基板を切断することとなり、スルースリット内壁に形成された導体パターンは、配線部5aとして半導体発光装置の外側面に露出する。
[比較例1]
図6は、本発明の比較例1の半導体発光装置の概略断面図である。
比較例1の半導体発光装置として、第一の貫通孔8と第二の貫通孔9がほぼ同じ大きさの接着層2と上部基板3を有する半導体発光装置を作製した。比較例1の半導体発光装置は、上記実施例1と比較して上部基板3に突縁部3aおよび第三の貫通孔11が存在しない以外は、上記実施例1と同じ構成である。上記実施例1の半導体装置と共通する構成については、上記実施例と同じ符号を付して説明を省略する。
比較例1の半導体発光装置においては、接着剤の一部が上部基板内周面よりはみ出した。はみ出した接着剤の表面は、半導体発光装置の通電時に経時的に黒色に変色した。発光素子からの発光に含まれる紫外成分や、周囲温度の上昇に起因する高温熱負荷によるものと考えられる。そして、変色部により半導体発光素子からの発光の一部が吸収され、半導体発光装置の光量が低下した。
[比較例2]
図7は、本発明の比較例2の半導体発光装置の概略断面図である。
比較例2として、第三の貫通孔11を形成しない以外は上記実施例1と同じ半導体発光装置を作製した。上記実施例1の半導体装置と共通する構成については、上記実施例1と同じ符号を付して説明を省略する。
比較例2の半導体発光装置においては、接着層の上部基板からのはみ出しはなかった。しかし、第一貫通孔9内の上部基板3の内周近傍に複数の気泡が滞留した。これは、封止樹脂が充填される際に突縁部3aの下の窪みに十分に封止樹脂が流れ込まず、突縁部3aの下に発生した気泡が、封止樹脂の熱硬化時に膨張して突縁部3aの下から押し出されるように移動し、一部は封止樹脂の外部へ排出され、一部が残留したものと考えられる。発生した気泡は、直径約0.1 mm〜0. 2 mmの大きさで観測された。発生する気泡の多くは、接着層の総厚の半分から2倍の直径を有しているため、上部基板の底面3b側の第三の貫通孔の直径は、接着層の総厚の半分以上の大きさとすることが好ましい。
気泡は配線部5aと反射部5bとの間の導体パターンのない部分に発生、残留しやすく、気泡が第一貫通孔内の導電ワイヤ14の方向へ進行して導電ワイヤ14に接触する場合も生じた。導体パターンがない部分は、導体パターンがない分の厚みが薄いため気泡が発生しやすいものと考えられる。
導電ワイヤに気泡が接触した半導体発光装置は、熱衝撃試験において導電ワイヤを切断する不具合が生じやすく、気泡が存在しないものや、気泡があっても導電ワイヤに接触していないものと比較して、信頼性が低かった。
つまり、本発明の実施例1の半導体発光装置は、比較例1の半導体発光装置と比較して、接着剤のはみ出しがなく、はみ出して変色した接着剤による光吸収がない。
また、本発明の実施例1の半導体発光装置は、比較例2の半導体発光装置と比較して、接着層内周を上部基板内周より後退させて接着剤のはみ出しを回避することにより発生する気泡を残留させることがない。そのため、例えば、気泡が導電ワイヤへ接触して導電ワイヤが断線する、気泡の残留により所望の光学特性が得られないなどの、封止樹脂内に残留した気泡に起因した不具合を防止することができる。
そのため、本発明の半導体発光装置によれば、比較例1および比較例2と比較して信頼性の高い半導体発光装置を提供することができる。
次に、本発明の実施例2の半導体発光装置について説明する。図8は、本発明の実施例2の半導体発光装置の要部を示す断面図である。本実施例の半導体装置の基本的な構成は、実施例1の半導体装置と同じであるので、詳細な説明は実施例1を参照して省略する。
半導体発光装置は、それぞれ絶縁材料からなる上部基板3と下部基板1とが接着層2を介して貼り合わされ、接着層2に設けられた第一の貫通孔8、上部基板3に設けられた第二の貫通孔9が形成され、下部基板1上に半導体発光素子12が載置されている。接着層2は、ガラス繊維にエポキシ樹脂を含浸させたプリプレグで構成されている。
第一の貫通孔8、および第二の貫通孔9により構成される凹部10aには、半導体発光素子12を覆うエポキシ樹脂からなる透光性の封止樹脂が充填され、封止樹脂部15が形成されている。
半導体発光素子12は、対となる電極を上面と下面に備え、上面電極は、導電ワイヤ14を介して下部基板1上の配線部5へ接続されている。
本実施例の半導体発光装置においても、接着剤のはみ出しがなかった。また、接着剤のはみ出しを回避するために接着層内周を上部基板内周より後退させたことにより発生する気泡の残留もなく、気泡が導電ワイヤに接触することもなかった。また、封止樹脂にエポキシ樹脂を用いた場合に発生しやすいクラックの発生が減少し、気泡を起点としたクラックの発生が抑制されたものと考えられる。
つまり、上記実施例1の半導体装置および実施例2の半導体装置で示されるように、本発明の半導体発光装置においては、一対の電極が上面に配置された半導体発光素子、上面と下面に配置されているもの、あるいは、下面のみに配置されているものを用途等に応じて適宜用いることができる。尚、一対の電極が下面のみに形成された半導体素子を用いた場合、導電ワイヤが不要なため、導電ワイヤと気泡の接触の問題は生じないが、残留した気泡に起因した封止樹脂のクラックの発生などの問題を抑制することができる。
また、本発明の半導体発光装置においては、接着層は単層とも複数層ともすることができる。例えば、一般的に用いられる接着シート、あるいは、炭素繊維、ガラス繊維、アラミド繊維等に未硬化の熱硬化性樹脂を含浸させたプリプレグなどを用いることができる。
また、本発明の半導体発光装置においては、封止樹脂はシリコーン樹脂、エポキシ樹脂など用途に適した透光性樹脂を選択することができる。さらに、透光性樹脂に蛍光体や散乱材など適宜機能部材を添加することができる。
また、本発明の半導体発光装置においては、半導体素子は、下部基板に設けられた第四の貫通孔底面を塞ぐ支持基板上、下部基板上に適宜配置することができる。
尚、本発明の半導体発光装置は、上記した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることは勿論である。
例えば、上記実施例においては、半導体素子としては、一つの半導体発光素子を配置しているが、複数を配置してもよく、半導体受光素子などを配置してもよい。
例えば、上記実施例において、第三の貫通孔は円錐台形状の貫通孔が4つ配置されているが、第三の貫通孔の形状、個数は、突縁部下の導体パターン間に合わせて適宜選択することができる。
1:下部基板
2: 接着層
3:上部基板
3a:突縁部
4:支持基板
5:導体パターン
6:導体パターン
7:第四の貫通孔
8:第一の貫通孔
9:第二の貫通孔
10:凹部
11:第の貫通孔
12:半導体発光素子
13:接合材
14:導電ワイヤ
15:封止樹脂部

Claims (5)

  1. 下部基板と、
    前記下部基板上に配置され、第一の貫通孔を備えた接着層と、
    前記接着層上に配置され、第二の貫通孔および第三の貫通孔を備えた上部基板と、
    前記下部基板上、あるいは、前記下部基板に形成された第四の貫通孔の底面を塞ぐよう配設した支持基板上に載置された半導体素子と、
    前記半導体素子を覆う封止樹脂部とを有し、
    前記上部基板は、前記第一の貫通孔上に張り出した突縁部を備えると共に、該突縁部に前記第三の貫通孔が形成されており、
    前記下部基板は、上面に導体パターンを備え、
    前記第三の貫通孔は、前記導体パターンの形成されていない領域の上方に形成されていることを特徴とする半導体装置。
  2. 前記下部基板は、上面に導体パターンを備え、該導体パターンの前記接着層に覆われない領域上に前記半導体素子に接続された導電ワイヤが結線されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記導体パターンは、前記半導体素子に電気的に接続される配線部と、該配線部と分離して設けられた反射部とを有し、
    前記第三の貫通孔は、前記配線部と前記反射部に挟まれた前記導体パターンの形成されていない領域の上方に形成されていることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記第三の貫通孔の内壁は、上広がりの傾斜を有することを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
  5. 前記第三の貫通孔は、前記上部基板の底面側における直径が前記接着層の総厚の半分以上とすることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置。
JP2009097960A 2009-04-14 2009-04-14 半導体装置 Expired - Fee Related JP5301339B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009097960A JP5301339B2 (ja) 2009-04-14 2009-04-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009097960A JP5301339B2 (ja) 2009-04-14 2009-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2010251455A JP2010251455A (ja) 2010-11-04
JP5301339B2 true JP5301339B2 (ja) 2013-09-25

Family

ID=43313487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009097960A Expired - Fee Related JP5301339B2 (ja) 2009-04-14 2009-04-14 半導体装置

Country Status (1)

Country Link
JP (1) JP5301339B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5988073B2 (ja) * 2011-11-01 2016-09-07 東芝ライテック株式会社 発光モジュールおよび照明装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994219B2 (ja) * 1994-05-24 1999-12-27 シャープ株式会社 半導体デバイスの製造方法
JP4398781B2 (ja) * 2004-05-06 2010-01-13 ローム株式会社 発光装置
JP4881001B2 (ja) * 2005-12-29 2012-02-22 シチズン電子株式会社 発光装置
JP5010203B2 (ja) * 2006-07-31 2012-08-29 パナソニック株式会社 発光装置

Also Published As

Publication number Publication date
JP2010251455A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US8138512B2 (en) LED package with metal PCB
JP5175488B2 (ja) 多層反射面構造を有するledパッケージ
JP5340583B2 (ja) 半導体発光装置
US8487328B2 (en) Light emitting device
JPWO2006030671A1 (ja) Led装置
US20110050074A1 (en) Light emitting apparatus and light unit
JP2007067190A (ja) 半導体発光装置
KR102407430B1 (ko) 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
JP4818028B2 (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
JP2010251805A (ja) 照明装置
JP2008235827A (ja) 発光装置
JP4037404B2 (ja) 発光素子実装用基板とその製造方法
JP2006278766A (ja) 発光素子の実装構造及び実装方法
JP2008147513A (ja) 発光装置
JP2008124195A (ja) 発光装置およびその製造方法
JP5862572B2 (ja) 発光装置と、回路基板の製造方法
JP2007266222A (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
JP2010171217A (ja) 発光素子パッケージ、発光装置、および表示装置
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP4831958B2 (ja) 表面実装型led
JP2008124297A (ja) 発光装置
JP5301339B2 (ja) 半導体装置
JP2008235764A (ja) 発光装置およびその製造方法
JP5183965B2 (ja) 照明装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130619

R150 Certificate of patent or registration of utility model

Ref document number: 5301339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees