JP5300996B2 - 半導体レーザ素子 - Google Patents

半導体レーザ素子 Download PDF

Info

Publication number
JP5300996B2
JP5300996B2 JP2012026903A JP2012026903A JP5300996B2 JP 5300996 B2 JP5300996 B2 JP 5300996B2 JP 2012026903 A JP2012026903 A JP 2012026903A JP 2012026903 A JP2012026903 A JP 2012026903A JP 5300996 B2 JP5300996 B2 JP 5300996B2
Authority
JP
Japan
Prior art keywords
layer
quantum well
type
semiconductor laser
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012026903A
Other languages
English (en)
Other versions
JP2013165142A (ja
Inventor
遥一 麦野
亜樹 野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012026903A priority Critical patent/JP5300996B2/ja
Publication of JP2013165142A publication Critical patent/JP2013165142A/ja
Application granted granted Critical
Publication of JP5300996B2 publication Critical patent/JP5300996B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

この発明は、半導体レーザ素子に関する。
ハードディスク装置(HDD;Hard disc Drive)の記憶容量を増大させるためには、ディスクの微小領域に信号を書き込む必要がある。信号の熱安定性を確保しつつ微小領域に信号を記録するためには、熱的に安定した記録媒体が必要となるが、そうすると書き換えには強い磁場が必要となるというジレンマが生じる。現行のGMR(Giant Magneto Resistance)方式では記録密度が飽和しつつある今、「熱アシスト記録」方式の実現が希求されている。「熱アシスト記録」方式は、レーザダイオード(半導体レーザ素子)を熱源とすることで、一時的に磁界を保持する力を弱めて書き込みを行う方式である。
特開平7−111367号公報 特開2011−187149号公報
現行のスライダ作成工程と親和性を持たせるためには、「熱アシスト記録」方式の記録装置に用いられる半導体レーザ素子は、従来の光ピックアップ用の半導体レーザ素子とは異なり、小さいチップサイズで高い出力を得る必要がある。
また、半導体レーザ素子の実装空間には制限があるため、光学系設計によっては従来の半導体レーザ素子での一般的なTE(Transverse Electric)偏光だけではなく、TM(Transverse Magnetic)偏光を実現する必要が生じる場合もある。たとえば、前記特許文献2には、特許文献2に開示されている熱アシスト磁気記録ヘッドに用いられるレーザダイオードとして、TMモードの偏光を発生するチップであることが好ましいことが開示されている。
この発明の目的は、TMモード発振が得られかつ信頼性の高い半導体レーザ素子を提供することにある。
この発明の半導体レーザ素子は、熱アシスト記録方式のハードディスク装置に用いられ、TMモードで発振する半導体レーザ素子であって、GaAsからなる基板と、前記基板上に形成され半導体積層構造とを含み、前記半導体積層構造は、p型クラッド層およびn型クラッド層と、前記p型クラッド層およびn型クラッド層に挟まれたp側ガイド層およびn側ガイド層と、前記p側ガイド層およびn側ガイド層に挟まれた活性層とを備え、前記p型クラッド層およびn型クラッド層は、それぞれ(Al x1 Ga (1−x1) 0.51 In 0.49 P層(0≦x1≦1)からなり、前記p側ガイド層およびn側ガイド層は、それぞれAl x2 Ga (1−x2) As層(0≦x2≦1)からなり、前記(Al x1 Ga (1−x1) 0.51 In 0.49 P層は、x1>0.7を満たす組成を有しており、前記Al x2 Ga (1−x2) As層は、0.4≦x2≦0.8を満たす組成を有しており、前記活性層は、TMモード発振を生じさせるための引っ張り歪みを有する少なくとも2つの量子井戸層と、隣接する前記量子井戸層に挟まれ、圧縮歪みを有する障壁層とを含み、前記量子井戸層が、Aly2Ga(1−y2)As(1−x3)x3層(0<x3<1,0≦y2<1)からなり、前記障壁層が、AlGaInAs層、(Alx5Ga(1−x5)(1−y1)Iny1P層(0<x5≦1,0.49<y1<1)層またはInx6Ga(1−x6)P層(0.49<x6<1)層からなり、発振波長が780nm以上830nm以下である、半導体レーザ素子である。
この発明の構成では、量子井戸層は、TMモード発振を生じさせるための引っ張り歪みを有しているので、半導体レーザ素子をTMモードで発振させることができる。また、障壁層は圧縮歪みを有しているので、活性層全体の歪みを緩和させることができる。これにより、通電中の結晶劣化が抑制されるので、半導体レーザ素子の信頼性を高めることができる。
前記量子井戸層の数をM(Mは2以上の自然数)とし、前記障壁層の数をN(Nは1以上の自然数)とし、前記各量子井戸層を一方端にあるものから順に、1番目、2番目、…、M番目の量子井戸層と呼び、前記各障壁層を一方端にあるものから順に、1番目、2番目、…、N番目の障壁層と呼び、m(mは1からMまでの自然数)番目の量子井戸層の膜厚および格子不整合率をそれぞれaおよびαで表し、n(nは1からNまでの自然数)番目の障壁層の膜厚および格子不整合率をそれぞれbおよびβで表し、前記活性層の平均歪量γを次式(i)で定義すると、平均歪量γが−1.0%以上1.0%以下であることが好ましく、−0.5%以上0.5%以下であることがより好ましく、−0.3%以上0.3%以下であることがさらに好ましい。
Figure 0005300996
前記各量子井戸層の格子不整合率が−0.4%以下であることが好ましい。格子不整合率が−0.4%より大きい(引っ張り歪の大きさが小さい)と、TMモードでの発振が起こりにくくなるからである。
前記各障壁層の格子不整合率が0より大きく4.0%以下であることが好ましい。格子不整合率が4.0%より大きい(圧縮歪の大きさが大きい)と、障壁層の結晶成長時に、結晶に割れが生じるおそれがあるからである。
図1は、この発明の一実施形態に係る半導体レーザダイオードの構成を説明するための平面図である。 図2は、図1のII-II線に沿う断面図である。 図3は、図1のIII−III線に沿う断面図である。 図4は、前記半導体レーザダイオードの活性層の構成を説明するための図解的な断面図である。 図5は、半導体レーザダイオードの製造工程を示す断面図である。 図6は、半導体レーザダイオードの製造工程を示す断面図である。 図7は、半導体レーザダイオードの製造工程を示す断面図である。 図8は、半導体レーザダイオードの製造工程を示す断面図である。 図9は、半導体レーザダイオードの製造工程を示す断面図である。 図10は、半導体レーザダイオードの製造工程を示す平面図である。 図11は、半導体レーザダイオードの製造工程を示す平面図である。 図12Aは200個分のサンプルaに対する動作電流の経時的変化を示すグラフであり、図12Bは200個分のサンプルbに対する動作電流の経時的変化を示すグラフであり、図12Cは200個分のサンプルcに対する動作電流の経時的変化を示すグラフである。 図13は、活性層の平均歪量に対するMTBFの関係および活性層の平均歪量に対する偏光比の関係を表すグラフである。
以下では、この発明の実施形態を、添付図面を参照して詳細に説明する。
図1は、この発明の一実施形態に係る半導体レーザダイオードの構成を説明するための平面図であり、図2は図1のII-II線に沿う断面図であり、図3は図1のIII-III線に沿う断面図である。
この半導体レーザダイオード70は、基板1と、基板1上に結晶成長によって形成された半導体積層構造2と、基板1の裏面(半導体積層構造2と反対側の表面)に接触するように形成されたn型電極3と、半導体積層構造2の表面に接触するように形成されたp型電極4を備えたファブリぺロー型のものである。
基板1は、この実施形態では、GaAs単結晶基板で構成されている。GaAs基板1の表面の面方位は、(100)面に対して、10°のオフ角を有している。半導体積層構造2を形成する各層は、基板1に対してエピタキシャル成長されている。エピタキシャル成長とは、下地層からの格子の連続性を保った状態での結晶成長をいう。下地層との格子不整合は、結晶成長される層の格子の歪によって吸収され、下地層との界面での格子の連続性が保たれる。
半導体積層構造2は、活性層10と、n側ガイド層11と、p側ガイド層12と、n型半導体層13と、p型半導体層14とを備えている。n型半導体層13は活性層10に対して基板1側に配置されており、p型半導体層14は活性層10に対してp型電極4側に配置されている。n側ガイド層11はn型半導体層13と活性層10との間に配置され、p側ガイド層12は活性層10とp型半導体層14との間に配置されている。こうして、ダブルヘテロ接合が形成されている。活性層10には、n型半導体層13からn側ガイド層11を介して電子が注入され、p型半導体層14からp側ガイド層12を介して正孔が注入される。これらが活性層10で再結合することにより、光が発生するようになっている。
n型半導体層13は、基板1上に、n型GaAsバッファ層15(たとえば50nm〜100nm厚、この例では100nm厚)およびn型(Alx1Ga(1−x1)0.51In0.49Pクラッド層(0≦x1≦1)16(たとえば2000nm〜3000nm厚、この例では2500nm厚)を積層して構成されている。
一方、p型半導体層14は、p型ガイド層12上に、第1p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層(0≦x1≦1)17(たとえば250nm〜400nm厚、この例では300nm厚)、p型InGaPエッチングストップ層18(たとえば5nm〜10nm厚、この例では5nm厚)、第2p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層(0≦x1≦1)19(たとえば1000nm〜1500nm厚、この例では1000nm厚)、p型GaAsキャップ層20(たとえば50nm〜100nm厚、この例では100nm厚)およびp型GaAsコンタクト層21(たとえば1000nm〜2000nm厚、この例では1000nm厚)を積層して構成されている。
n型GaAsバッファ層15は、GaAs基板1とn型(Alx1Ga(1−x1)0.51In0.49Pクラッド層16との接着性を高めるために設けられた層である。n型GaAsバッファ層15は、GaAsにたとえばn型ドーパントとしてのSiをドープすることによって、n型半導体層とされている。
p型GaAsコンタクト層21は、p型電極4とオーミックコンタクトをとるための低抵抗層である。p型GaAsコンタクト層21は、GaAsにたとえばp型ドーパントとしてのZnをドープすることによって、p型半導体層とされている。
n型クラッド層16と、第1および第2p型クラッド層17,19とは、活性層10にキャリア(電子および正孔)を閉じ込めるキャリア閉じ込め効果と、活性層10からの光をそれらの間に閉じ込める光閉じ込め効果とを生じるものである。n型(Alx1Ga(1−x1)0.51In0.49Pクラッド層16は、(Alx1Ga(1−x1)0.51In0.49Pにたとえばn型ドーパントとしてのSiをドープすることによって、n型半導体層とされている。第1および第2p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層17,19は、(Alx1Ga(1−x1)0.51In0.49Pにたとえばp型ドーパントとしてのZnをドープすることによって、p型半導体層とされている。
クラッド層16,17,19のドーパント濃度は、0.7×1018cm−3以上2.0×1018cm−3以下であることが好ましい。ドーパント濃度が0.7×1018cm−3より低いと活性層10にキャリアが注入されにくくなるからである。一方、ドーパント濃度が2.0×1018cm−3より高いと、活性層10にキャリアが過剰に注入され、余剰分が光吸収源となって、発振効率が悪くなるからである。
n型(Alx1Ga(1−x1)0.51In0.49Pクラッド層16は、n側ガイド層11よりもバンドギャップが広く、第1および第2p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層17,19は、p側ガイド層12よりもバンドギャップが広い。これにより、良好なキャリア閉じ込めおよび光閉じ込めを行うことができ、高効率の半導体レーザダイオードを実現できる。
高出力化を可能とするためには、端面光学損傷を抑制することが重要である。そこで、後述するように、レーザ共振器端面部分に亜鉛などの不純物を拡散することにより、活性層10のバンドギャップを拡大する端面窓構造40を作製することが好ましい。端面窓構造40を作製するために、亜鉛等の不純物を拡散する場合、不純物を拡散すべき領域が燐を含んでいれば拡散速度が速い。この実施形態では、n型クラッド層16および第1および第2p型クラッド層17,19は、それぞれ燐を含む(Alx1Ga(1−x1)0.51In0.49P層からなる。したがって、亜鉛等の不純物を拡散させやすいので、端面窓構造40の作製が容易である。これにより、高出力化に適した半導体レーザダイオードを実現できる。
また、この実施形態におけるn型クラッド層16およびp型クラッド層17,19は、(Alx1Ga(1−x1))の組成に対するInの組成の比を、0.49/0.51としているので、GaAs基板1と格子整合するため、高品質の結晶を得ることができる。この結果、信頼性の高い半導体レーザダイオードが得られる。
n側ガイド層11は、Alx2Ga(1−x2)As(0≦x2≦1)層(たとえば20nm〜30nm厚、この例では20nm厚)からなり、n型半導体層13上に積層されることにより構成されている。p側ガイド層12は、Alx2Ga(1−x2)As(0≦x2≦1)層(たとえば20nm〜30nm厚、この例では20nm厚)からなり、活性層10上に積層されることにより構成されている。
n側Alx2Ga(1−x2)Asガイド層11およびp側Alx2Ga(1−x2)Asガイド層12は、活性層10に光閉じ込め効果を生じる半導体層であり、かつ、クラッド層16,17,19とともに、活性層10へのキャリア閉じ込め構造を形成している。これにより、活性層10における電子および正孔の再結合の効率が高められるようになっている。
この実施形態では、クラッド層16,17,19が(Alx1Ga(1−x1)0.51In0.49P層(0≦x1≦1)から形成されているのに対し、ガイド層11,12がAlx2Ga(1−x2)As(0≦x2≦1)から形成されている。このため、クラッド層16,17,19とガイド層11,12との間のバンドギャップ差が大きくすることができる。この結果、温度上昇により活性層10からキャリアがクラッド層16,17,19等の周囲の層に溢れ出すいわゆるキャリアオーバーフローを抑制または防止することができる。したがって、キャリアオーバーフローに起因する特性劣化を抑制または防止できる。
クラッド層16,17,19を形成している(Alx1Ga(1−x1)0.51In0.49P層は、x1>0.7を満たす組成を有していることが好ましい。また、ガイド層11,12を形成しているAlx2Ga(1−x2)As層は、0.4≦x2≦0.8を満たす組成を有していることが好ましい。この理由について説明する。
クラッド層16,17,19およびガイド層11,12のバンドギャップは、Al組成が多くなるほど大きくなる。前述したように、活性層10からキャリアが周囲の層に溢れ出すキャリアオーバーフローを防止するためには、ガイド層11,12とクラッド層16,17,19との間のバンドギャップ差を所定値以上にすることが好ましい。そこで、x1を0.7よりも大きく、x2を0.8以下とすることによって、前記バンドギャップ差を前記所定値以上にすることができる。
レーザ共振器端面部分に活性層10のバンドギャップを拡大する端面窓構造40を作製した場合、共振器端面部分での活性層10のバンドギャップは、共振器中央部分のバンドギャップとガイド層11,12のバンドギャップとの平均値となる。したがって、端面窓構造40を作製することによって端面部分での活性層10のバンドギャップを十分に拡大するためには、ガイド層11,12のバンドギャップが所定値(具体的には、1.8eV程度)以上であることが必要となる。そこで、x2を0.4以上とすることによって、ガイド層11,12のバンドギャップを前記所定値以上とすることができる。
活性層10は、多重量子井戸(MQW:multiple-quantum well)構造を有しており、電子と正孔とが再結合することにより光が発生し、その発生した光を増幅させるための層である。
活性層10は、この実施形態では、図4に示すように、アンドープのGaAs(1−x3)x3層(0<x3≦1)からなる量子井戸(well)層221とアンドープの(Alx4Ga(1−x4)(1−y)InAs層(0<x4≦1,0<y<1)からなる障壁(barrier)層222とを交互に複数周期繰り返し積層して構成された多重量子井戸構造を有している。量子井戸(well)層221の膜厚は、たとえば9nm〜12nm厚に形成されている。各障壁層222の膜厚は、4nmより大きく形成されている。
無歪の状態でのGaAsP層の格子定数はGaAs基板1の格子定数より小さいので、GaAs(1−x3)x3層からなる量子井戸層221には引っ張り応力(引っ張り歪)が生じている。これにより、半導体レーザダイオード70は、TMモードで発振することが可能となる。本明細書では、半導体レーザダイオードの出力光の偏光比が10[dB]以上となる場合に、半導体レーザダイオードがTMモードで発振しているというものとする。ただし、偏光比は、偏光比=10LOG(TM成分光出力/TE成分光出力)[dB]として定義される。なお、TMモードの出力光は、光伝搬方向に対して磁界方向が垂直(光伝搬方向に対して電界方向が平行)となるTM波となる。
一方、無歪の状態でのAlGaInAs層の格子定数はGaAs基板1の格子定数より大きいので、(Alx4Ga(1−x4)(1−y)InAs層からなる障壁層222には圧縮応力(圧縮歪)が生じている。このように、量子井戸層221に引っ張り歪が生じているが、障壁層222には圧縮歪が生じているため、活性層10全体の歪み緩和される。これにより、通電中の結晶劣化が抑制されるので、半導体レーザダイオードの信頼性を高めることができる。
活性層10の平均歪量γを次のように定義する。量子井戸層221の数をM(Mは2以上の自然数)とし、障壁層222の数をN(Nは1以上の自然数)とし、各量子井戸層221を一方端にあるもの(例えば基板1に近いもの)から順に、1番目、2番目、…、M番目の量子井戸層と呼び、各障壁層222を一方端にあるもの(例えば基板1に近いもの)から順に、1番目、2番目、…、N番目の障壁層と呼ぶことにする。そして、m(mは1からMまでの自然数)番目の量子井戸層221の膜厚、格子定数および格子不整合率をそれぞれa、Aおよびαで表し、n(nは1からNまでの自然数)番目の障壁層の膜厚、格子定数および格子不整合率をそれぞれb、Bおよびβで表すことにする。また、基板1の格子定数をDで表すことにする。
m番目の量子井戸層221の格子不整合率αは、次式(1)で表される。
α={(A−D)/D}×100[%] …(1)
n番目の障壁層222の格子不整合率βは、次式(2)によって表される。
β={(B−D)/D}×100[%] …(2)
活性層10の平均歪量γ[%]は、次式(3)によって定義される。
Figure 0005300996
活性層10の平均歪量γは、−1.0%以上1.0%以下であることが好ましく、−0.5%以上0.5%以下であることがより好ましく、−0.3%以上0.3%以下であることがさらに好ましい。つまり、量子井戸層221の組成比(x3)、膜厚および数Mと、障壁層222の組成比(x4,y)、膜厚および数Nは、活性層10の平均歪量γが−1.0%以上1.0%以下であることが好ましく、活性層10の平均歪量γが−0.5%以上0.5%以下となるように設定されることがより好ましく、活性層10の平均歪量γが−0.3%以上0.3%以下となるように設定されることがさらに好ましい。
各量子井戸層221の格子不整合率は、−0.4%以下であることが好ましい。格子不整合率が−0.4%より大きい(引っ張り歪の大きさが小さい)と、TMモードでの発振が起こりにくくなるからである。
各障壁層222の格子不整合率は、0.01%以上4.0%以下であることが好ましく、0.5%以上2.0%以下であることがより好ましい。格子不整合率が0.01%より小さい(圧縮歪の大きさが小さい)と、活性層10全体の歪みを緩和させる効果が小さくなり、格子不整合率が4.0%より大きい(圧縮歪の大きさが大きい)と、障壁層222の結晶成長時に、結晶に割れが生じるおそれがあるからである。
量子井戸層221を形成しているGaAs(1−x3)x3層は、Asの組成(1−x3)に対するPの組成X3の比X3/(1−X3)が、1/9以上を満たす組成を有していることが好ましい。この理由について説明する。半導体レーザダイオード70をTMモードで発振させるためには、量子井戸層221に引っ張り歪が生じることが必要である。量子井戸層221の格子定数が小さいほど、量子井戸層221に大きな引っ張り歪を生じさせることができる。量子井戸層221を形成しているGaAs(1−x3)x33層の格子定数は、Asの組成に対するPの組成の比X3/(1−X3)が大きいほど小さくなる。つまり、比X3/(1−X3)が大きいほど、量子井戸層221に大きな引っ張り歪を生じさせることができる。
比X3/(1−X3)が1/9以上であることが好ましい理由は、TE成分光出力に対するTM成分光出力の比率を大きくするためである。
また、量子井戸層221の数は、2以上5以下であることが好ましい。量子井戸層221の数が2より少ないと、1つの量子井戸層221の膜厚を大きくする必要があるため、結晶欠陥が発生しやすくなるからである。一方、量子井戸層221の数が5より多いと、界面が多くなるため、結晶欠陥が発生しやすくなるからである。
図3に示すように、p型半導体層14内の、第2p型クラッド層19およびp型キャップ層20は、その一部が除去されることによって、リッジストライプ30を形成している。より具体的には、第2p型クラッド層19およびp型キャップ層20の一部がエッチング除去され、横断面視が略台形形状(メサ形)のリッジストライプ30が形成されている。
リッジストライプ30の側面には、n型AlGaInP電流狭窄層(埋め込み層)6(たとえば300nm〜450nm厚、この例では400nm厚)が形成されている。より具体的には、両端面31,32よりの両端部分を除く中間部領域においては、p型キャップ層20の側面と、第2p型クラッド層19の露出面と、p型エッチングストップ層18の露出面は、n型AlGaInP電流狭窄層6によって覆われている。一方、両端部領域においては、p型キャップ層20の上面および側面と、第2p型クラッド層19の露出面と、p型エッチングストップ層18の露出面は、n型電流狭窄層6によって覆われている。n型AlGaInP電流狭窄層6は、AlGaInPにたとえばn型ドーパントとしてのSiをドープすることによって、n型半導体層とされている。
そして、中間部領域においては、n型電流狭窄層6およびp型キャップ層20の露出面がコンタクト層21によって覆われ、両端部領域においては、n型電流狭窄層6の露出面がコンタクト層21によって覆われている。
半導体積層構造2は、リッジストライプ30の長手方向両端における劈開面により形成された一対の端面(劈開面)31,32を有している。この一対の端面31,32は、互いに平行である。こうして、n側ガイド層11、活性層10およびp側ガイド層12によって、前記一対の端面31,32を共振器端面とするファブリペロー共振器が形成されている。すなわち、活性層10で発生した光は、共振器端面31,32の間を往復しながら、誘導放出によって増幅される。そして、増幅された光の一部が、共振器端面31,32からレーザ光として素子外に取り出される。
n型電極3は、たとえばAuGe/Ni/Ti/Au合金からなり、そのAuGe側が基板1側に配されるように、基板1にオーミック接合されている。p型電極4は、たとえばTi/Au合金からなり、そのTi側がp型コンタクト層21側に配されるように、p型コンタクト層21にオーミック接合されている。
図1および図2に示すように、共振器の端面部分には、活性層10のバンドギャップを拡大する端面窓構造40が形成されている。この端面窓構造40は、たとえば、共振器の端面部分に亜鉛(Zn)を拡散することによって形成される。
このような構成によって、n型電極3およびp型電極4を電源に接続し、n型半導体層13およびp型半導体層14から電子および正孔を活性層10に注入することによって、この活性層10内での電子および正孔の再結合を生じさせ、たとえば、発振波長が780nm以上830nm以下の光を発生させることができる。この光は、共振器端面31,32の間をガイド層11,12に沿って往復しながら、誘導放出によって増幅される。そして、レーザ出射端面である共振器端面31から、より多くのレーザ出力が外部に取り出されることになる。
図5〜図11は、図1〜図3に示す半導体レーザダイオード70の製造方法を示す横断面図である。ただし、図5、図7〜図9は、図3に対応する中央部の横断面図であり、図6は端部付近の横断面図である。図10および図11は、平面図である。
まず、図5に示すように、GaAs基板1上に、有機金属化学気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によって、n型GaAsバッファ層15、n型(Alx1Ga(1−x1)0.51In0.49Pクラッド層16、n側Alx2Ga(1−x2)Asガイド層11、活性層10、p側Alx2Ga(1−x2)Asガイド層12、第1p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層17、p型InGaPエッチングストップ層18、第2p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層19およびp型GaAsキャップ層20を順に成長させる。なお、活性層10は、GaAs(1−x3)x3層からなる量子井戸層221と、(Alx4Ga(1−x4)(1−y)InAs層からなる障壁層222とを交互に複数周期繰り返し成長させることによって形成される。
次に、図6および図10に示すように、半導体レーザダイオード70の端面近傍に相当する領域において、p型GaAsキャップ層20上にZnO(酸化亜鉛)51をパターニングする。そして、たとえば、500〜600°Cで約2時間、アニール処理を行うことにより、半導体レーザダイオード70の端面近傍に相当する領域にZnを拡散させる。これにより、半導体レーザダイオード70の端面近傍に相当する領域に、端面窓構造40が形成される。
次に、ZnO層51を除去する。それから、図7および図11に示すように、ストライプ状のSiO絶縁膜をマスク層52として、エッチングにより、p型キャップ層20および第2p型クラッド層19の一部を除去する。そうすると、頂面にマスク層52が積層されたリッジストライプ30が形成される。リッジストライプ30の形成後に、マスク層52全体のうち、半導体レーザダイオード70の端面近傍に相当する領域にある部分52a(図11参照)のみを除去する。
次に、図8に示すように、表面にn型電流狭窄層6を成膜させる。このとき、マスク層52がマスクとして機能する。そのため、半導体レーザダイオード70の両端部間の中間部分に相当する領域では、図8に示すように、リッジストライプ30の頂面(p型キャップ層20の上面)はn型電流狭窄層6によって覆われない。一方、半導体レーザダイオード70の端面近傍に相当する領域では、マスク層52が存在しないため、リッジストライプ30の頂面(p型キャップ層20の上面)はn型電流狭窄層6によって覆われる。
この後、マスク層52を除去する。そして、図9に示すように、表面にp型コンタクト層21を成長させる。
最後に、p型GaAsコンタクト層21にオーミック接触するp型電極4を形成する。また、GaAs基板1にオーミック接触するn型電極3を形成する。
障壁層222の格子不整合率(圧縮歪量)[%]と偏光比[dB]との関係について説明する。ここで、偏光比は、偏光比=10LOG(TM成分光出力/TE成分光出力)として定義される。障壁層222の格子不整合率(活性層10の平均歪量)が異なる複数の実験サンプルを用いて実験を行った。
実験サンプルとして、次のa〜cの3種類サンプルを用意した。各サンプルa〜cの量子井戸層221の数(障壁層222の数)は同じである。
a(比較例):量子井戸層221の膜厚が9nm〜12nmで、量子井戸層221の格子不整合率(引っ張り歪量)が−0.9%で、障壁層222の膜厚が4nm〜8nmで、障壁層222の格子不整合率(圧縮歪量)が0%で、活性層10の平均歪量が−0.6%の半導体レーザダイオード
b:量子井戸層221の膜厚が9nm〜12nmで、量子井戸層221の格子不整合率が−0.9%で、障壁層222の膜厚が4nm〜8nmで、障壁層222の格子不整合率が0.8%で、活性層10の平均歪量が−0.4%の半導体レーザダイオード
c:量子井戸層221の膜厚が9nm〜12nmで、量子井戸層221の格子不整合率が−0.9%で、障壁層222の膜厚が4nm〜8nmで、障壁層222の格子不整合率(圧縮歪量)が1.2%で、活性層10の平均歪量が−0.2%の半導体レーザダイオード
サンプルaでは障壁層222の圧縮歪量は0%で活性層10の平均歪量が−0.6%であり、サンプルbでは障壁層222の圧縮歪量は0.8%で活性層10の平均歪量が−0.4%であり、サンプルcでは障壁層222の圧縮歪量は1.2%で活性層10の平均歪量が−0.2%ある。したがって、障壁層222の圧縮歪量はa<b<cとなり、活性層10の平均歪量の絶対値はa>b>cとなる。通電条件は、25°Cで60mWとした。
各サンプルa〜cに対する偏光比[dB]の測定結果を表1に示す。なお、量子化井戸層221の引っ張り歪み量[%]が0%のときの偏光比[dB]は−35程度である。
Figure 0005300996
全てのサンプルに対する偏光比[dB]が正となっており、全てのサンプルにおいて、TM成分光出力がTE成分光出力よりも大きくなっていることが分かる。つまり、量子井戸層221が所定量以上の引っ張り歪みを有していれば、障壁層222に圧縮歪を持たせても、半導体レーザダイオードをTMモードで発振させることができることがわかる。
また、前記各サンプルa,b,cに対する平均故障時間(MTBF:Mean Time Between Failure)を測定した。具体的には、各サンプルa,b,cをそれぞれ200個ずつ用意し、80°C、60mWの通電条件で、600時間の通電試験を行なった。この際、各サンプルの光出力が一定値(60mW)となるように、各サンプルの通電電流(動作電流(Iop))を制御した。
図12Aは200個分のサンプルaに対する通電電流(動作電流)の経時的変化を示すグラフであり、図12Bは200個分のサンプルbに対する通電電流(動作電流)の経時的変化を示すグラフであり、図12Cは200個分のサンプルcに対する通電電流(動作電流)の経時的変化を示すグラフである。図12A〜図12Cにおいて、横軸は経過時間を表し、縦軸は通電電流(動作電流(Iop))を示している。通電電流(動作電流)が大幅に増加しているものは、故障したことを示している。
通電試験結果から各サンプルa,b,cの故障数を求めた。サンプルaに対する故障数は11であり、サンプルbに対する故障数は4であり、サンプルcに対する故障数は0であった。そして、次式(4)により、各サンプルa,b,cのMTBFを算出した。この例では、通電時間は600時間であり、投入数は200である。
MTBF=(通電時間×投入数)/故障数 …(4)
各サンプルa〜cに対するMTBFの算出結果を表2に示す。
Figure 0005300996
サンプルcでは故障数が0であるためMTBFを算出できなかったが、サンプルcに対するMTBFは、故障数が1である場合のMTBFの120000時間より大きくなることは明らかである。
表2から、MTBFは、活性層10の平均歪量の絶対値が小さいほど、大きくなっていることがわかる。つまり、活性層10の平均歪量の絶対値が小さいほど、通電時の結晶劣化の度合いが小さいことがわかる。
前記2つの試験結果から、活性層10の平均歪量に対するMTBFの関係および活性層10の平均歪量に対する偏光比の関係をグラフで表わすと図13に示すようになる。
図13から、MTBFを大きくするためには、活性層10の平均歪量の絶対値が0.5以下(平均歪量が−0.5以上0.5以下)であることが好ましく、活性層10の平均歪量の絶対値が0.3以下(平均歪量が−0.3以上0.3以下)であることがより好ましいことがわかる。
前述した実施形態では、障壁層222として、(Alx4Ga(1−x4)(1−y)InAs層(0<x4≦1,0<y<1)が用いられているが、障壁層222として、(Alx5Ga(1−x5)(1−y1)Iny1P層(0<x5≦1,0.49<y1<1)、Inx6Ga(1−x6)P層(0.49<x6<1)等を用いることができる。
また、前述した実施形態では、量子井戸層221としてGaAs(1−x3)x3層(0<x3≦1)が用いられているが、量子井戸層221としてAly2Ga(1−y2)As(1−x3)x3層(0<x3≦1,0≦y2≦1)を用いることができる。
この発明は、特許請求の範囲に記載された事項の範囲内で種々の設計変更を施すことが可能である。
1 基板
2 半導体積層構造
3 n型電極
4 p型電極
6 n型AlGaInP電流狭窄層
10 活性層
11 n側Alx2Ga(1−x2)Asガイド層
12 p側Alx2Ga(1−x2)Asガイド層
13 n型半導体層
14 p型半導体層
15 n型GaAsバッファ層
16 n型(Alx1Ga(1−x1)0.51In0.49Pクラッド層
17 第1p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層
18 p型エッチングストップ層
19 第2p型(Alx1Ga(1−x1)0.51In0.49Pクラッド層
20 p型キャップ層
21 p型GaAsコンタクト層
40 端面窓構造
70 半導体レーザダイオード
221 量子井戸層
222 障壁層

Claims (4)

  1. 熱アシスト記録方式のハードディスク装置に用いられ、TMモードで発振する半導体レーザ素子であって、
    GaAsからなる基板と、
    前記基板上に形成され半導体積層構造とを含み、
    前記半導体積層構造は、
    p型クラッド層およびn型クラッド層と、
    前記p型クラッド層およびn型クラッド層に挟まれたp側ガイド層およびn側ガイド層と、
    前記p側ガイド層およびn側ガイド層に挟まれた活性層とを備え、
    前記p型クラッド層およびn型クラッド層は、それぞれ(Al x1 Ga (1−x1) 0.51 In 0.49 P層(0≦x1≦1)からなり、
    前記p側ガイド層およびn側ガイド層は、それぞれAl x2 Ga (1−x2) As層(0≦x2≦1)からなり、
    前記(Al x1 Ga (1−x1) 0.51 In 0.49 P層は、x1>0.7を満たす組成を有しており、
    前記Al x2 Ga (1−x2) As層は、0.4≦x2≦0.8を満たす組成を有しており、
    前記活性層は、
    TMモード発振を生じさせるための引っ張り歪みを有する少なくとも2つの量子井戸層と、
    隣接する前記量子井戸層に挟まれ、圧縮歪みを有する障壁層とを含み、
    前記量子井戸層が、Aly2Ga(1−y2)As(1−x3)x3層(0<x3<1,0≦y2<1)からなり、
    前記障壁層が、AlGaInAs層、(Alx5Ga(1−x5)(1−y1)Iny1P層(0<x5≦1,0.49<y1<1)層またはInx6Ga(1−x6)P層(0.49<x6<1)層からなり、
    発振波長が780nm以上830nm以下である、半導体レーザ素子。
  2. 前記量子井戸層の数をM(Mは2以上の自然数)とし、前記障壁層の数をN(Nは1以上の自然数)とし、前記各量子井戸層を一方端にあるものから順に、1番目、2番目、…、M番目の量子井戸層と呼び、前記各障壁層を一方端にあるものから順に、1番目、2番目、…、N番目の障壁層と呼び、m(mは1からMまでの自然数)番目の量子井戸層の膜厚および格子不整合率をそれぞれaおよびαで表し、n(nは1からNまでの自然数)番目の障壁層の膜厚および格子不整合率をそれぞれbおよびβで表し、前記活性層の平均歪量γを次式(i)で定義すると、平均歪量γが−1.0%以上1.0%以下である、請求項1に記載の半導体レーザ素子。
    Figure 0005300996
  3. 前記各量子井戸層の格子不整合率が−0.4%以下である、請求項1または2に記載の半導体レーザ素子。
  4. 前記各障壁層の格子不整合率が0より大きく4.0%以下である、請求項1〜3のいずれかに記載の半導体レーザ素子。
JP2012026903A 2012-02-10 2012-02-10 半導体レーザ素子 Active JP5300996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012026903A JP5300996B2 (ja) 2012-02-10 2012-02-10 半導体レーザ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026903A JP5300996B2 (ja) 2012-02-10 2012-02-10 半導体レーザ素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013049217A Division JP2013165275A (ja) 2013-03-12 2013-03-12 半導体レーザ素子

Publications (2)

Publication Number Publication Date
JP2013165142A JP2013165142A (ja) 2013-08-22
JP5300996B2 true JP5300996B2 (ja) 2013-09-25

Family

ID=49176330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026903A Active JP5300996B2 (ja) 2012-02-10 2012-02-10 半導体レーザ素子

Country Status (1)

Country Link
JP (1) JP5300996B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317049B2 (ja) * 2018-12-28 2023-07-28 ローム株式会社 半導体レーザ素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122811A (ja) * 1993-10-21 1995-05-12 Hitachi Ltd 半導体レーザ素子
JP3091655B2 (ja) * 1994-12-22 2000-09-25 三洋電機株式会社 半導体レーザ素子
US5633886A (en) * 1995-08-28 1997-05-27 Motorola Short wavelength VCSEL with Al-free active region
US7440660B1 (en) * 2007-10-16 2008-10-21 Seagate Technology Llc Transducer for heat assisted magnetic recording
JP2010080757A (ja) * 2008-09-26 2010-04-08 Rohm Co Ltd 半導体発光素子
US8000178B2 (en) * 2008-10-29 2011-08-16 Tdk Corporation Near-field light generating element utilizing surface plasmon
JP2010118454A (ja) * 2008-11-12 2010-05-27 Sumitomo Electric Device Innovations Inc 半導体レーザ
JP5475398B2 (ja) * 2009-05-15 2014-04-16 日本オクラロ株式会社 半導体発光素子
JP2011114214A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp 半導体レーザ装置
JP2011187111A (ja) * 2010-03-05 2011-09-22 Hitachi Ltd 熱アシスト記録用ヘッド及び熱アシスト記録装置

Also Published As

Publication number Publication date
JP2013165142A (ja) 2013-08-22

Similar Documents

Publication Publication Date Title
JP3862894B2 (ja) 半導体レーザ装置
US9564739B2 (en) Semiconductor laser device
US9564738B2 (en) Semiconductor laser device and manufacturing method thereof
JP2006135221A (ja) 半導体発光素子
WO2020137146A1 (ja) 半導体レーザ素子
US8599895B2 (en) Semiconductor laser device and manufacturing method thereof
JP5300996B2 (ja) 半導体レーザ素子
JP6120903B2 (ja) 半導体レーザ素子
JP5323879B2 (ja) 半導体レーザ素子
JP2013165275A (ja) 半導体レーザ素子
JP2010283279A (ja) 半導体レーザ装置
JP2012156397A (ja) 半導体レーザ素子
JP2009076602A (ja) 二波長半導体レーザ装置及びその製造方法
JP2013034034A (ja) 半導体レーザ素子
JP2860217B2 (ja) 半導体レーザ素子およびその製造方法
JP2003124569A (ja) 端面窓型半導体レーザ装置
JP2007273901A (ja) 半導体発光素子
JP2003023218A (ja) 半導体レーザ素子
JP2005327907A (ja) 半導体レーザ素子
JP2008205442A (ja) 半導体レーザ素子の製造方法
JP3138503B2 (ja) 半導体レーザ素子
JP2005252153A (ja) 半導体レーザ素子
JP2006222464A (ja) 半導体レーザ装置
JP2006114936A (ja) 半導体レーザ装置
JP2006313764A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130618

R150 Certificate of patent or registration of utility model

Ref document number: 5300996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250