JP5298967B2 - 検証支援プログラム、情報処理装置および検証支援方法 - Google Patents
検証支援プログラム、情報処理装置および検証支援方法 Download PDFInfo
- Publication number
- JP5298967B2 JP5298967B2 JP2009054148A JP2009054148A JP5298967B2 JP 5298967 B2 JP5298967 B2 JP 5298967B2 JP 2009054148 A JP2009054148 A JP 2009054148A JP 2009054148 A JP2009054148 A JP 2009054148A JP 5298967 B2 JP5298967 B2 JP 5298967B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- behavior
- arbitrary
- state
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3457—Performance evaluation by simulation
- G06F11/3461—Trace driven simulation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
まず、本実施の形態にかかる検証支援処理の概要について説明する。図1は、本実施の形態にかかる検証支援処理の概要を示す説明図である。本実施の形態では、検証対象となるシステムを忠実に再現した仮想マシンを用意する必要はなく、任意のシステムにおいて検証対象となるアプリケーションを実行させた際の実行形跡を表すトレース群(後述する「生トレース」)を取得する。なお、上述したトレースを採取するための任意のシステムは、検証対象となるCPUや動作に関連するハードマクロを備えた構成がそれぞれあればよい。
B:検証対象となるハードマクロの状態遷移に対応したトレースの抽出
C:抽出したトレース同士の関連付け情報の作成
D:抽出したトレースを用いたトレースシミュレーション
つぎに、本実施の形態にかかる情報処理装置100によって構成される仮想マシンの構成について説明する。図2は、本実施の形態にかかる情報処理装置によって実現される仮想マシンの構成を示す説明図である。本実施の形態の場合、仮想マシンによって検証対象となるシステムのハードウェア環境を忠実に再現する必要はなく、類似するハードウェア環境によって任意のアプリケーションを実行させた場合のトレースを採取すればよい。その後、採取したトレースを加工(トレースの抽出・関連付け)することによって、あたかも検証対象となるシステム上で実行させたかのようなシミュレーション結果を得ることができる。
まず、本実施の形態にかかる情報処理装置のハードウェア構成について説明する。図3は、情報処理装置100のハードウェア構成を示すブロック図である。図3において、情報処理装置100は、CPU(Central Processing Unit)301と、ROM(Read‐Only Memory)302と、RAM(Random Access Memory)303と、磁気ディスクドライブ304と、磁気ディスク305と、通信I/F(Interface)306と、入力デバイス307と、出力デバイス308と、を備えている。また、各構成部はバス310によってそれぞれ接続されている。
つぎに、情報処理装置100の機能的構成について説明する。図4は、情報処理装置の機能的構成を示すブロック図である。図4のように、情報処理装置100は、取得部401と、挙動トレース検索部402と、状態トレース検索部403と、関連付け部404と、出力部405と、実行部406と、生成部407と、表示部408と、を含む構成である。この制御部となる機能(取得部401〜表示部408)は、具体的には、たとえば、図3に示したROM302、RAM303、磁気ディスク305などの記憶領域に記憶された検証支援プログラムをCPU301に実行させることにより、または、通信I/F306により、その機能を実現する。
まず、図1に示した処理A,Bについて説明する。これらの処理は、生トレース101の中から、検証対象となる処理に関するトレースを着目トレース111として抽出する処理である。そして、図5は、着目トレースの抽出処理を示す説明図である。図5のように、まず着目トレース111の抽出処理の前処理(ステップS100)として、情報処理装置100は、トレース生成が可能な実機環境もしくはトレース生成が可能なESL(Electronic System Level)環境を実現する(ステップS501,S502)。そして、これらの環境におけるアプリケーションの実行結果から、生トレース101、OS挙動情報102a、ステート情報102bを採取する。ESL環境とは、ESL設計によって作成されたソフトウェアモデルによって実現された動作環境である。ESL設計の場合、たとえば、C++などのような高級言語を使ってシステムの動作を表現し、さらにシステムをモデル化し、ソフトウェア/ハードウェアの構成要素を規定することができる。
図7は、トレース抽出例(CPU)を示す説明図である。たとえば、仮想マシン210によって再現したハードウェアモデル210aから生トレース101とOS挙動情報102aが採取される。図7のように、pid(プロセスID)=520が着目されると、タイムスタンプ3920392を参照する。そして生トレース101からタイムスタンプ3920392〜4538293(つぎのプロセスのタイムスタンプ)の間のトレースをプロセス/タスク単位で抽出する。
図8は、トレース抽出例(ハードマクロ)を示す説明図である。たとえば、仮想マシン210によって再現したハードウェアモデル210aから生トレース101とステート情報102bが採取される。図8のように、内部動作ブロックAとそれに対応するStateA=3(Run)が着目されると、タイムスタンプ3391323を参照する。そして生トレース101からタイムスタンプ3391323〜3508723(つぎステート変化時のタイムスタンプ)の間のトレースを着目する動作ブロックAに関して抽出する。
つぎに、図1にて説明したCのトレースの関連付け処理について説明する。図9は、トレースの関連付け処理を示す説明図である。図9に示した左半分の処理ステップS911〜S913は、図7にて説明した着目トレース111をコールグラフとして提供する処理を表している。同様に、右半分の処理ステップS921〜S923は、図8にて説明した着目トレース111をステートグラフとして提供する処理を表している。検証者は、作成されたコールグラフとステートグラフを比較して、各トレースの関連付け指示103を入力する。
最後に、図1にて説明したDのトレースシミュレーションについて説明する。図11は、トレースシミュレーションの実行処理を示す説明図である。図11のように、情報処理装置100は、抽出トレース111と関連付けDB121を参照して、初期トレースの読み込みを行う(ステップS1101)。
つぎに、本実施の形態にかかる情報処理装置100によって実現された仮想マシン210によって検証対象となる動作を検証する場合の基本的なオペレーションについて説明する。図15は、仮想マシンにおける基本的なオペレーションを示す説明図である。図18では、従来の仮想マシン20の基本的なオペレーションについて説明したが、図15では、トレースを読み込んだシミュレーションがオペレーションの主たる処理となる。
上述した検証支援処理の場合、検証対象システムにおいてある特定のアプリケーションを実行する場合の動作について着目して性能評価を行ったが、実際には検証対象システムでは、用途の異なる複数のアプリケーションが実行されるような場合が大半を占める。そして、検証者からも、これら複数のアプリケーションの検証が可能になるような技術が求められている。したがって、以下に、検証対象システムによって実行される複数のアプリケーションについてそれぞれトレースシミュレーションを実行する場合の検証支援処理の適用手順について説明する。
任意のシステムにおいて任意のアプリケーションを実行させた場合の各処理の実行時刻および実行内容の形跡を表すトレース群と、前記任意のアプリケーションを実行させた場合の前記任意のシステムのプロセッサの挙動を表す挙動情報および前記プロセッサ以外の任意のハードウェアの状態遷移を表す状態情報とを取得する取得手順、
前記挙動情報によって表された挙動の中から任意の挙動が指定されると、当該任意の挙動の実行時刻に基づいて、前記取得手順によって取得されたトレース群の中から前記指定された挙動に対応するトレースを検索する挙動トレース検索手順、
前記状態情報によって表された状態遷移の中から任意の状態遷移が指定されると、当該任意の状態遷移の実行時刻に基づいて、前記取得手順によって取得されたトレース群の中から前記任意の状態遷移に対応するトレースを検索する状態トレース検索手順、
前記任意の挙動と前記任意の状態遷移とをそれぞれ実行させた場合の動作の関連性についての指示を受け付けると、当該指示に応じて前記挙動トレース検索手順によって検索されたトレースと前記状態トレース検索手順によって検索されたトレースとを関連付ける関連付け手順、
前記関連付け手順によって関連付けられたトレース群を前記挙動のシミュレーション用のトレースとして出力する出力手順、
として機能させることを特徴とする検証支援プログラム。
前記挙動トレース検索手順において、前記任意の挙動が指定されると、当該任意の挙動に応じた前記任意のハードウェアの状態遷移を特定する特定手順として機能させ、
前記状態トレース検索手順は、前記特定手順によって特定された状態遷移の実行時刻に基づいて、前記取得手順によって取得されたトレース群の中から前記状態遷移に対応するトレースを検索することを特徴とする付記1に記載の検証支援プログラム。
前記挙動トレース検索手順によって検索された各トレースと、当該各トレースにおいて読み出された関数情報を対応させたコールグラフを生成するコールグラフ生成手順、として機能させ、
前記出力手順は、前記コールグラフ生成手順によって生成されたコールグラフを出力することを特徴とする付記1または2に記載の検証支援プログラム。
前記状態トレース検索手順によって検索された各トレースと、当該各トレースにおいて遷移された状態情報とを対応させたステートグラフを生成するステートグラフ生成手順、として機能させ、
前記出力手順は、前記ステートグラフ生成手順によって生成されたステートグラフを出力することを特徴とする付記1〜3のいずれか一つに記載の検証支援プログラム。
前記出力手順によって出力された情報を前記コンピュータに接続可能な表示機器によって表示させる表示手順、として機能させることを特徴とする付記1〜4のいずれか一つに記載の検証支援プログラム。
前記出力手順によって出力されたシミュレーション用のトレースを用いて前記任意の挙動についてシミュレーションを実行する実行手順、
として機能させることを特徴とする付記1〜5のいずれか一つに記載の検証支援プログラム。
前記挙動情報によって表された挙動の中から任意の挙動が指定されると、当該任意の挙動の実行時刻に基づいて、前記取得手段によって取得されたトレース群の中から前記指定された挙動に対応するトレースを検索する挙動トレース検索手段と、
前記状態情報によって表された状態遷移の中から任意の状態遷移が指定されると、当該任意の状態遷移の実行時刻に基づいて、前記取得手段によって取得されたトレース群の中から前記任意の状態遷移に対応するトレースを検索する状態トレース検索手段と、
前記任意の挙動と前記任意の状態遷移とをそれぞれ実行させた場合の動作の関連性についての指示を受け付けると、当該指示に応じて前記挙動トレース検索手段によって検索されたトレースと前記状態トレース検索手段によって検索されたトレースとを関連付ける関連付け手段と、
前記関連付け手段によって関連付けられたトレース群を前記挙動のシミュレーション用のトレースとして出力する出力手段と、
を備えることを特徴とする情報処理装置。
任意のシステムにおいて任意のアプリケーションを実行させた場合の各処理の実行時刻および実行内容の形跡を表すトレース群と、前記任意のアプリケーションを実行させた場合の前記任意のシステムのプロセッサの挙動を表す挙動情報および前記プロセッサ以外の任意のハードウェアの状態遷移を表す状態情報とを取得する取得工程と、
前記挙動情報によって表された挙動の中から任意の挙動が指定されると、当該任意の挙動の実行時刻に基づいて、前記取得工程によって取得されたトレース群の中から前記指定された挙動に対応するトレースを検索する挙動トレース検索工程と、
前記状態情報によって表された状態遷移の中から任意の状態遷移が指定されると、当該任意の状態遷移の実行時刻に基づいて、前記取得工程によって取得されたトレース群の中から前記任意の状態遷移に対応するトレースを検索する状態トレース検索工程と、
前記任意の挙動と前記任意の状態遷移とをそれぞれ実行させた場合の動作の関連性についての指示を受け付けると、当該指示に応じて前記挙動トレース検索工程によって検索されたトレースと前記状態トレース検索工程によって検索されたトレースとを関連付ける関連付け工程と、
前記関連付け工程によって関連付けられたトレース群を前記挙動のシミュレーション用のトレースとして出力する出力工程と、
を実行することを特徴とする検証支援方法。
101 生トレース
102 関連情報(OS挙動情報、ステート情報)
121 関連付けDB
201 アプリケーション
202 ドライバ
203 OS
210a ハードウェアモデル
210b 仮想マシンモニタ
301 CPU
302 ROM
303 RAM
304 磁気ディスクドライブ
305 磁気ディスク
306 通信I/F
307 入力デバイス
308 出力デバイス
310 バス
401 取得部
402 挙動トレース検索部
403 状態トレース検索部
404 関連付け部
405 出力部
406 実行部
407 生成部
408 表示部
Claims (6)
- コンピュータに、
任意のシステムにおいて任意のアプリケーションを実行させた場合の各処理の実行時刻および実行内容の形跡を表すトレース群と、前記任意のアプリケーションを実行させた場合の前記任意のシステムのプロセッサの挙動を表す挙動情報および前記プロセッサ以外の任意のハードウェアの状態遷移を表す状態情報とを取得する取得手順、
前記挙動情報によって表された挙動の中から任意の挙動が指定されると、当該任意の挙動の実行時刻に基づいて、前記取得手順によって取得されたトレース群の中から前記指定された挙動に対応するトレースを検索する挙動トレース検索手順、
前記状態情報によって表された状態遷移の中から任意の状態遷移が指定されると、当該任意の状態遷移の実行時刻に基づいて、前記取得手順によって取得されたトレース群の中から前記任意の状態遷移に対応するトレースを検索する状態トレース検索手順、
前記任意の挙動と前記任意の状態遷移とをそれぞれ実行させた場合の動作の関連性についての指示を受け付けると、当該指示に応じて前記挙動トレース検索手順によって検索されたトレースと前記状態トレース検索手順によって検索されたトレースとを関連付ける関連付け手順、
前記関連付け手順によって関連付けられたトレース群を前記挙動のシミュレーション用のトレースとして出力する出力手順、
を実行させることを特徴とする検証支援プログラム。 - 前記コンピュータに、さらに、
前記挙動トレース検索手順によって検索された各トレースと、当該各トレースにおいて読み出された関数情報を対応させたコールグラフを生成するコールグラフ生成手順、を実行させ、
前記出力手順は、前記コールグラフ生成手順によって生成されたコールグラフを出力することを特徴とする請求項1に記載の検証支援プログラム。 - 前記コンピュータに、さらに、
前記状態トレース検索手順によって検索された各トレースと、当該各トレースにおいて遷移された状態情報とを対応させたステートグラフを生成するステートグラフ生成手順、を実行させ、
前記出力手順は、前記ステートグラフ生成手順によって生成されたステートグラフを出力することを特徴とする請求項1または2に記載の検証支援プログラム。 - 前記コンピュータに、さらに、
前記出力手順によって出力されたシミュレーション用のトレースを用いて前記任意の挙動についてシミュレーションを実行する実行手順、
を実行させることを特徴とする請求項1〜3のいずれか一つに記載の検証支援プログラム。 - 任意のシステムにおいて任意のアプリケーションを実行させた場合の各処理の実行時刻および実行内容の形跡を表すトレース群と、前記任意のアプリケーションを実行させた場合の前記任意のシステムのプロセッサの挙動を表す挙動情報および前記プロセッサ以外の任意のハードウェアの状態遷移を表す状態情報とを取得する取得手段と、
前記挙動情報によって表された挙動の中から任意の挙動が指定されると、当該任意の挙動の実行時刻に基づいて、前記取得手段によって取得されたトレース群の中から前記指定された挙動に対応するトレースを検索する挙動トレース検索手段と、
前記状態情報によって表された状態遷移の中から任意の状態遷移が指定されると、当該任意の状態遷移の実行時刻に基づいて、前記取得手段によって取得されたトレース群の中
から前記任意の状態遷移に対応するトレースを検索する状態トレース検索手段と、
前記任意の挙動と前記任意の状態遷移とをそれぞれ実行させた場合の動作の関連性についての指示を受け付けると、当該指示に応じて前記挙動トレース検索手段によって検索されたトレースと前記状態トレース検索手段によって検索されたトレースとを関連付ける関連付け手段と、
前記関連付け手段によって関連付けられたトレース群を前記挙動のシミュレーション用のトレースとして出力する出力手段と、
を備えることを特徴とする情報処理装置。 - コンピュータが、
任意のシステムにおいて任意のアプリケーションを実行させた場合の各処理の実行時刻および実行内容の形跡を表すトレース群と、前記任意のアプリケーションを実行させた場合の前記任意のシステムのプロセッサの挙動を表す挙動情報および前記プロセッサ以外の任意のハードウェアの状態遷移を表す状態情報とを取得する取得工程と、
前記挙動情報によって表された挙動の中から任意の挙動が指定されると、当該任意の挙動の実行時刻に基づいて、前記取得工程によって取得されたトレース群の中から前記指定された挙動に対応するトレースを検索する挙動トレース検索工程と、
前記状態情報によって表された状態遷移の中から任意の状態遷移が指定されると、当該任意の状態遷移の実行時刻に基づいて、前記取得工程によって取得されたトレース群の中から前記任意の状態遷移に対応するトレースを検索する状態トレース検索工程と、
前記任意の挙動と前記任意の状態遷移とをそれぞれ実行させた場合の動作の関連性についての指示を受け付けると、当該指示に応じて前記挙動トレース検索工程によって検索されたトレースと前記状態トレース検索工程によって検索されたトレースとを関連付ける関連付け工程と、
前記関連付け工程によって関連付けられたトレース群を前記挙動のシミュレーション用のトレースとして出力する出力工程と、
を実行することを特徴とする検証支援方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054148A JP5298967B2 (ja) | 2009-03-06 | 2009-03-06 | 検証支援プログラム、情報処理装置および検証支援方法 |
US12/631,441 US8479168B2 (en) | 2009-03-06 | 2009-12-04 | Computer-readable recording medium storing verification support program, information processor, and verification support method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009054148A JP5298967B2 (ja) | 2009-03-06 | 2009-03-06 | 検証支援プログラム、情報処理装置および検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010211316A JP2010211316A (ja) | 2010-09-24 |
JP5298967B2 true JP5298967B2 (ja) | 2013-09-25 |
Family
ID=42679373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009054148A Active JP5298967B2 (ja) | 2009-03-06 | 2009-03-06 | 検証支援プログラム、情報処理装置および検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8479168B2 (ja) |
JP (1) | JP5298967B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8776028B1 (en) | 2009-04-04 | 2014-07-08 | Parallels IP Holdings GmbH | Virtual execution environment for software delivery and feedback |
US9747187B2 (en) | 2010-10-27 | 2017-08-29 | International Business Machines Corporation | Simulating black box test results using information from white box testing |
US9195570B2 (en) | 2013-09-27 | 2015-11-24 | International Business Machines Corporation | Progressive black-box testing of computer software applications |
US9846627B2 (en) * | 2015-02-13 | 2017-12-19 | North Carolina State University | Systems and methods for modeling memory access behavior and memory traffic timing behavior |
US9858167B2 (en) * | 2015-12-17 | 2018-01-02 | Intel Corporation | Monitoring the operation of a processor |
CN108965343A (zh) * | 2018-09-29 | 2018-12-07 | 武汉极意网络科技有限公司 | 验证安全策略动态更新方法、系统、服务器及存储介质 |
FR3091106B1 (fr) * | 2018-12-20 | 2021-02-12 | Commissariat Energie Atomique | Système de supervision formelle de communications |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08241327A (ja) | 1995-03-06 | 1996-09-17 | Nippon Telegr & Teleph Corp <Ntt> | データベースシステムの性能チューニング装置及びデータベースシステムの性能チューニング方法 |
JP4503203B2 (ja) * | 2001-07-03 | 2010-07-14 | 富士通株式会社 | 情報処理装置を評価するためのテストプログラムを作成する方法、装置、およびそのための処理を記述したプログラム |
US7898977B2 (en) * | 2002-03-01 | 2011-03-01 | Enterasys Networks Inc. | Using signal characteristics to determine the physical location of devices in a data network |
JP2004251694A (ja) * | 2003-02-19 | 2004-09-09 | Yamaha Corp | 道案内機能を有する携帯端末装置及び携帯端末装置を利用した道案内方法 |
JP4469576B2 (ja) * | 2003-08-19 | 2010-05-26 | 株式会社東芝 | トレースデータ処理装置、トレースデータ処理方法およびトレースデータ処理プログラム |
JP4842783B2 (ja) * | 2006-11-30 | 2011-12-21 | 三菱電機株式会社 | 情報処理装置及び情報処理方法及びプログラム |
-
2009
- 2009-03-06 JP JP2009054148A patent/JP5298967B2/ja active Active
- 2009-12-04 US US12/631,441 patent/US8479168B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010211316A (ja) | 2010-09-24 |
US20100229158A1 (en) | 2010-09-09 |
US8479168B2 (en) | 2013-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5298967B2 (ja) | 検証支援プログラム、情報処理装置および検証支援方法 | |
JP5198132B2 (ja) | 状態遷移テスト支援装置、状態遷移テスト支援プログラム、および状態遷移テスト支援方法 | |
JP2006350686A (ja) | 命令セット・シミュレータ生成装置及びシミュレータ生成方法 | |
JP4842783B2 (ja) | 情報処理装置及び情報処理方法及びプログラム | |
JPWO2020008991A1 (ja) | 検証自動化装置、検証自動化方法、およびプログラム | |
JP2007025497A (ja) | 教育支援プログラムおよび教育支援装置 | |
JP2008009861A (ja) | システム構成管理方式 | |
JP2008305019A (ja) | シミュレーション装置及びシミュレーション方法及びプログラム | |
JP2005148901A (ja) | ジョブスケジューリングシステム | |
US9262060B1 (en) | Method and apparatus for performing viewmarking | |
JP4602312B2 (ja) | 機器設定装置、機器設定方法、情報取得装置、情報取得方法、記録媒体及びプログラム | |
JP2006293548A (ja) | 業務プロセストラッキングプログラム、該プログラムを記録した記録媒体、および業務プロセストラッキング装置 | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
WO2021205589A1 (ja) | テストスクリプト生成装置、テストスクリプト生成方法及びプログラム | |
JP4583260B2 (ja) | 汎用計算機の操作手順作成装置、プログラム、及び記憶媒体 | |
JP5162531B2 (ja) | シミュレーション支援方法、シミュレーション支援プログラムを記憶した記憶媒体およびシミュレーション支援装置 | |
JP5971399B2 (ja) | 実行フロー作成支援プログラム | |
US20020062208A1 (en) | Method and apparatus for visualization of microprocessor pipeline operation | |
EP4155944B1 (en) | Database troubleshooting with automated functionality | |
CN102782657B (zh) | 动作检验装置及动作检验方法 | |
CN101901145A (zh) | 图控化程序单晶片的方法 | |
EP4254108A1 (en) | Operating assistance system and operating assistance method | |
JP2022096311A (ja) | 情報処理装置、情報処理方法およびプログラム | |
JPH10161891A (ja) | タスク余裕度解析装置、タスク余裕度解析方法及びタスク余裕度解析プログラムを格納した記録媒体 | |
JP2007265358A (ja) | 情報処理装置、プログラム及び業務アプリケーション導入方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5298967 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |