JP5298006B2 - Iii族窒化物パワー半導体デバイス - Google Patents

Iii族窒化物パワー半導体デバイス Download PDF

Info

Publication number
JP5298006B2
JP5298006B2 JP2009501508A JP2009501508A JP5298006B2 JP 5298006 B2 JP5298006 B2 JP 5298006B2 JP 2009501508 A JP2009501508 A JP 2009501508A JP 2009501508 A JP2009501508 A JP 2009501508A JP 5298006 B2 JP5298006 B2 JP 5298006B2
Authority
JP
Japan
Prior art keywords
gate mechanism
semiconductor device
nitride body
power
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009501508A
Other languages
English (en)
Other versions
JP2009530857A (ja
Inventor
ハーマン,トマス
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2009530857A publication Critical patent/JP2009530857A/ja
Application granted granted Critical
Publication of JP5298006B2 publication Critical patent/JP5298006B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

関連出願
この出願は、2006年3月20日に出願された米国仮出願連続番号第60/784,054号および2007年3月19日に出願された米国特許出願連続番号(割当てられる予定)に基づいており、それらの優先権を主張し、それらの開示全体は引用により本明細書に援用される。
定義
本明細書において用いられているIII族窒化物(またはIII−N)とは、窒素を少なくとも含むInAlGaN系からの半導体合金およびIII族からの別の合金要素のことをいう。AlN、GaN、AlGaN、InGaN、InAlGaN、または窒素およびIII族からの少なくとも1つの要素を含む任意の組合せが、III族窒化物合金の例である。
発明の背景
図1を参照して、従来のIII族窒化物パワー半導体デバイスは、III族窒化物ヘテロ接合体10を含む。III族窒化物ヘテロ接合体10は、1つのIII族窒化物半導体合金(たとえば、GaN)で形成された第1のIII族窒化物半導体本体12と、バンドギャップが第1のIII族窒化物半導体本体12のバンドギャップとは異なっている別のIII族窒化物半導体合金(たとえば、AlGaN)で形成された、本体12上の第2のIII族窒化物半導体本体14とを含む。
公知のように、各III族窒化物半導体本体12、14の組成および厚みは、2つの本体12、14のヘテロ接合部において二次元電子ガス16(2−DEG)を発生させるように選択される。
そのように発生した2−DEG16は、キャリアが豊富であり、第2のIII族窒化物本体14にオーム結合された第1のパワー電極18(たとえば、ソース電極)と、これも第2のIII族窒化物本体14にオーム結合された第2のパワー電極20(たとえば、ドレイン電極)との間の導電性チャネルの役割を果たす。第1のパワー電極18と第2のパワー電極20との間の導電状態を制御するために、ゲート機構22が第1のパワー電極18と第2のパワー電極20との間に配置され、第2のIII族窒化物本体14上に存在していてもよい。たとえば、ゲート機構22は、第2のIII族窒化物本体14とショットキー接触するショットキー体を含んでいてもよく、または代替的には、ゲート絶縁体と、ゲート絶縁体を介して2−DEG16に容量結合されたゲート電極とを含んでいてもよい。
III族窒化物ヘテロ接合部10は、従来の設計では、基板28の上に配置される。典型的に、遷移体30が基板28とヘテロ接合部10との間に配置される。また、電極18、20が本体14と接触するパッシベーション体32が、ヘテロ接合部10の活性部を保護するために設けられてもよい。
ゲート機構付近の高電界の蓄積が(特に、デバイスのドレイン電極に最も近い端縁において)ゲート破壊を招くことが観察されている。他の不利な点には、低いドレイン−ソース破壊電圧、ならびにホットキャリアおよび電荷トラップに起因するデバイスパラメータの時間依存性の劣化がある。図3は、図1に従うデバイスのゲート機構22の端縁付近の電界線2を概略的に示す。
図2を参照して、III族窒化物デバイスの性能を改良してそのゲートの端縁における破壊に耐えるように、たとえばデバイスのゲート電極からパッシベーション体32の上にデバイスのパワー電極(たとえば、ドレイン電極)の方に横方向に延びるフィールドプレート26が設けられる。フィールドプレート26を設けると、図4に概略的に示されるように電界線27を広げることによりゲート機構22の端縁における電界の強度が低減される。
フィールドプレート26は電界の強さを低減でき、デバイスの破壊電圧を改良できるが、以下の理由で不利である。
1.フィールドプレート26は、デバイスの活性エリアを増大させる。
2.フィールドプレート26は、高電界ポイントをフィールドプレート2の端縁に移動させるが、依然として変化が発生することを可能にし得る。
3.ゲート−ドレインのオーバーラップキャパシタンスが増大することにより、高周波スイッチングが劣化し、スイッチング損失が増大し、これはミラー効果によって悪化する。
発明の概要
この発明に従うデバイスでは、導電性の2−DEG中の可動電荷の濃度を選択的に低減することによってゲートの端縁および角におけるピーク電界が低減される。
この発明の一局面に従えば、可動電荷の濃度は、ゲートの下に配置され、かつ、ゲートの幅と等しいかまたはゲートの幅よりも大きく横方向に延びる領域において低減されるが、可動電荷の濃度はそうでなければ非常に高く保持されて、寄生ソース−ドレイン直列抵抗を低い値に保つ。
この発明に従うパワー半導体デバイスは、第1のIII族窒化物本体およびバンドギャップが第1のIII族窒化物本体のバンドギャップとは異なっており、かつ、第1のIII族窒化物本体上に配置されて、III族窒化物ヘテロ接合部を形成する第2のIII族窒化物本体と、第2のIII族窒化物本体に結合された第1のパワー電極と、第2のIII族窒化物本体に結合された第2のパワー電極と、第1のパワー電極と第2のパワー電極との間に配置されたゲート機構と、導電状態で、隣接する領域よりも導電性が低い電荷低減領域をゲート機構の下に含む二次元電子ガスを含む導電性チャネルとを含む。
一実施例では、ゲート機構の下の第2のIII族窒化物本体における注入領域は、電荷低減領域を引起すように構成される。
別の実施例では、ゲート機構は電荷低減領域の上の凹部に受けられ、電荷低減領域を引起す。
この発明の他の特徴および利点は、添付の図面を参照するこの発明の以下の説明から明らかになる。
実施例の詳細な説明
図5を参照して、図5では同様の数字が同様の特徴を示しているのだが、この発明に従うデバイスでは、2−DEG16は、ゲート機構22の下に存在する電荷低減領域34を含む。電荷低減領域34は好ましくは、ゲート機構22の2倍の幅があり、ゲート機構22の少なくとも1つの端縁を越えて延びていてもよく、2−DEGが導電状態にあるときには隣接する2−DEG16の領域よりも導電性が低い。すなわち、オン状態では(パワー電極18とパワー電極2との間が導通しているときには)、領域34はその両側に隣接する2−DEG16の領域よりも少ない数のキャリアを含む。その結果、デバイスのオフ状態時のゲート機構22の端縁付近の電界は先行技術と比較して弱く、これによってフィールドプレートを省略することが可能であり得る。なお、電荷低減領域34は、第1の(ソース)パワー電極18および第2の(ドレイン)パワー電極20に対してまたはゲート機構22に対して対称的に位置決めされる必要はない。したがって、電荷低減領域34は、不連続であり、ゲート機構22の片側に2つの部分34′、34″の各々の状態で配置されてもよく(図9A)、ドレイン電極の方向にさらに先に延びていてもよく(図9B)、またはドレイン電極の方向にしか延びていなくてもよく(図9C)、ソース電極に向かってゲート機構22を越えて延びる部分を含んでいなくてもよい。領域34の幅は、最適化されることができ、数十ナノメートルから数千ナノメートルの間であると予想される。
デバイスにおいて、図5によって示される実施例に従って、ゲート機構22は、第2のIII族窒化物本体14にショットキー結合されたショットキー体36を含む。ショットキー体36は、任意の好適なショットキー金属、たとえば金がニッケルの上にあるニッケル/金の積層物であってもよい。
図6を参照して、図6では同様の数字が同様の特徴を示しているのだが、代替的な実施例では、ゲート機構22は、第2のIII族窒化物本体14上のゲート絶縁体38と、絶縁体38を介して2−DEG16(および特に電荷低減領域34)に容量結合されたゲート電極40とを含む。ゲート絶縁体38は窒化ケイ素、二酸化ケイ素、または任意の好適なゲート絶縁体からなっていてもよく、ゲート電極40は任意の金属または非金属導電性材料からなっていてもよい。ゲート電極40のための好適な材料の例は、ニッケル、チタンタングステン、窒化チタン、およびポリシリコンである。
図5および図6に従う実施例において電荷低減領域34を得るために、負の電荷を第2のIII族窒化物本体14に導入して、ゲート機構22の下の領域34における負のキャリア(電子)を追い払ってもよい。負の電荷は、負に帯電したイオンを注入することによってまたはプラズマ表面処理によって導入されてもよい。
ここで図7および図8を参照して、図7および図8では同様の数字が同様の特徴を示しているのだが、代替的な実施例に従って電荷低減領域34を形成するために、凹部42が第2のIII族窒化物本体14に形成されてもよく、凹部42にゲート機構22が受けられる。
凹部42の深さおよび幅は、第2のIII族窒化物本体14における応力を部分的に緩和してこの発明に従う電荷低減領域34を得ることができるように構成されることができる。なお、凹部42の幅はゲート機構22の幅と同じぐらいであり得るが、この発明の範囲および精神から逸脱することなく(概略的に示されるように)より幅が広くてもよい。
なお、この発明に従う電荷低減領域34を設けることによりフィールドプレートを省略することが可能であり得るが、この発明の範囲および精神から逸脱することなくこの発明に従うデバイスの破壊性能をさらに高めるためにフィールドプレートを追加してもよい。
電荷低減領域34を得るための他の方法は、表面プラズマ処理、表面化学処理、および好適な薄膜の堆積である。
好ましい実施例に従うデバイスでは、第1および第2のパワー電極18、20は、Ti、Al、Ni、Au、または他の好適な金属もしくは非金属導電性材料からなっていてもよく、第1のIII族窒化物本体12はGaNからなっていてもよく、第2のIII族窒化物本体14はAlNからなっていてもよく、遷移層30はAlGaNなどのIII族窒化物材料からなっていてもよく、基板28はシリコンからなっていてもよい。他の好適な基板材料は、シリコンカーバイド、またはサファイア、またはGaN基板などのIII族窒化物系に固有の材料である。
この発明についてその特定の実施例に関連して記載してきたが、多くの他の変形例および修正例ならびに他の使用例が当業者に明らかになる。したがって、この発明は本明細書における具体的な開示によってではなく添付の特許請求の範囲によってのみ限定されることが好ましい。
先行技術に従うIII族窒化物デバイスの活性領域の断面部分を示す。 先行技術に従う別のIII族窒化物デバイスの活性領域の断面部分を示す。 図1に従うデバイスのゲート付近の電界線を概略的に示す。 図2に従うデバイスのゲート付近の電界線を概略的に示す。 この発明の第1の実施例に従うIII族窒化物デバイスの活性領域の断面部分を示す。 この発明の第2の実施例に従うIII族窒化物デバイスの活性領域の断面部分を示す。 この発明の第3の実施例に従うIII族窒化物デバイスの活性領域の断面部分を示す。 この発明の第4の実施例に従うIII族窒化物デバイスの活性領域の断面部分を示す。 この発明の種々の実施例を示す。 この発明の種々の実施例を示す。 この発明の種々の実施例を示す。

Claims (15)

  1. パワー半導体デバイスであって、
    第1のIII族窒化物本体およびバンドギャップが前記第1のIII族窒化物本体のバンドギャップとは異なっている第2のIII族窒化物本体を含むIII族窒化物ヘテロ接合体と、
    前記第2のIII族窒化物本体に結合された第1のパワー電極と、
    前記第2のIII族窒化物本体に結合された第2のパワー電極と、
    前記第1のパワー電極と前記第2のパワー電極との間に配置されたゲート機構と、
    導電状態で、隣接する領域よりも導電性が低く、前記ゲート機構よりも幅が広く、前記
    ゲート機構の対向する2つの端縁を越えて延びる電荷低減領域を前記ゲート機構の下に含
    む二次元電子ガスを含む導電性チャネルとを備え
    前記電荷低減領域は不連続であり、前記ゲート機構の前記対向する2つの端縁のそれぞれに配置される、パワー半導体デバイス。
  2. 前記ゲート機構はゲート絶縁体を含む、請求項1に記載のパワー半導体デバイス。
  3. 前記ゲート機構はショットキー体を含む、請求項1に記載のパワー半導体デバイス。
  4. 前記ゲート機構は、前記電荷低減領域の上の凹部に受けられる、請求項1に記載のパワー半導体デバイス。
  5. 前記凹部は、前記電荷低減領域を引起すように構成される、請求項4に記載のパワー半導体デバイス。
  6. 前記凹部は、前記ゲート機構よりも幅が広い、請求項4に記載のパワー半導体デバイス。
  7. 前記電荷低減領域を引起すように構成された少なくとも1つの注入領域を前記ゲート機構の下の前記第2のIII族窒化物本体にさらに備える、請求項1に記載のパワー半導体デバイス。
  8. 前記ゲート機構はフィールドプレートを含まない、請求項1に記載のパワー半導体デバイス。
  9. 前記III族窒化物ヘテロ接合体の上に配置されたパッシベーション体をさらに備える、請求項1に記載のパワー半導体デバイス。
  10. 前記第1のIII族窒化物本体はInAlGaN系からの半導体合金からなっており、前記第2のIII族窒化物本体はInAlGaN系からの別の合金からなっている、請求項1に記載のパワー半導体デバイス。
  11. 前記第1のIII族窒化物本体はGaNからなっており、前記第2のIII族窒化物本体はAlGaNからなっている、請求項1に記載のパワー半導体デバイス。
  12. 前記ヘテロ接合体は、シリコン、シリコンカーバイド、サファイア、GaN、およびIII族窒化物材料のうちの1つからなる基板の上に配置される、請求項1に記載のパワー半導体デバイス。
  13. パワー半導体デバイスであって、
    第1のIII族窒化物本体およびバンドギャップが前記第1のIII族窒化物本体のバンドギャップとは異なっている第2のIII族窒化物本体を含むIII族窒化物ヘテロ接合体と、
    前記第2のIII族窒化物本体に結合された第1のパワー電極と、
    前記第2のIII族窒化物本体に結合された第2のパワー電極と、
    前記第1のパワー電極と前記第2のパワー電極との間に配置されたゲート機構と、
    導電状態で、隣接する領域よりも導電性が低い電荷低減領域を前記ゲート機構の下に含
    む二次元電子ガスを含む導電性チャネルとを備え、
    前記電荷低減領域は、前記ゲート機構の端縁を越えて前記パワー電極の一方の方にのみ延び、前記ゲート機構の下に実質的に延在しない、パワー半導体デバイス。
  14. パワー半導体デバイスであって、
    第1のIII族窒化物本体およびバンドギャップが前記第1のIII族窒化物本体のバンドギャップとは異なっている第2のIII族窒化物本体を含むIII族窒化物ヘテロ接合体と、
    前記第2のIII族窒化物本体に結合された第1のパワー電極と、
    前記第2のIII族窒化物本体に結合された第2のパワー電極と、
    前記第1のパワー電極と前記第2のパワー電極との間に配置されたゲート機構と、
    導電状態で、隣接する領域よりも導電性が低い電荷低減領域を前記ゲート機構の下に含む二次元電子ガスを含む導電性チャネルとを備え、
    前記電荷低減領域は、前記ゲート機構の対向する2つの端縁を越えて延び、他方のパワー電極よりも一方のパワー電極の方にさらに先に延びており、
    前記電荷低減領域は不連続であり、前記ゲート機構の前記対向する2つの端縁のそれぞれに配置される、パワー半導体デバイス。
  15. パワー半導体デバイスであって、
    第1のIII族窒化物本体およびバンドギャップが前記第1のIII族窒化物本体のバンドギャップとは異なっている第2のIII族窒化物本体を含むIII族窒化物ヘテロ接合体と、
    前記第2のIII族窒化物本体に結合された第1のパワー電極と、
    前記第2のIII族窒化物本体に結合された第2のパワー電極と、
    前記第1のパワー電極と前記第2のパワー電極との間に配置されたゲート機構と、
    導電状態で、隣接する領域よりも導電性が低い電荷低減領域を前記ゲート機構の下に含む二次元電子ガスを含む導電性チャネルとを備え、
    前記電荷低減領域は不連続であり、前記ゲート機構の中央部の下に前記電荷低減領域が存在しない、パワー半導体デバイス。
JP2009501508A 2006-03-20 2007-03-20 Iii族窒化物パワー半導体デバイス Expired - Fee Related JP5298006B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US78405406P 2006-03-20 2006-03-20
US60/784,054 2006-03-20
US11/725,430 US7408208B2 (en) 2006-03-20 2007-03-19 III-nitride power semiconductor device
US11/725,430 2007-03-19
PCT/US2007/006903 WO2007109265A2 (en) 2006-03-20 2007-03-20 Iii-nitrite power semiconductor device

Publications (2)

Publication Number Publication Date
JP2009530857A JP2009530857A (ja) 2009-08-27
JP5298006B2 true JP5298006B2 (ja) 2013-09-25

Family

ID=38523050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501508A Expired - Fee Related JP5298006B2 (ja) 2006-03-20 2007-03-20 Iii族窒化物パワー半導体デバイス

Country Status (5)

Country Link
US (4) US7408208B2 (ja)
JP (1) JP5298006B2 (ja)
CN (1) CN101410975B (ja)
DE (1) DE112007000668B4 (ja)
WO (1) WO2007109265A2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP5655424B2 (ja) * 2010-08-09 2015-01-21 サンケン電気株式会社 化合物半導体装置
JP5715588B2 (ja) * 2012-03-28 2015-05-07 株式会社東芝 半導体装置およびその製造方法
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
AU2003266701A1 (en) * 2002-10-09 2004-05-04 Matsushita Electric Industrial Co., Ltd. Plasma oscillation switching device
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP2005203544A (ja) 2004-01-15 2005-07-28 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7465997B2 (en) 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP4642366B2 (ja) * 2004-03-26 2011-03-02 日本碍子株式会社 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4607506B2 (ja) * 2004-07-16 2011-01-05 株式会社東芝 半導体装置
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate

Also Published As

Publication number Publication date
WO2007109265A3 (en) 2008-04-03
CN101410975A (zh) 2009-04-15
US10340333B2 (en) 2019-07-02
US9391185B2 (en) 2016-07-12
US20160380046A1 (en) 2016-12-29
US20090039392A1 (en) 2009-02-12
DE112007000668B4 (de) 2012-08-23
CN101410975B (zh) 2012-02-01
US7408208B2 (en) 2008-08-05
WO2007109265A2 (en) 2007-09-27
WO2007109265B1 (en) 2008-05-15
US9923052B2 (en) 2018-03-20
US20160380092A1 (en) 2016-12-29
DE112007000668T5 (de) 2009-01-29
US20080067548A1 (en) 2008-03-20
JP2009530857A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
US9640649B2 (en) III-nitride power semiconductor with a field relaxation feature
JP4041075B2 (ja) 半導体装置
US8841702B2 (en) Enhancement mode III-N HEMTs
JP5427168B2 (ja) ゲートとドレイン間に減少した電界を有するiii−族窒化物半導体デバイス
US8916908B2 (en) III-nitride heterojunction device
US9660048B2 (en) High electron mobility transistors exhibiting dual depletion and methods of manufacturing the same
JP6133191B2 (ja) 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9923052B2 (en) III-nitride power semiconductor device
JP2007526633A (ja) Iii族窒化膜双方向スイッチ
JP2006108676A (ja) Iii族窒化物マルチチャンネルヘテロ接合インターデジタル整流器
JP4473201B2 (ja) 電子デバイス
US8969917B2 (en) Semiconductor device and method for manufacturing same
JP2009253126A (ja) 半導体装置
US8174051B2 (en) III-nitride power device
JP5553997B2 (ja) トランジスタおよびその製造方法
WO2007081807A2 (en) Iii-nitride power semiconductor with a field relaxation feature
US8242512B2 (en) Compound semiconductor device
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
JP2016195195A (ja) 半導体装置
US20240097017A1 (en) Vertical multichannel gallium nitride transistor
JP2012028643A (ja) 半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120621

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120720

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5298006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees