JP5295483B2 - 薄膜トランジスタ表示板 - Google Patents

薄膜トランジスタ表示板 Download PDF

Info

Publication number
JP5295483B2
JP5295483B2 JP2005321563A JP2005321563A JP5295483B2 JP 5295483 B2 JP5295483 B2 JP 5295483B2 JP 2005321563 A JP2005321563 A JP 2005321563A JP 2005321563 A JP2005321563 A JP 2005321563A JP 5295483 B2 JP5295483 B2 JP 5295483B2
Authority
JP
Japan
Prior art keywords
electrode
gate
line
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005321563A
Other languages
English (en)
Other versions
JP2006135336A (ja
Inventor
尚 益 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2006135336A publication Critical patent/JP2006135336A/ja
Application granted granted Critical
Publication of JP5295483B2 publication Critical patent/JP5295483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

本発明は薄膜トランジスタ表示板に関し、より詳しくは各々の画素をスイッチング素子である薄膜トランジスタを利用して駆動する薄膜トランジスタ表示板に関する。
液晶表示装置は現在最も広く使用されている平板表示装置のうちの一つであって、画素電極と共通電極など電界生成電極が形成されている二枚の表示板と、その間に挿入されている液晶層で構成され、電界生成電極に電圧を印加して液晶層に電界を生成し、これによって液晶層の液晶分子配向を決定し、入射光の偏光を制御することによって映像を表示する。
このような液晶表示装置は画素電極が配置されている薄膜トランジスタ表示板と共通電極が配置されている共通電極表示板を含み、このような表示板の製造方法ではマスクを利用した写真エッチング工程でパターニングして多層の配線または絶縁膜の接触孔などの薄膜パターンを形成するが、一つの母基板には複数の表示装置用表示板が作られ、写真エッチング工程によってパターンを完成した後には母基板を表示板で各々分離する。
写真エッチング工程でマスク大きさより母基板でパターンが形成されるアクティブ領域が大きい場合に、このアクティブ領域にパターンを形成するためにはアクティブ領域を分割してステップアンドリピート(step and repeat)工程を行う分割露光が必要である。この場合、実際のショットはマスクの転移(shift)、回転(rotation)、歪み(distortion)などの歪曲が発生するためにショットの間が正確に整列されず、ショットの間の各配線と画素電極の間または薄膜トランジスタのゲート電極とドレイン電極の間で発生する寄生容量が変わる。このような寄生容量の差は分割露光領域間の電気的な特性の差と開口率の差を招くために、結局ショット間の境界部分で画面の明るさの差を招いてステッチ不良またはフリッカーなどの問題点が生じる。ここで、フリッカーとはフレーム間液晶に印加される実効電圧が共通電圧を基準に差が発生することによって現れる点滅現象であるが、フリッカーの発生原因としては多様なものが提示されている。その中の一つがキックバック電圧である。このキックバック電圧は薄膜トランジスタのゲート電極とドレイン電極間に存在する寄生容量に起因して発生するが、互いに異なるショットでマスクの転移、回転、歪みなどの歪曲が発生すれば、ゲート電極とドレイン電極間に存在する寄生容量が領域ごとに異なるようになり、これによって画面の点滅現象が現れる。
本発明が解決しようとするとする技術的課題は、ゲート電極とドレイン電極間の寄生容量を均一に確保して画面の点滅現象を防止することができる薄膜トランジスタ表示板を提供することにある。
このような課題を解決するために本発明ではドレイン電極とゲート電極の重畳面積が分割露光と関係なく一定の構造で配置されている。
さらに詳しくは、本発明の一実施形態による薄膜トランジスタ表示板にはゲート線及びゲート線と絶縁されて交差しているデータ線が形成されている。各々のゲート線のゲート電極及びデータ線のソース電極と連結されており、ゲート電極と絶縁されて重なって2本の分枝を有するドレイン電極と連結された薄膜トランジスタと、ゲート線、データ線及び薄膜トランジスタを覆う保護膜が形成されている。保護膜の上部にはドレイン電極と連結されている画素電極が形成されている。この時、2本の分枝は一直線上に所定の距離をおいて離隔された形態で配置されている。
ドレイン電極は二つの端部を有する環模様からなっており、ソース電極はドレイン電極の二つの端部を囲んでいるのが好ましい。
ソース電極はゲート線またはデータ線と平行なゲート電極の中心線に対して対称であるのが好ましい。
ソース電極はゲート線と重ならなくても良い 。
ソース電極は90度回転した“H”字型、“H”字型、“S”字型及び上部横辺を除いた“S”字型のうちの一つの模様からなることができる。
ソース電極が“H”字型である時、画素電極はゲート線を中心に下半面と上半面に分かれており、ドレイン電極はゲート線の中心線に対して対称構造にからなるのが好ましい。
画素電極及びドレイン電極のうちの少なくとも一つと重なって保持容量を形成する維持電極を有する維持電極線をさらに含むことができ、維持電極線は互いに隣接する画素電極の間に配置されているのが好ましい。
本発明によれば、ゲート電極とドレイン電極の重畳面積がゲート線またはデータ線と平行なゲート電極の中心線に対して対称構造をなすことによって製造工程時に整列誤差が発生してもゲート電極とドレイン電極との間に形成される寄生容量を一定に維持することができる。その結果、画面の点滅現象を除去することができるので表示装置の表示特性を向上させることができる。
添付した図面を参照して本発明の一実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施形態に限定されるものではない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体に渡って類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も含む。これに反し、ある部分が他の部分の“直上”にあるとする時には中間に他の部分がないことを意味する。
以下では添付した図面を参照して本発明の一実施形態による薄膜トランジスタ表示板及びこれを含む液晶表示装置について説明する。
まず、図1乃至図2を参照して本発明の一つの実施形態による液晶表示装置用薄膜トランジスタ表示板の構造について詳細に説明する。
図1は本発明の一つの実施形態による薄膜トランジスタ表示板の構造を示した配置図であり、図2は図1の薄膜トランジスタ表示板をII-II´線に沿って切断して示した断面図である。
絶縁基板110上にゲート信号を伝達する複数のゲート線121が形成されている。
ゲート線121は主に横方向に伸びていて互いに分離されており、ゲート信号を伝達する。各ゲート線121の一部は複数のゲート電極124を構成する複数の突出部と他の層または外部装置の接触のための面積の広い端部129を含む。また、各ゲート線の他の一部は下方向に突出して複数の拡張部127を構成する。
ゲート線121はアルミニウム系金属、銀系金属、銅系金属、モリブデン系金属、クロム、チタニウム、タンタルなどからなるのが好ましく、単一膜構造からなったり多層膜構造からなったりなることができる。多層膜、例えば物理的性質の異なる二つの導電膜、つまり、下部膜とその上の上部膜を含むことができる。一つの導電膜は信号遅延や電圧降下を減らすように低い比抵抗の金属、例えば、アルミニウムやアルミニウム合金などアルミニウム系の金属、銀や銀合金など銀系の金属、銅や銅合金など銅系の金属からなることができる。これとは異なって、他の導電膜は他の物質、特にITO(indium tin oxide)及びIZO(indium zinc oxide)との接触特性に優れた物質、例えばクロム、モリブデン、モリブデン合金、タンタルまたはチタニウムなどからなることができる。二つの導電膜の良い例としてはクロム/アルミニウム-ネオジム合金またはモリブデンまたはモリブデン合金/アルミニウム合金がある。
ゲート線121の側面は各々傾いており、その傾斜角は基板110の表面に対して約30〜80゜である。
ゲート線121上には窒化ケイ素などからなるゲート絶縁膜140が形成されている。
ゲート絶縁膜140の上部には水素化非晶質シリコン(非晶質シリコンは略してa-Siとも言う)などからなる複数の島形半導体151、154が形成されている。一つの島形半導体154はゲート電極124上部に位置し、その境界線はゲート電極124内に位置する。他の島形半導体151はゲート線121と交差する地点付近で幅が大きくなってゲート線121の境界線を覆い、広い面積でゲート線121と重なっている。この時、ゲート電極124と重なる半導体154の境界線はゲート電極124の境界線内に位置することによって、液晶表示装置の光源であるバックライトから基板110の下部で入射する光を完全に遮断することができ、これによって薄膜トランジスタのオフ時に半導体154で電子が発生することを最少化し、薄膜トランジスタのオフ時に流れ得るオフ電流を最少化することができる。
島形半導体151、154の上部にはシリサイドまたはn型不純物が高濃度でドーピングされているn+水素化非晶質シリコンなどの物質で作られた複数の島形抵抗性接触部材161、163、165が形成されている。ゲート電極124を中心に対向する一対の抵抗性接触部材163、165は半導体154上に位置し、他の島形の抵抗性接触部材161はゲート線121上部の島形半導体151上部に位置する。
半導体151、154と抵抗性接触部材161、163、165の側面もやはり表面に対して傾いており、その傾斜角は30〜80゜であるのが好ましい。
抵抗接触部材161、163、165及びゲート絶縁膜140上には各々複数のデータ線171と複数のドレイン電極175及び複数のストレージキャパシタ用導電体177が形成されている。
データ線171は主に縦方向に伸びてゲート線121と交差し、データ電圧を伝達する。各データ線171は他の層または外部装置との接触のための広い端部179を有している。
ドレイン電極175は一直線上に所定の距離をおいて離隔された形態で配置されてゲート電極124の縦中心線に対して対称構造からなる一対の環模様分枝部を含んでおり、上部に広い面積からなる拡張部を有する。ドレイン電極175の分枝部は時計方向に90゜回転した“C”模様をしてゲート電極124を囲んでおり、端部はゲート電極124の対向する縦辺を通ってゲート電極124の境界線内側に位置して、中心線に対して対称構造でゲート電極124と重なっている。データ線171の各々は複数の突出部を含み、この突出部は半導体154またはゲート電極124の上部に位置するドレイン電極175の2本の分枝端部を囲むように対称構造で曲がって90度回転した“H”模様で複数のソース電極173を構成する。このようにデータ線171と平行なゲート電極124の中心線に対しドレイン電極175を対称構造で配置することによって製造工程時にマスクの転移、回転、歪みなどの歪曲が発生してもゲート電極124とドレイン電極175との間の重畳面積は一定である。つまり、製造工程時にマスクの転移、回転、歪みなどによって左右方向にゲート電極124とドレイン電極175が誤整列されてもデータ線171と平行なゲート電極124の中心線を基準に一側でゲート電極124とドレイン電極175の重畳面積が減少しても他の一側ではゲート電極124とドレイン電極175の重畳面積が増加する。したがって、ゲート電極124とドレイン電極175間に存在する寄生容量は一定であり、これによって画面の点滅現象を防止することができる。もちろん、このような本発明の実施形態による構造では上下方向に誤整列が発生してもゲート電極124とドレイン電極175との間の重畳面積は変わらない。一つのゲート電極124、一つのソース電極173及び一つのドレイン電極175は半導体の突出部154と共に一つの薄膜トランジスタ(TFT)を構成し、薄膜トランジスタのチャンネルはソース電極173とドレイン電極175との間の突出部154に形成される。
ストレージキャパシタ用導電体177はゲート線121の拡張部127と重なっている。
この時、データ線171、ドレイン電極175及びストレージキャパシタ用導電体177も他の物質、特にIZOまたはITOとの物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン、モリブデン合金(例:モリブデン-タングステン合金、モリブデン-ニオブ合金)などからなる導電膜とデータ信号の遅延や電圧降下を減らすように低い比抵抗の金属、例えば、アルミニウムやアルミニウム合金などアルミニウム系の金属からなる導電膜を含むのが好ましい。一つの例としてアルミニウム系の導電膜とモリブデンまたはモリブデン合金(例:モリブデン-タングステン合金、モリブデン-ニオブ合金)などからなる導電膜を含む二重膜または三重膜からなることができ、モリブデン、モリブデン-タングステン合金またはモリブデン-ニオブ合金などの単一膜からなることもできる。
データ線171、ドレイン電極175及びストレージキャパシタ用導電体177もゲート線121と同様にその側面が約30〜80゜の角度で各々傾いている。
抵抗性接触部材161、163、165はその下部の半導体151、154とその上部のデータ線171及びドレイン電極175の間にのみ存在し、接触抵抗を下げる役割を果たす。半導体154はソース電極173とドレイン電極175の間をはじめとしてソース電極173及びドレイン電極175に覆われずに露出された部分を有しているが、ほとんどデータ線171に沿って伸びており、データ線171の幅より狭い線状の半導体を有することができる。
データ線171、ドレイン電極175及びストレージキャパシタ用導電体177とこれらで覆われなずに露出された半導体154部分の上には保護膜180が形成されている。保護膜180は平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)で形成されるa-Si:C:O、a-Si:O:Fなど4.0以下の低誘電率絶縁物質、または無機物質である窒化シリコンや酸化シリコンなどからなるのが好ましい。
保護膜180が有機物質からなった実施形態はデータ線171とドレイン電極175との間の半導体154が露出された部分に保護膜180の有機物質が接することを防止するために保護膜180は半導体154を覆う窒化シリコンまたは酸化シリコンからなる無機絶縁膜を含むのが好ましい。
保護膜180にはドレイン電極175の拡張部とデータ線171の端部179とストレージキャパシタ用導電体177を各々露出する複数の接触孔182、185、187が形成されており、ゲート絶縁膜140とゲート線121の端部129を露出する複数の接触孔181が形成されている。接触孔181、182、185、187は多角形または円形など多様な模様で作ることができる。接触孔181、182の面積は約0.5mm×15μm以上、約2mm×60μm以下であるのが好ましい。接触孔181、182、185、187の側壁は30゜乃至85゜の角度で傾いており、階段型であっても良い。
保護膜180上にはIZOまたはITOからなる複数の画素電極190及び複数の接触補助部材82、81が形成されている。これとは異なって、画素電極190は透明な導電性ポリマーで作っても良く、反射型液晶表示装置の場合には画素電極190が不透明な反射性金属で作っても良い。この場合、接触補助部材81、82は画素電極190と異なる物質、例えば、ITOやIZOで作ることもできる。
画素電極190は接触孔185、187を通じてドレイン電極175及びストレージキャパシタ用導電体177と各々物理的・電気的に連結されてドレイン電極175からデータ電圧の印加受け、ストレージキャパシタ用導電体177にデータ電圧を伝達する。
データ電圧が印加された画素電極190は共通電圧の印加を受ける他の表示板(図示せず)の共通電極(図示せず)と共に電場を生成することによって液晶層の液晶分子を再配列する。
また、前述したように画素電極190と共通電極はキャパシタ(以下、“液晶キャパシタ”と言う)を構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶キャパシタと並列に連結された他のキャパシタを置き、これを“ストレージキャパシタ”と言う。ストレージキャパシタは画素電極190及びこれと隣接するゲート線121(これを“前段ゲート線”という)の重畳などで作られ、ストレージキャパシタの静電容量、つまり、保持容量を増やすためにゲート線121を拡張した拡張部127を置いて重畳面積を大きくする一方、画素電極190と連結されて拡張部127と重なるストレージキャパシタ用導電体177を保護膜180下に置いて二つの間の距離を短くする。
画素電極190はまた隣接するゲート線121及びデータ線171と重なって開口率を高めているが、重ならないこともある。
接触補助部材81、82は接触孔181、182を通じてデータ線の端部129、179と各々連結される。接触補助部材81、82はゲート線121及びデータ線171の各端部129、179と駆動集積回路のような外部装置との接着性を補完し、これらを保護する役割を果たす。接触部材81、82は異方性導電膜(図示せず)などを通じて外部装置と連結される。
図3は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図4及び図5各々は図3に示した薄膜トランジスタ表示板をIV-IV´線及びV-V´線に沿って切断して示した断面図である。
図3乃至図5に示すように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造はほとんど図1及び図2に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同一である。つまり、基板110上に複数のゲート電極124を含む複数のゲート線121が形成されており、その上にゲート絶縁膜140、複数の半導体154及び複数の抵抗性接触部材163、165が順次に形成されている。抵抗性接触部材163、165及びゲート絶縁膜140上には複数のデータ線171、複数のドレイン電極175及びストレージキャパシタ用導電体177が形成されており、その上に保護膜180が形成されている。保護膜180及びゲート絶縁膜140、保護膜180またはゲート絶縁膜140には複数の接触孔182、185、181が形成されており、保護膜180上には複数の画素電極190と複数の接触補助部材81、82が形成されている。
しかし、図1及び図2に示した薄膜トランジスタ表示板と異なって、本実施形態による薄膜トランジスタ表示板はゲート線121に拡張部を置く代わりにゲート線121と同一層にゲート線121と電気的に分離された複数の維持電極線131を置いてストレージキャパシタ用導電体177と重ねてストレージキャパシタを作る。維持電極線131は共通電圧などの既に決められた電圧の印加を外部から受け、画素電極190とゲート線121の重畳で発生する保持容量が十分である場合、維持電極線131は省略することもでき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
薄膜トランジスタの半導体154と同一層にはデータ線171の下部に沿って形成された線形の半導体151が形成されて連結されているが、ソース電極173とドレイン電極175との間の一部を除いた薄膜トランジスタの半導体154と線形の半導体151はデータ線171及びドレイン電極175と実質的に同一な平面形状を有する。データ線171と線形の半導体151との間にも線形の抵抗性接触部材161が形成されているが、抵抗性接触部材161、163、165はデータ線171及びドレイン電極175と実質的に同一な平面形態を有している。
また、ストレージキャパシタ用導電体177の下部にも抵抗性接触部材及び半導体と同一層からなっており、ストレージキャパシタ用導電体177と同一模様のパターンからなる非晶質シリコン層157、167が形成されている。
また、ソース電極173はゲート線121の境界線外でデータ線171から突出されている。このような構造ではソース電極173とゲート線121との間で形成される寄生容量を最少化することができる。
このような薄膜トランジスタ表示板を本発明の一つの実施形態によって製造する方法ではデータ線171、ドレイン電極175及びストレージキャパシタ用導電体177と半導体151及び抵抗性接触部材161、165を一回の写真工程で形成する。
このような写真工程で使用する感光膜パターンは位置によって厚さが異なり、特に厚さが薄くなる順に第1部分と第2部分を含む。第1部分はデータ線及びドレイン電極が占める配線領域に位置し、第2部分は薄膜トランジスタのチャンネル領域に位置する。
位置によって感光膜パターンの厚さを異ならせる方法としては多様なものがあり得るが、例えば、光マスクに透明領域及び遮光領域の他に半透明領域を置く方法がある。半透明領域にはスリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する時には、スリットの幅やスリットの間の間隔が写真工程に使用する露光器の分解能より小さいのが好ましい。他の例としてはリフローが可能な感光膜を使用する方法がある。つまり、透明領域と遮光領域のみを有する通常の露光マスクでリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留しない領域に流して薄い部分を形成することである。
このようにすれば、一回の写真工程を減らすことができるので製造方法が簡単になる。
前記で説明した図1及び図2の薄膜トランジスタ表示板に対する多くの特徴が図3乃至図5のような実施形態にも適用することができる。
図6は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の構造を示した配置図であり、図7は本発明の他の実施形態による液晶表示装置用共通電極表示板の構造を示した配置図であり、図8は図6の薄膜トランジスタ表示板と図7の薄膜トランジスタ表示板からなる液晶表示装置の構造を示した配置図であり、図9は図8の液晶表示装置をIX-IX´線に沿って切断した断面図である。ここで、前記実施形態と同一な構成については説明を省略する。
本実施形態による液晶表示装置は、薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3を含んで成る。
まず、図6、図8及び図9を参照して薄膜トランジスタ表示板100について詳細に説明する。
図6、図8及び図9に示すように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造はほとんど図1及び図2に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同一である。つまり、基板110上に複数のゲート電極124を含む複数のゲート線121が形成されており、その上にゲート絶縁膜140、複数の半導体154及び複数の抵抗性接触部材163、165が順次に形成されている。抵抗性接触部材163、165及びゲート絶縁膜140上には複数のデータ線171及び複数のドレイン電極175が形成されており、その上に保護膜180が形成されている。保護膜180及びゲート絶縁膜140保護膜180またはゲート絶縁膜140には複数の接触孔182、185、181が形成されており、保護膜180上には複数の画素電極190と複数の接触補助部材81、82が形成されている。
しかし、ゲート線121と同一層に複数の維持電極線131が形成されているが、各維持電極線131は主に横方向に伸びていて、第1乃至第4維持電極133a、133b、133c、133dを構成する複数対の分枝集合を含む。第1維持電極133aと第2維持電極133bは縦方向に伸びており、第3及び第4維持電極133c、133dは斜線方向に伸びていて第2維持電極133bの両端に連結されている。第3及び第4維持電極133c、133dは隣接した二つのゲート線121の間の中央線に対して反転対称をなす。維持電極線131には液晶表示装置共通電極表示板200の共通電極270に印加される共通電圧など所定の電圧が印加される。
ゲート絶縁膜140上部には複数の島形半導体151a、151b、154が各々形成されているが、一部島形半導体151a、154は前記実施形態と同一にデータ線171が交差するゲート線121上部とゲート電極124の上部に位置する。他の一つの島形半導体151bはソース電極173が通るゲート電極124の境界上部に位置する。
画素電極190の外側境界は左側角が面取りされたほぼ四角形模様である。
画素電極190は中央切開部91、下部切開部9a及び上部切開部9bを有し、これら切開部91、9a、9bによって複数の領域に分割される。切開部91、9a、9bは画素電極190をゲート線121と平行に二等分する横中心線に対してほとんど対称をなしている。
下部及び上部切開部9a、9bはほぼ画素電極の右側辺から左側辺に斜めに伸びており、画素電極の横中心線に対して下半面と上半面に各々位置している。下部及び上部切開部9a、9bはゲート線121に対して約45度の角度をなし、互いに垂直に伸びている。
中央切開部91は画素電極190の中央に配置されていて、右側辺に入口を有している。中央切開部91の入口は下部切開部9aと上部切開部9bに各々ほとんど平行な一対の斜辺を有している。
したがって、画素電極の下半面は下部切開部9aによって二つの領域に分けられ、上半面もまた上部切開部9bによって二つの領域に分けられる。この時、領域の数または切開部の数は画素の大きさ、画素電極の横辺と縦辺の長さ比、液晶層3の種類や特性など設計要素に応じて変わり、傾いた方向が変わることもある。
次に、図乃至図を参照して共通電極表示板200について説明する。
透明なガラスなどからなる絶縁基板210上に遮光部材220が形成されている。遮光部材220は画素電極190と対向して画素電極190とほとんど同一な模様を有する複数の開口部を有しており、ゲート線121及びデータ線171に対応する部分と薄膜トランジスタに対応する部分からなるのが好ましい。
基板210上にはまた複数の色フィルター230が形成されており、遮光部材230で囲まれた領域内にほとんど位置する。色フィルター230は画素電極190に沿って縦方向に長く伸びることができる。色フィルター230は赤色、緑色及び青色などの原色のうちの一つを表示することができる。
色フィルター230の上には蓋膜250が形成されている。
蓋膜250の上にはITO、IZOなどの透明な導電体などからなる共通電極270が形成されている。
共通電極270は複数対の切開部71、7a、7b集合を有する。
一対の切開部71、7a、7bは一つの第1及び第2画素電極(図示せず)と対向して中央切開部71、下部切開部7a及び上部切開部7bを含む。切開部71、7a、7bの各々は画素電極190の隣接切開部91、9a、9bの間または切開部9a、9bと画素電極190の面取りされた斜辺の間に配置されている。また、各切開部71、7a、7bは画素電極の下部切開部9aまたは上部切開部9bと平行に伸びた少なくとも一つの斜線部を含む。
下部及び上部切開部7a、7bの各々はほぼ画素電極の左側辺から上側または下側辺に向かって伸びた斜線部、そして斜線部の各端部から画素電極の辺に沿って辺と重畳しながら伸びて斜線部と鈍角をなす横部及び縦部を含む。
中央切開部71はほぼ画素電極の左側辺から横方向に伸びた中央横部、この中央横部の端部から中央横部と斜角をなして画素電極の右側辺に向かって伸びた一対の斜線部、そして斜線部の各端部から画素電極の右側辺に沿って右側辺と重畳しながら伸びて斜線部と鈍角をなす縦断縦部を含む。
切開部71、7a、7bの数及び方向もまた設計要素によって変わることがあり、遮光部材220が切開部71、7a、7bと重なって切開部71、7a、7b付近の光漏れを遮断することができる。
表示板100、200の内側には垂直配向膜11、21が塗布されており、外側には偏光板12、22が備えられている。二つの偏光板の透過軸は直交し、このうち一つの透過軸はゲート線121に対して平行である。反射型液晶表示装置の場合には二つの偏光板12、22のうちの一つが省略できる。
表示板100、200と偏光子12、22との間には各々液晶層3の遅延値を補償するための位相遅延フィルムを介在することができる。位相遅延フィルムは複屈折性を有し、液晶層3の複屈折性を逆に補償する役割を果たす。遅延フィルムとしては一軸性または二軸性光学フィルムを使用することができ、特に負性(negative)一軸性光学フィルムを使用することができる。
液晶表示装置はまた、偏光子12、22、位相遅延フィルム、表示板100、200及び液晶層3に光を供給する照明部を含むことができる。
液晶層3は負の誘電率異方性を有し、液晶層3の液晶分子310は電界のない状態でその長軸が二つの表示板の表面に対して垂直をなすように配向されている。したがって、入射光は直交偏光子12、22を通過せずに遮断される。
配向膜11、21は水平配向膜であっても良い。
一方、液晶分子310の傾斜方向と偏光子12、22の透過軸が45度になれば最高輝度を得ることができるが、本実施形態の場合、全てのドメインで液晶分子310の傾斜方向がゲート線121と45゜の角をなし、ゲート線121は表示板100、200の周縁と垂直または水平である。従って、本実施形態の場合、偏光子12、22の透過軸を表示板100、200の周縁に対して垂直または平行になるように付着すれば最高輝度を得ることができるだけでなく、偏光子12、22を安く製造することができる。
共通電極270に共通電圧を印加して画素電極190にデータ電圧を印加すれば、表示板の表面にほとんど垂直である主電界が生成される。液晶分子31は電界に応答してその長軸が電界の方向に垂直をなすように方向を変えようとする。一方、共通電極270及び画素電極190の切開部71、7a、7b、91、9a、9bとこれらと平行な画素電極190の辺は主電界を歪曲して液晶分子の傾斜方向を決定する水平成分を作り出す。主電界の水平成分は切開部71、7a、7b、91、9a、9bの辺と画素電極190の辺に垂直である。また、切開部71、7a、7b、91、9a、9bの対向する二つの辺における主電界の水平成分は互いに反対方向である。
このような電界を通じて切開部71、7a、7b、91、9a、9bは液晶層3の液晶分子が傾く方向を制御する。隣接する切開部71、7a、7b、91、9a、9bによって定義されたり切開部72a、72bと画素電極190の左側斜辺によって定義されたりする各ドメイン内にある液晶分子は切開部71、7a、7b、91、9a、9bの長さ方向に対して垂直をなす方向に傾く。各ドメインの最も長い辺の2つはほとんど平行でゲート線121と約±45度をなし、ドメイン内で液晶分子のほとんどは4方向に傾く。
切開部91、9a、9b、71、7a、7bの幅は約9μm乃至約12μmであるのが好ましい。
少なくとも一つの切開部91、9a、9b、71、7a、7bは突起(図示せず)や陥没部(図示せず)に代替することができる。突起は有機物または無機物で作ることができ、電界生成電極190、270の上または下に配置でき、その幅は約5μm乃至約10μmであるのが好ましい。
画素電極190切開部91、9a、9bの境界からこれと隣接した共通電極270切開部71、7a、7bの境界までの間隔と、画素電極の境界からこれと隣接した共通電極270切開部71、7a、7bの境界までの間隔は約12μm乃至約20μmであるのが好ましく、約17μmから約19μm範囲であるのがさらに好ましい。このような範囲で間隔を決めたら、開口率は減少しても液晶の応答速度が速くなって必要な透過率を確保することができた。
一方、電場は電極270の切開部と画素電極190の辺によって切開部の辺と画素電極190の辺に垂直な水平成分を有する。したがって、各副領域液晶分子310の傾斜方向は互いに異なり、そのために視野角が拡張される。
前記で説明した図1乃至図5の液晶表示装置に対する多くの特徴はこのような実施形態にも適用することができる。
切開部91、9a、9b、71、7a、7bの模様、配置及び数などは変更することができる。
本発明の他の実施形態による液晶表示装置について図10乃至図13を参照して詳細に説明する。
図10は本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図11は本発明の他の実施形態による液晶表示装置用共通電極表示板の配置図であり、図12は図10に示した薄膜トランジスタ表示板と図1に示した共通電極表示板を含む液晶表示装置の配置図であり、図13は図12の液晶表示装置をXIII-XIII´線に沿って切断して示した断面図である。
図10乃至図13に示すように、本実施形態による液晶表示装置も薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3及び二つの表示板100、200の外側に付着されている一対の偏光子12、22を含む。
本実施形態による表示板100、200の層状構造は図6乃至図9に示した表示板100、200の層状構造とほとんど同一である。
前記薄膜トランジスタ表示板100は、ゲート電極124を含む複数のゲート線121及び複数の維持電極線131が基板110上に形成されており、その上にゲート絶縁膜140、複数の半導体151、154及び複数の抵抗性接触部材161、163、165が順次に形成されている。ソース電極173を含む複数のデータ線171と複数のドレイン電極175が抵抗性接触部材161、163、165及びゲート絶縁膜140上に形成されており、保護膜180がその上に形成されており、保護膜180及びゲート絶縁膜140には複数の接触孔181、182、185が形成されている。保護膜180上には複数の画素電極190及び複数の接触補助部材81、82が形成されており、その上には配向膜11が形成されている。
前記共通電極表示板200は、遮光部材220、複数の色フィルター230、蓋膜250、共通電極270及び配向膜21が絶縁基板210上に形成されている。
図6乃至図9とは異なって、各々の維持電極線131は互いに隣接するゲート線121の間の中央に配置されており、広い幅で拡張されている維持電極135有する。
ドレイン電極175は維持電極135と各々重なる複数の拡張部を有しており、ドレイン電極175の拡張部辺は維持電極135の辺と実質的に平行する。
ドレイン電極175は前記実施形態と同様にゲート電極124を囲んでおり、環状分枝部のうちのゲート電極124と重なる二つの端部は互いに一つの線上で対向しておらず、互いに外れてある。ソース電極173は互いに外れた環状分枝部のドレイン電極175端部を囲むように“S”字型模様をしている。このような構造でもゲート電極124とドレイン電極175の重畳面積はデータ線171と平行なゲート電極124の中心線に対して対称構造をしていて、製造工程時に上下及び左右に整列誤差が発生してもゲート電極124とドレイン電極175の寄生容量を一定に形成する。
また、画素電極190の切開部91、92、93a、93b、94a、94b、95a、95b及び共通電極270の切開部71、72、73a、73b、74a、74b、75a、75bの配置及び模様が前記実施形態と異なる。特に、共通電極270の切開部72、73a、73b、74a、74b、75a、75bには切開部72、73a、73b、74a、74b、75a、75b内の液晶分子の配向を制御する切欠が形成されている。
前記実施形態で示した薄膜トランジスタ表示板の多くの特徴は図10乃至図13に示した液晶表示装置にも適用することができる。
本発明の他の実施形態による液晶表示装置について図14及び図15を参照して詳細に説明する。
図14は本発明の他の実施形態による液晶表示装置の配置図であり、図15は図14の液晶表示装置をXV-XV´線に沿って切断して示した断面図である。
図14及び図15に示すように、本実施形態による液晶表示装置も薄膜トランジスタ表示板100、共通電極表示板200、これら二つの表示板100、200の間に挿入されている液晶層3、二つの表示板100、200の外側に付着されている一対の偏光子12、22を含む。
本実施形態による表示板100、200の層状構造は図10乃至図13とほとんど同一である。
前記薄膜トランジスタ表示板100は、ゲート電極124を含む複数のゲート線121及び維持電極135を各々含む複数の維持電極線131が基板110上に形成されており、その上にゲート絶縁膜140、半導体151、154及び抵抗性接触部材161、163、165が順次に形成されている。ソース電極173を含む複数のデータ線171と複数のドレイン電極175がゲート絶縁膜140上に形成されており、保護膜180がその上に形成されており、保護膜180及びゲート絶縁膜140には複数の接触孔181、182、185が形成されている。保護膜180上には複数の画素電極190及び複数の接触補助部材81、82が形成されており、その上には配向膜11が塗布されている。
前記共通電極表示板200は、遮光部材220、複数の色フィルター230、蓋膜250、共通電極270及び配向膜21が絶縁基板210上に形成されている。
図10乃至図13の液晶表示装置とは異なって、図14及び図15に示すように半導体154はデータ線171及びドレイン電極175の下部まで伸びており、データ線171下部の半導体151と連結されて半導体151、154の全ては線形をなす。島形の抵抗性接触部材165に対向する抵抗性接触部材163もまたデータ線171下部まで伸びており、抵抗性接触部材161、163は線形をなす。この時、線形の半導体151はデータ線171とドレイン電極175及びその下の抵抗性接触部材161、165とほとんど同一な模様を有する。しかし、線形の半導体151のうちの突出部154はソース電極173とドレイン電極175との間の部分のようにデータ線171とドレイン電極175で覆われない部分を有する。
また、ソース電極173は前記実施形態とは異なって“S”字型模様でゲート線121と平行な上部分枝を除いた杓子模様をなす。
図16は本発明の他の実施系形態による液晶表示装置の構造を示した配置図である。
図16に示すように、本実施形態による液晶表示装置の配置構造もやはり図10乃至13とほとんど同一である。横方向に複数のゲート線121が伸びており、縦方向に複数のデータ線171が伸びており、維持電極線131もまたゲート線121と平行に伸びている。
しかし、図10乃至図13と異なって画素電極は画素電極を二等分する中心線に対して下半面190aと上半面190bに分けられており、これらは連結部90abを通じて互いに連結されている。下半面190a及び上半面190bの各々はゲート線121の中心線に対して反転対称をなす切開部9a、9a、9a、9a及び切開部9b、9b、9b、9bを有する。もちろん、共通電極270も切開部9a、9a、9a、9a及び切開部9b、9b、9b、9bの間と最外角切開部9a、9a、9b、9bとこれと平行な下半面190aと上半面190bの面取りされた辺の間に位置する一対の切開部7a、7b、7a、7b、7a、7b、7a、7b、7a、7bを有する。
また、ゲート線124は画素電極の下半面190aと上半面190bの間に位置し、ゲート電極124は下半面190a、190bに向かって各々突出されてゲート線121の中心線に対して反転対称をなす。
維持電極線131は互いに隣接する画素電極の間に各々位置するが、各々の維持電極線131は突出部をなして維持電極線131を中心に両側に配置されている画素電極の下半面190aと上半面190bの外側周縁と各々重なる一対の維持電極15a(図示せず)、15bを含んでいる。
ドレイン電極175a、175bは対をなしてゲート線121の中心線に対して反転対称でゲート電極124と重なっており、各々はデータ線171と平行に伸びている。一対のドレイン電極175a、175bは維持電極線131の突出部を構成する一対の維持電極15a(図示せず)、15bと各々重なる拡張部を有する。
ソース電極173はゲート線121の中心線に対して反転対称をなす一対のドレイン電極175a、175bを囲んで“H”字型模様をしている。このような構造でもゲート電極124とドレイン電極175の重畳面積はゲート線171と平行なゲート電極124の中心線に対して対称構造をしていて、製造工程時に上下及び左右に整列誤差が発生してもゲート電極124とドレイン電極175の寄生容量を一定に維持して前記実施形態と同一な効果を得ることができる。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるわけではなく、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。特に、画素電極と共通電極に形成する切開部の配置は多様に変形することができる。
本発明は、表示板に用いる薄膜トランジスタにおいて利用可能である。
本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図1に示した薄膜トランジスタ表示板をII-II’線に沿って切断して示した断面図である。 本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。 図3に示した薄膜トランジスタ表示板をIV-IV’線に沿って切断して示した断面図である。 図3に示した薄膜トランジスタ表示板をV-V’線に沿って切断して示した断面図である。 本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。 本発明の他の実施形態による液晶表示装置用共通電極表示板の構造を示した配置図である。 図6の薄膜トランジスタ表示板と図7の共通電極表示板を含む液晶表示装置の構造を示した配置図である。 図8の液晶表示装置をIX-IX´線に沿って切断して示した断面図である。 本発明の他の実施形態による液晶表示装置用薄膜トランジスタ表示板の配置図である。 本発明の他の実施形態による液晶表示装置用共通電極表示板の配置図である。 図10の薄膜トランジスタ表示板と図11の共通電極表示板を含む液晶表示装置の配置図である。 図12の液晶表示装置をXIII-XIII’線に沿って切断して示した断面図である。 本発明の他の実施形態による液晶表示装置の構造を示した配置図である。 図14の液晶表示装置をXV-XV’線に沿って切断して示した断面図である。 本発明の他の実施形態による液晶表示装置の構造を示した配置図である。
符号の説明
3 液晶層、
11、21 配向膜、
12、22 偏光板、
81、82 接触補助部材、
100、200 表示板、
110、210 絶縁基板、
121 ゲート線、
124 ゲート電極、
131 維持電極線、
135、133a、133b、133c、133d 維持電極、
140 ゲート絶縁膜、
151、154 半導体、
161、163、165 抵抗性接触部材、
171、179 データ線、
173 ソース電極、
175 ドレイン電極、
180 保護膜、
181、182、185 接触孔、
190a、190b 画素電極、
220 遮光部材、
250 蓋膜、
270 共通電極、
310 液晶分子。

Claims (4)

  1. ゲート電極を有するゲート線と、
    前記ゲート線と絶縁されて交差し、ソース電極を有するデータ線と、
    前記ゲート電極及び前記ソース電極を有しており、かつ前記ゲート電極と絶縁されて重なり、2本の分枝を有するドレイン電極を有している薄膜トランジスタと、
    前記ゲート線、前記データ線及び前記薄膜トランジスタを覆う保護膜と、
    前記ドレイン電極と連結されている画素電極とを含み、
    前記ソース電極は、“S”字型模様をなす第1凹部及び第2凹部を有しており、
    前記ドレイン電極の2本の分枝のうちのゲート電極と重なるそれぞれの端部は互いに一つの線上で対向しておらず、前記ゲート電極の前記ゲート線方向における互いに対向する2つの辺をそれぞれ通っており、
    該端部のみがゲート電極と重畳するように、該端部以外のドレイン電極は前記ゲート電極を囲んでおり、
    前記ドレイン電極の2本の分枝の端部は、それぞれ前記ソース電極の前記第1凹部及び前記第2凹部により囲まれ、
    前記ゲート電極と前記ドレイン電極の重畳部分は、前記データ線方向における前記ゲート電極の中心線に対して対称構造をしていることを特徴とする薄膜トランジスタ表示板。
  2. 前記データ線に連結される前記ソース電極の一部は前記ゲート線と重ならないことを特徴とする請求項1に記載の薄膜トランジスタ表示板。
  3. 前記画素電極及び前記ドレイン電極のうちの少なくとも一つと重なって保持容量を形成する維持電極を有する維持電極線をさらに含むことを特徴とする請求項1または2に記載の薄膜トランジスタ表示板。
  4. 前記維持電極線は互いに隣接する前記画素電極の間に配置されていることを特徴とする請求項3に記載の薄膜トランジスタ表示板。
JP2005321563A 2004-11-03 2005-11-04 薄膜トランジスタ表示板 Active JP5295483B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040088812A KR101061856B1 (ko) 2004-11-03 2004-11-03 박막 트랜지스터 표시판
KR10-2004-0088812 2004-11-03

Publications (2)

Publication Number Publication Date
JP2006135336A JP2006135336A (ja) 2006-05-25
JP5295483B2 true JP5295483B2 (ja) 2013-09-18

Family

ID=36260780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321563A Active JP5295483B2 (ja) 2004-11-03 2005-11-04 薄膜トランジスタ表示板

Country Status (5)

Country Link
US (2) US20060091389A1 (ja)
JP (1) JP5295483B2 (ja)
KR (1) KR101061856B1 (ja)
CN (1) CN100517727C (ja)
TW (1) TWI394280B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294269B1 (ko) * 2006-05-24 2013-08-08 삼성디스플레이 주식회사 표시기판과 그 제조방법 및 이를 갖는 액정표시장치
KR20080038590A (ko) * 2006-10-30 2008-05-07 삼성전자주식회사 박막트랜지스터 기판 및 그 제조방법
TWI363240B (en) * 2008-03-31 2012-05-01 Au Optronics Corp Active array substrate, electrode substrate, and liquid crystal display panel
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101893992B1 (ko) * 2011-12-15 2018-08-31 삼성코닝어드밴스드글라스 유한회사 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR102308188B1 (ko) * 2015-02-04 2021-10-01 삼성디스플레이 주식회사 액정 표시 장치
CN205427404U (zh) * 2016-03-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11489085B1 (en) * 2021-07-26 2022-11-01 Hannstouch Solution Incorporated Light sensing device having offset gate electrode and light sensing panel using the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JP3002518B2 (ja) * 1990-10-17 2000-01-24 株式会社日立製作所 液晶表示装置
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100370800B1 (ko) * 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
KR100685914B1 (ko) * 2000-09-05 2007-02-23 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
JP3668122B2 (ja) * 2000-11-07 2005-07-06 三洋電機株式会社 薄膜トランジスタ基板及びそれを備える液晶表示装置
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
KR100740938B1 (ko) * 2001-08-30 2007-07-19 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
US7209192B2 (en) 2001-09-26 2007-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
JP4211349B2 (ja) * 2002-10-09 2009-01-21 セイコーエプソン株式会社 液晶表示素子
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100920348B1 (ko) * 2003-02-27 2009-10-07 삼성전자주식회사 액정 표시 장치
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR100980021B1 (ko) * 2003-09-04 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
US9070647B2 (en) * 2004-08-05 2015-06-30 Au Optronics Corporation Dual emitting method and device for active matrix organic electroluminescence

Also Published As

Publication number Publication date
CN1805147A (zh) 2006-07-19
US20080303025A1 (en) 2008-12-11
CN100517727C (zh) 2009-07-22
KR20060039634A (ko) 2006-05-09
US8247816B2 (en) 2012-08-21
US20060091389A1 (en) 2006-05-04
JP2006135336A (ja) 2006-05-25
TW200629564A (en) 2006-08-16
TWI394280B (zh) 2013-04-21
KR101061856B1 (ko) 2011-09-02

Similar Documents

Publication Publication Date Title
JP5025129B2 (ja) 薄膜トランジスタ表示板
JP4804106B2 (ja) 多重ドメイン薄膜トランジスタ表示板
JP4914614B2 (ja) 薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法
JP5295483B2 (ja) 薄膜トランジスタ表示板
JP4713904B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5351388B2 (ja) 表示装置
JP5307319B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006133783A (ja) 多重ドメイン薄膜トランジスタ表示板
JP5666079B2 (ja) 表示パネル
JP4813050B2 (ja) 表示板及びこれを含む液晶表示装置
TWI390317B (zh) 液晶顯示器及其薄膜電晶體陣列面板
JP2007226202A (ja) 表示板及びその製造方法
JP4812284B2 (ja) 表示装置用薄膜トランジスタ表示板
JP2004348131A (ja) 液晶表示装置及びそのための薄膜トランジスタ表示板
JP2004348131A5 (ja)
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2006259746A (ja) 液晶表示装置
KR20060102953A (ko) 액정 표시 장치
KR20060101959A (ko) 다중 도메인 액정 표시 장치
KR101219034B1 (ko) 표시판 및 이를 포함하는 다중 도메인 액정 표시 장치
KR20060082316A (ko) 박막 트랜지스터 표시판
JP2007011372A (ja) 液晶表示装置
KR20060058964A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060057654A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060080763A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121030

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5295483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250