CN1805147A - 薄膜晶体管阵列板 - Google Patents

薄膜晶体管阵列板 Download PDF

Info

Publication number
CN1805147A
CN1805147A CNA2005101191685A CN200510119168A CN1805147A CN 1805147 A CN1805147 A CN 1805147A CN A2005101191685 A CNA2005101191685 A CN A2005101191685A CN 200510119168 A CN200510119168 A CN 200510119168A CN 1805147 A CN1805147 A CN 1805147A
Authority
CN
China
Prior art keywords
electrode
film transistor
array plate
transistor array
grid line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101191685A
Other languages
English (en)
Other versions
CN100517727C (zh
Inventor
田尚益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1805147A publication Critical patent/CN1805147A/zh
Application granted granted Critical
Publication of CN100517727C publication Critical patent/CN100517727C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及薄膜晶体管阵列板，其包括：栅电极；半导体层；布置在栅电极和半导体层之间的栅绝缘层；与该半导体层相连接的源电极；与半导体层相连接、与源电极间隔开且包括两条与栅电极交迭的分支的漏电极，其中漏电极的该两条分支相互分隔开，且位于一条直线或者两条平行直线上。

Description

薄膜晶体管阵列板
技术领域
本发明涉及一种薄膜晶体管阵列板。
背景技术
诸如液晶显示器(LCD)和有机发光二极管(OLED)显示器的有源型显示装置包括多个像素，该像素按矩阵排列，且包括场产生电极和开关元件。开关元件包括具有栅、源和漏三个端子的薄膜晶体管(TFT)。每个像素的TFT响应于栅信号选择性地传输数据信号到场产生电极。
该显示装置还包括多个用于传输信号到开关元件的信号线，该信号线包括传输栅信号的栅线和传输数据信号的数据线。
LCD和OLED包括设置有TFT、场产生电极和信号线的板，该板称作TFT阵列板。
TFT阵列板具有叠层结构(layered structure)，该结构包括数个导体层和绝缘层。栅线、数据线和场产生电极由不同导体层构成并被绝缘层隔开。
当LCD底板上的有源区太大而不能使用曝光掩模时，整个曝光通过重复分区曝光(divisional exposure)(称作步进重复工艺(step-and-repeat process))来完成。一个分区曝光单元或区域被称作一照射区(shot)。因为在曝光期间产生平移、旋转和变形，因此照射区不能准确对准。因此，信号线和像素电极之间产生的寄生电容根据照射区而不同，这引起了照射区之间的亮度差，它在位于照射区之间的边界处的像素处被发现。因此，由于照射区之间的亮度不连续，在LCD屏幕上产生细缝缺陷。另外，寄生电容的差异引起回扫电压的差异，从而产生闪烁。
发明内容
依照本发明一实施例的薄膜晶体管阵列板包括：栅电极；半导体层；布置在栅电极和半导体层之间的栅绝缘层；与半导体层连接的源电极；与半导体层连接、与源电极隔开且包括两条与栅电极交迭的分支(branch)的漏电极，其中漏电极的这两条分支相互分开且位于一条直线或者两条平行直线上。
栅电极可以具有两条相对的边，其分别与两条分支相交，并且基本互相平行。
薄膜晶体管阵列板还可包括：与栅电极耦接的栅线；与漏电极耦接的数据线；与漏电极耦接的像素电极。
该两条分支可以具有相对于中心线的对称，该中心线经过栅电极并与栅线或数据线平行。
源电极可以包围两条分支。
源电极可以具有相对于中心线的对称，该中心线经过栅电极并与栅线或数据线平行。
源电极可以与除去源电极以外的栅线间隔开。
源电极可以具有字母H的形状，或者具有旋转约一个直角的字母H的形状。
像素电极可以包括相对于栅线彼此对立布置的下半部和上半部。
漏电极可以具有相对于栅线的中心线的对称。
薄膜晶体管阵列板还可以包括与像素电极和漏电极中的至少一个交迭的存储电极。
存储电极可以布置在像素电极的边附近。
存储电极可以布置在像素电极的边附近。
根据另一实施例的薄膜晶体管包括：栅电极，具有第一边和与第一边对立布置的第二边；半导体层；布置在栅电极和半导体层之间的栅绝缘层；与半导体层连接的源电极；与半导体层连接、与源电极隔开且包括第一分支和第二分支的漏电极，其中第一分支以预定角度与栅电极的第一边相交，第二分支以该预定角度与栅电极的第二边相交。
栅电极的第一边可以与栅电极的第二边基本平行。
根据另一实施例的薄膜晶体管阵列板包括：包括栅电极的栅线；与栅线交叉且包括源电极的数据线；与源电极隔开设置且包括两条分支的漏电极；与源电极和漏电极连接的半导体层；形成在栅线、数据线、漏电极和半导体层上的钝化层；以及与漏电极连接的像素电极，其中源电极包括两个彼此连接且彼此对立设置的凹入部分，这两个凹入部分包围漏电极的各分支。
源电极可以包括连在凹入部分和数据线之间的连接部分，该连接部分可以与栅线间隔开。
附图说明
通过参照附图详尽描述本发明的实施例，本发明将变得更清楚，其中：
图1示出根据本发明一实施例的TFT阵列板的布图；
图2示出图1所示TFT阵列板的沿线II-II′截取的剖面图；
图3示出根据本发明另一实施例的用于LCD的TFT阵列板的布图；
图4示出图3所示TFT阵列板的沿线IV-IV′截取的剖面图；
图5示出图3所示TFT阵列板的沿线V-V′截取的剖面图；
图6示出根据本发明另一实施例的用于LCD的TFT阵列板的布图；
图7示出根据本发明一实施例的用于LCD的公共电极板的布图；
图8示出包括图6所示TFT阵列板和图7所示公共电极板的LCD的剖面图；
图9示出图8所示LCD的沿线IX-IX′截取的剖面图；
图10示出根据本发明另一实施例的用于LCD的TFT阵列板的布图；
图11示出根据本发明另一实施例的用于LCD的公共电极板的布图；
图12示出包括图10所示TFT阵列板和图11所示公共电极板的LCD的剖面图；
图13示出图12所示LCD的沿线XIII-XIII′截取的剖面图；
图14示出根据本发明另一实施例的LCD的布图；
图15示出图12所示LCD的沿线XV-XV′截取的剖面图；
图16示出根据本发明另一实施例的LCD的布图。
具体实施方式
以下将参照附图更充分地说明本发明，附图中示出本发明的优选实施例。然而，本发明可以用许多不同的形式实施，并且不应被认为是限于此处提及的实施例。
附图中，层的厚度和区域为了清楚被夸大了。自始至终相同的附图标记指示相同的元件。可以理解，当例如层、区域或者基板的元件被称为在另一个元件“上”时，它可以直接在该另一个元件上，或者也可以存在居间元件。相反，当元件被称为“直接”在另一元件“上”时，没有居间元件。
根据本发明一实施例的TFT阵列板将参考图1和2被详细描述。
图1示出根据本发明一实施例的TFT阵列板的布图，图2示出图1所示TFT阵列板的沿线II-II′截取的剖面图。
多个栅线121形成在诸如透明玻璃或塑料的绝缘基板110上。
栅线121传输栅信号并且基本上在横向上延伸。每个栅线121包括多个向上凸出的栅电极124、多个向下凸出的栅线凸出部127和具有大面积的用于与另一层(未示出)或外部驱动电路(未示出)接触的栅线末端部分129。用于产生栅信号的栅驱动电路(未示出)可以安装在柔性印刷电路(FPC)膜(未示出)上、直接安装于绝缘基板110上、或者集成到绝缘基板110上，该膜可以附着于绝缘基板110上。栅线121可以延伸来与可以集成在绝缘基板110上的驱动电路(未示出)连接。
栅线121优选由诸如铝和铝合金的含铝金属、诸如银和银合金的含银金属、诸如铜和铜合金的含铜金属、诸如钼和钼合金的含钼金属、铬、钽或钛制成。然而，它们可以具有多层结构，该结构包括两层具有不同物理特性的导电膜(未示出)。两层膜之一优选由低电阻率金属制造以减小信号延迟或电压降，该低电阻率金属包括含铝金属、含银金属和含铜金属。另一层膜优选由具有良好物理特性、化学特性和与其它材料的电接触特性的诸如含钼金属、铬、钽或钛的材料制造，该其它材料例如是氧化铟锡(ITO)或氧化铟锌(IZO)。两层膜结合的良好例子是下面铬膜上面铝(合金)膜、以及下面铝(合金)膜上面钼(合金)膜。然而，栅线121可以由其它金属或导体制造。
栅线121的侧面(lateral side)相对于绝缘基板110的表面倾斜，且其倾斜角在约30-80度之间。
优选由氮化硅(SiNx)或氧化硅(SiOx)制成的栅绝缘层140形成在栅线121上。
优选由氢化非晶硅(简写为“A-Si”)或者多晶硅制成的多个第一和第二半导体岛151和154形成在栅绝缘层140上。第二半导体岛154设置在栅电极124上，使得第二半导体岛154的边缘设置在栅电极124上，用以阻挡从背光灯发射的光入射到第二半导体岛154上，从而减少光电流。第一半导体岛151设置在栅线121上且覆盖栅线121的下边缘和上边缘。
多个第二和第三欧姆接触岛163和165形成在第二半导体岛154上。多个第一欧姆接触161也形成在第一半导体岛151上。第一、第二和第三欧姆接触161、163和165优选由重度掺杂诸如磷的n型杂质的n+氢化A-Si制造，或者它们可由硅化物制造。
第一和第二半导体岛151和154、以及第一、第二和第三欧姆接触161、163和165的侧面相对于绝缘基板110的表面倾斜，且其倾斜角优选在约30-80度之间。
多个数据线171、多个漏电极175和多个存储电容器导体177形成在第一、第二和第三欧姆接触161、163和165、以及栅绝缘层140上。
数据线171传输数据信号并且基本上在纵向上延伸以与栅线121相交叉。每个数据线171包括多个朝栅电极124凸出并且在栅电极124上具有两侧对称性(bilateral symmetry)的源电极173。每个源电极173包括一纵向部分和自该纵向部分的两端在左向和右向上延伸的两对横向部分，具有如旋转约90度的字母“H”的形状。每个数据线171还包括数据线末端部分179，它具有较大的面积，用以与另一层(未示出)或外部驱动电路(未示出)相接触。用于产生数据信号的数据驱动电路(未示出)可以安装在FPC膜(未示出)上、直接安装于绝缘基板110上或者集成到绝缘基板110上，该膜可以附着于绝缘基板110上。数据线171可以延伸而与可以集成在绝缘基板110上的驱动电路(未示出)连接。
漏电极175与数据线171分隔开，且相对于栅电极124被设置在源电极173对面。每个漏电极175包括宽的部分和两条分支。该两条分支位于一直线上或在两条平行的直线上，且彼此间隔开。所述分支形成具有两侧对称性的钩部分。钩部分具有如字母“C”的形状，且被设置成部分包围栅电极124，钩部分的端部经过两对立的纵向边到达栅电极124的内部部分。钩部分的两端设置在栅电极124上，且被源电极173部分包围。
漏电极175相对于栅电极124的对称布置导致了漏电极175和栅电极124之间的一致的交迭面积，而与掩模的诸如平移、旋转和扭曲的形变无关。虽然，用于形成栅电极124和漏电极175的掩模移位、旋转或扭曲，使得栅电极124和漏电极175在横向上未对准，以致栅电极124和漏电极175之间的左和右交迭区域中的一个被减小，但左和右交迭区域中的另一个被增大从而补偿该一个交迭区域的减小。因此，栅电极124和漏电极175之间的寄生电容能被一致地保持，从而减少图像的闪烁。另外，栅电极124和漏电极175之间的纵向的未对准不影响栅电极124和漏电极175之间的交迭区域。
存储电容器导体177与栅线凸出部127交迭。
栅电极124、源电极173和漏电极175与第二半导体岛154的凸出部一起形成TFT，该TFT具有形成在布置在源电极173和漏电极175之间的第二半导体岛154内的沟道。
数据线171、漏电极175和存储电容器导体177优选由诸如铬、钼、钽、钛或其合金的难熔金属制造。然而，它们可以具有包括难熔金属膜(未示出)和低电阻率膜(未示出)的多层结构。多层结构的例子是包括下部铬/钼(合金)膜和上部铝(合金)膜的双层结构、以及下部钼(合金)膜、中间铝(合金)膜和上部钼(合金)膜的三层结构。然而，数据线171、漏电极175和存储电容器导体177可以由其它金属或者导体制作。
数据线171、漏电极175、存储电容器导体177具有倾斜的边缘轮廓，且其倾斜角在约30-80度间。
第一、第二和第三欧姆接触161、163和165仅置于下面的第一和第二半导体岛151和154与其上的上面的数据线171和漏电极175之间，减少其间的接触电阻。第一半导体岛151使表面的轮廓平滑，从而防止数据线171的断路。第一和第二半导体岛151和154包括一些没有被数据线171、漏电极175或者存储电容器导体177覆盖的暴露部分，诸如位于源电极173和漏电极175之间的部分。
钝化层180形成在数据线171、漏电极175、存储电容器电极177和第一和第二半导体岛151和154的暴露部分上。钝化层180优选由无机或有机绝缘体制成，并且它可以具有平坦顶表面。无机绝缘体的例子包括氮化硅和氧化硅。有机绝缘体可以具有光敏性和低于约4.0的介电常数。钝化层180可以包括无机绝缘体下部膜和有机绝缘体上部膜，使得其利用有机绝缘体的优异的绝缘特性，同时防止第一和第二半导体岛151和154的暴露部分被有机绝缘体损伤。
钝化层180具有多个第二、第三和第四接触孔182、185和187，它们分别暴露出数据线末端部分179、漏电极175和栅线凸出部127。钝化层180和栅绝缘层140具有多个第一接触孔181，其暴露出栅线末端部分129。
多个像素电极190和多个第一和第二接触辅助物81和82形成在钝化层180上。它们优选由诸如ITO或IZO的透明导体或者例如银、铝、铬或其合金的反光导体来制造。
像素电极190通过第三接触孔185与漏电极175在物理上和电学上相连接，使得像素电极190从漏电极175接收数据电压。被供以数据电压的像素电极190与被供以公共电压的对立的显示板(未示出)的公共电极(未示出)协作产生电场，所述电场确定设置在像素电极190和公共电极之间的LC层(未示出)的液晶(LC)分子(未示出)的取向。像素电极190和公共电极形成被称作“液晶电容器”的电容器，它在TFT关断之后存储所施加的电压。
此外，像素电极190和与栅线凸出部127交迭的存储电容器导体177相连接。像素电极190和与其连接的存储电容器导体177以及栅线凸出部127形成被称作“存储电容器”的附加电容器，它提高液晶电容器的电压存储容量。
根据本发明另一实施例的用于LCD的TFT阵列板将参照图3、4和5被详尽描述。
图3示出根据本发明另一实施例的用于LCD的TFT阵列板的布图，图4示出图3所示TFT阵列板的沿线IV-IV′截取的剖面图，图5示出图3所示TFT阵列板的沿线V-V′截取的剖面图。
参照图3-5，根据此实施例的TFT阵列板的叠层结构与图1和2所示的近似。
即，包括栅电极124的多个栅线121形成在绝缘基板110上，栅绝缘层140、多个包括多个半导体带凸出部153的半导体带152、以及多个包括欧姆接触凸出部163的欧姆接触161和多个欧姆接触岛165顺序地形成在其上。多个包括源电极173的数据线171、多个漏电极175、多个存储电容器导体177形成在欧姆接触带和岛161和165上，钝化层180形成在其上。多个第一、第二、第三和第四接触孔181、182、185和187被制备在钝化层180和栅绝缘层140处。多个像素电极190和多个第一和第二接触辅助物81和82形成在钝化层180上。
在此实施例中，源电极173与栅线121间隔开。
此外，根据本实施例的TFT阵列板在与栅线121相同的层上提供了多个存储电极线131且没有栅线凸出部，存储电极线131与栅线121间隔开。提供诸如公共电压的预定电压给存储电极线131，且存储电极线131基本平行于栅线121延伸。每个存储电极线131布置在两个邻近的栅线121之间，且该两个邻近的栅线121与它的距离几乎相等。存储电极线131与存储电容器导体177交迭，从而形成存储电容器。
然而，存储电极线131可以具有各种形状和排列。例如，如果由栅线121与像素电极190的交迭所产生的存储电容足够，则存储电极线131可以被省略掉。存储电极线131可以设置在栅线121附近，以提高开口率(apertureratio)。
此外，根据此实施例的TFT阵列板100的半导体带152具有与数据线171和漏电极175以及下面的欧姆接触带和岛161和165相似的平面形状。然而，半导体带凸出部153包括一些没有被数据线171或漏电极175覆盖的暴露部分，诸如位于源电极173和漏电极175之间的部分。
此外，TFT阵列板100还包括多个第五半导体岛157和多个第五欧姆接触岛167，其布置在存储电容器导体177之下。
根据一实施例的TFT阵列板的一种制造方法，使用一道光刻工序同时形成数据线171、漏电极175、半导体151和欧姆接触带及岛161和165。
用于该光刻工序的光致抗蚀剂图案具有由位置决定的厚度，特别地，它具有厚度减小的第一和第二部分。第一部分位于将被数据线171和漏电极175占据的布线区域上，第二部分位于TFT的沟道区域上。
光致抗蚀剂的由位置决定的厚度通过几种技术得到，例如通过在曝光掩模上提供半透明区域、以及透明区域和遮光不透明区域。该半透明区域可以具有狭缝图案、格子图案、有中间透射率或中间厚度的薄膜(们)。当使用狭缝图案时，优选的是狭缝的宽度或狭缝之间的距离小于用于光刻的曝光机(light exposer)的分辨率。另一个例子是使用可回流的光致抗蚀剂。一旦由可回流的材料制成的光致抗蚀剂图案通过使用仅有透光区域和不透光区域的正常曝光掩模形成，则其经历回流工艺，从而流到没有光致抗蚀剂的区域上，于是形成薄的部分。
结果，通过省略光刻步骤，制造工艺被简化。
图1和2所示的用于LCD的TFT阵列板的许多上述特征可适用于图3-5所示的TFT阵列板。
将参照图6、7、8和9详细描述根据本发明另一实施例的LCD。
图6示出根据本发明另一实施例的用于LCD的TFT阵列板的布图，图7示出根据本发明一实施例的用于LCD的公共电极板的布图，图8示出包括图6所示TFT阵列板和图7所示公共电极板的LCD的剖面图，图9示出图8所示LCD的沿线IX-IX′截取的剖面图。
参照图6-9，根据此实施例的一种LCD也包括：TFT阵列板100、公共电极板200、置于TFT阵列和公共电极板100和200之间的液晶(LC)层3、附着在TFT阵列和公共电极板100和200的外表面上的一对偏光器12和22。
根据此实施例的TFT阵列板100的叠层结构与图1和2所示的叠层结构相似。
包括栅电极124和栅线末端部分129的多个栅线121形成在绝缘基板110上，栅绝缘层140、多个第三、第四和第二半导体岛151a、151b和154、多个欧姆接触岛161a、161b、163和165顺序形成在其上。包括源电极173和数据线末端部分179的多个数据线171和多个漏电极175形成在欧姆接触岛161a、161b、163和165和栅绝缘层140上，钝化层180形成在其上。多个第一、第二和第三接触孔181、182和185被提供在钝化层180和栅绝缘层140处。多个像素电极190和多个第一和第二接触辅助物81和82形成在钝化层180上。
根据此实施例的TFT阵列板在与栅线121相同的层上设置多个存储电极线131而没有栅线凸出部，存储电极线131与栅线121分隔开。存储电极线131被供以预定电压，且每个存储电极线131包括基本上平行于栅线121延伸的杆(stem)、多个从杆分枝出的第一、第二、第三和第四存储电极133a、133b、133c和133d、多个存储连接部133e。每个存储电极线131设置在两个相邻的栅线121之间，且杆与两个相邻的栅线121中的上面的一个靠近。
第一和第二存储电极133a和133b在纵向方向上延伸且彼此面对。第一存储电极133a具有与杆相连接的固定末端部分、以及与该固定末端部分相对设置且具有凸出部的自由末端部分。第三和第四存储电极133c和133d分别大致从第一存储电极133a的中心和第二存储电极133b的上端和下端倾斜延伸。每个存储连接部133e在相邻的第一到第四存储电极133a-133d之间连接。然而，存储电极线131可以具有各种形状和排列。
像素电极190与包括第一到第四存储电极133a-133d的存储电极线131交迭。每个像素电极190被成形为大致象矩形，其具有几乎与栅线121平行的下部和上部横向主边、与数据线171几乎平行的左和右纵向主边、倒角。像素电极190的倒角与栅线121成约45度的角。与第一和第二存储电极133a和133b相比，像素电极190的左和右纵向主边被布置成更靠近数据线171。漏电极175与之相连的像素电极190与包括第一到第四存储电极133a-133d的存储电极线131形成存储电容器。
源电极173与栅线121间隔开，且欧姆接触161b布置在栅电极124和源电极173的边缘之间。第三半导体岛151a和欧姆接触161a布置在栅线121和数据线171之间。
多个隔离开的金属片178形成在栅绝缘层140上，钝化层180和栅绝缘层140具有多个露出存储电极线131的在第一存储电极133a的固定末端部分附近的部分的固定末端接触孔183a和多个露出第一存储电极133a的自由末端部分的自由末端接触孔183b，多个上跨桥(overpass)83形成于钝化层180上。
隔离开的金属片178布置在栅线121上第一存储电极133a附近，上跨桥83布置在隔离开的金属片178上。上跨桥83跨越栅线121，且分别经过固定末端和自由末端接触孔183a和183b与存储电极线131的暴露部分和第一存储电极133a的暴露的自由末端部分相连接，其布置成关于栅线121彼此对立。存储电极线131与上跨桥83一起可用于修复栅线121、数据线171或TFT中的缺陷。
每个像素电极190具有第一中心切口91、第一下切口93a和第一上切口93b，它们把像素电极190划分成多个分区(partition)。第一中心、第一下和第一上像素电极切口91、93a和93b相对于二等分像素电极190的假想横线具有镜面对称性(inversion symmetry)。
第一下和第一上像素电极切口93a和93b分别从像素电极190的右纵向主边直角附近倾斜延伸大致至像素电极190的左纵向主边的中心，且与第三和第四存储电极133c和133d交迭。第一下和第一上像素电极切口93a和93b分别被布置于像素电极190的下半部和上半部处，该下半部和上半部可由该假想横线划分。第一下和第一上像素电极切口93a和93b与栅线121成大约45度的角，且基本上彼此垂直地延伸。
第一中心像素电极切口91沿该假想横线延伸，且具有自像素电极190的右主边起的入口，该入口具有一对基本上分别平行于第一下切口93a和第一上切口93b的斜边。
于是，像素电极190的下半部被第一下像素电极切口93a分割成两个下分区，像素电极190的上半部也被第一上像素电极切口93b分割成两个上分区。分区的数量或像素电极切口的数量根据设计因素变化，该设计因素例如是像素的尺寸、像素电极190的横向主边与纵向主边之比、LC层3的类型和特性。
下面参照图7-9描述公共电极板200。
被称作黑矩阵的用于防止光泄露的光阻挡元件220形成在诸如透明玻璃或塑料的绝缘基板210上。光阻挡元件220有多个面对像素电极190的开口225，它可以具有与像素电极190基本相似的平面形状。在其它情况下，光阻挡元件220可以包括多个面对TFT阵列板100上的数据线171的直线部分和多个面对TFT阵列板100上的TFT的展宽的部分。
多个滤色器230形成在绝缘基板210上，且基本上设置在被光阻挡元件220包围的区域内。滤色器230可以基本上在沿像素电极190的纵向方向上延伸。滤色器230可以表现出诸如红、绿或蓝的原色之一。
保护层(overcoat)250形成在滤色器230和光阻挡元件220上。保护层250优选由有机绝缘体制造。它防止滤色器230暴露且提供平坦表面。保护层250可以被省略。
公共电极270形成在保护层250上。公共电极270优选由诸如ITO和IZO的透明导电材料制造。
公共电极270面对像素电极190，且包括第一中心切口71、第一下切口73a和第一上切口73b。第一中心、第一下和第一上公共电极切口71、73a和73b中的每一个被布置于相邻的第一中心、第一下和第一上像素电极切口91、93a和93b之间或者在第一下或第一上像素电极切口93a或93b与像素电极190的倒角之间。每个第一中心、第一下和第一上公共电极切口71、73a和73b至少有基本上平行于第一下像素电极切口93a或第一上像素电极切口93b延伸的倾斜部分。第一中心、第一下和第一上公共电极切口71、73a和73b相对于上述的二等分像素电极190的假想横线大致具有镜面对称性。
每个第一下和第一上公共电极切口73a和73b包括倾斜部分、横向部分和纵向部分。倾斜部分大致从像素电极190的左纵向主边大致至像素电极190的下部或上部横向主边延伸。每个横向和纵向部分从倾斜部分的各末端沿着像素电极190的边延伸，与像素电极190的边交迭，且与倾斜部分成钝角。
第一中心公共电极切口71包括中心横向部分、一对倾斜部分和一对终端纵向部分。中心横向部分大约从像素电极190的左纵向主边沿上述横线延伸。倾斜部分从中心横向部分的末端大致至像素电极190的右纵向主边延伸，且与中心横向部分成斜角。终端纵向部分从各自的倾斜部分的末端沿像素电极190的右纵向主边延伸，与像素电极190的右纵向主边交迭，并与各自的倾斜部分成钝角。
第一中心、第一下和第一上公共电极切口71、73a和73b的数目可以依据设计因素改变，光阻挡元件220也可以与第一中心、第一下和第一上公共电极切口71、73a和73b交迭，以阻挡光经第一中心、第一下和第一上公共电极切口71、73a和73b泄漏。
可以同向(homeotropic)的第一和第二配向层(alignment layer)11和21被涂覆在TFT阵列和公共电极板100和200的内表面上。
该对偏光器12和22被提供在TFT阵列和公共电极板100和200的外表面上，从而它们的偏振轴可以交叉，且偏振轴中的一个可以与栅线121平行。当偏振轴与切口71-72b和91-92b之间的角度为约45度时，光效率非常高。当偏振轴与TFT阵列和公共电极板100和200的边基本平行时，即与栅线121和数据线171平行时，用于该对偏光器12和22的成本非常小。当LCD是反射式LCD时，该对偏光器12和22中的一个可省略。
LCD还可以包括至少一个用于补偿LC层3的延迟的阻滞膜(retardationfilm)(未示出)。LCD还可以包括背光单元(未示出)，其经过该对偏光器12和22、阻滞膜和TFT阵列和公共电极板100和200向LC层3提供光。
优选的是，LC层3具有负的介电各向异性，且其进行垂直排列，即LC层3中的LC分子31被排列，使得在没有电场时，其长轴基本上垂直于TFT阵列和公共电极板100和200的表面。因此，入射光不能经过由该对偏光器12和22构成的交叉偏振系统。
在将公共电压应用到公共电极270上且将数据电压应用到像素电极190上时，产生基本上垂直于TFT阵列与公共电极板100和200的表面的电场。像素电极191和公共电极270二者通常称作“场产生电极”。LC分子31响应该电场而易于改变其取向，从而它们的长轴垂直于场方向。
第一中心、第一下和第一上像素电极切口91、93a和93b和第一中心、第一下和第一上公共电极切口71、73a和73b和像素电极190的边使电场变形以具有水平分量，该水平分量基本上与第一中心、第一下和第一上像素电极切口91、93a和93b和第一中心、第一下和第一上公共电极切口71、73a和73b的边缘、以及像素电极190的边缘垂直。
参见图8，第一中心、第一下和第一上公共电极切口71、73a和73b和第一中心、第一下和第一上像素电极切口91、93a和93b将像素电极190分成多个子区域，且每个子区域有两主要边，该主要边与像素电极190的主边成斜角。因为每个子区域上的大多数LC分子31垂直于该主要边倾斜，所以倾斜方向的方位角分布局限在四个方向，由此增加LCD的基准视角(referenceviewing angle)。子区域的宽度优选从约12微米到约20微米，更优选地从约17微米到约19微米。
第一中心、第一下和第一上公共电极切口71、73a和73b和第一中心、第一下和第一上像素电极切口91、93a和93b的宽度优选等于从约9微米到约12微米，且第一中心、第一下和第一上公共电极切口71、73a和73b和第一中心、第一下和第一上像素电极切口91、93a和93b的形状和排列可以被修改。
第一中心、第一下和第一上公共电极切口71、73a和73b和第一中心、第一下和第一上像素电极切口91、93a和93b中的至少一个可以被优选具有从约5微米至约10微米的宽度的凸起(未示出)或凹陷(未示出)代替。该凸起优选由有机或无机材料制成，并布置在像素电极190或公共电极270之上或之下。
图1和2所示的用于LCD的TFT阵列板的许多上述特征可适用于图6-9所示的TFT阵列板。
将参照图10、11、12和13详细说明根据本发明另一实施例的LCD。
图10示出根据本发明另一实施例的用于LCD的TFT阵列板的布图，图11示出根据本发明另一实施例的用于LCD的公共电极板的布图，图12示出包括图10所示TFT阵列板和图11所示公共电极板的LCD的剖面图，图13示出图12所示LCD的沿线XIII-XIII′截取的剖面图。
参见图10-13，根据此实施例的LCD也包括TFT阵列板100、公共电极板200、置于TFT阵列和公共电极板100和200之间的LC层3、依附于TFT阵列和公共电极板100和200外表面的一对偏光器12和22。
根据此实施例的TFT阵列和公共电极板100和200的叠层结构与图6-9所示的结构相似。
关于TFT阵列板100，多个包括栅电极124和栅线末端部分129的栅线121和多个存储电极线131形成在绝缘基板110上。栅绝缘层140、多个第一和第二半导体岛151和154和多个欧姆接触161、163和165形成在栅线121和存储电极线131上。多个包括源电极173和数据线末端部分179的数据线171和多个漏电极175形成在欧姆接触163和165和栅绝缘层140之上，钝化层180形成在其上。多个第一、第二和第三接触孔181、182和185被提供在钝化层180和栅绝缘层140处。多个包括第一和第二中心和第一至第三下和上像素电极切口91-95b的像素电极190和多个第一和第二接触辅助物81和82形成在钝化层180上，且第一配向层11覆盖于其上。
关于公共电极板200，光阻挡元件220、多个滤色器230、保护层250、包括第一和第二中心和第一至第三下和上公共电极切口71-75b的公共电极270和第二配向层21形成在绝缘基板210上。
在此实施例中，每个存储电极线131几乎与两个邻近的栅线121等距离，且包括多个向上和向下扩展的第五存储电极135。然而，存储电极线131可以具有各种形状和排列。
每个漏电极175包括宽的末端部分和两条分支。宽的末端部分与第五存储电极135交迭，宽的末端部分的边基本上与第五存储电极135的边平行。分支形成包围栅电极124的钩状部分，且分支被布置在两条平行直线上。源电极173包围分支的末端部分，且具有象字母“S”的形状。
具有旋转对称性的此结构也保持栅电极124和漏电极175之间的交迭面积一致，从而维持栅电极124和漏电极175之间的寄生电容一致。
根据此实施例的TFT阵列板100还包括布置在钝化层180上的屏蔽电极88。屏蔽电极88被供以公共电压，且它包括沿数据线171延伸的纵向部分和沿栅线121延伸的横向部分。纵向部分完全覆盖数据线171，横向部分连接相邻的纵向部分且位于栅线121的边界之内。屏蔽电极88阻挡数据线171和像素电极190之间、以及数据线171和公共电极270之间产生的电场，从而减少像素电极190的电压的失真和被数据线171传送的数据电压的信号延迟。因为在屏蔽电极88和公共电极270之间没有电场，所以屏蔽电极88上的LC分子(未示出)保持它们最初的取向，于是入射在其上的光被阻挡。因此，屏蔽电极88可以用作光阻挡元件。
中心、第一至第三下和第一至第三上像素电极切口71-74b中的每一个在其倾斜部分处具有至少一个凹陷的缺口(notch)。凹陷的缺口确定了中心、第一至第三下和第一至第三上公共电极切口71-74b上的LC分子的倾斜方向，并且凹陷的缺口可以被提供在中心、第一至第四下和第一至第四上像素电极切口91-95b处。
图6-9所示的用于LCD的TFT阵列板的许多上述特征可适用于图10-13所示的TFT阵列板。
将参照图14和15详细描述根据本发明另一实施例的LCD。
图14示出根据本发明另一实施例的LCD的布图，图15示出图14所示LCD的沿线XV-XV′截取的剖面图。
参见图14和15，根据此实施例的LCD也包括TFT阵列板100、公共电极板200、插入在TFT阵列和公共电极板100和200之间的LC层3和依附于TFT阵列和公共电极板100和200的外表面上的一对偏光器12和22。
根据此实施例的TFT阵列和公共电极板100和200的叠层结构与图10-13所示的叠层结构近似。
关于TFT阵列板100，多个包括栅电极124和栅线末端部分129的栅线121和多个包括第六存储电极137的存储电极线131形成在绝缘基板110上。栅绝缘层140、多个包括多个半导体带凸出部153的半导体带152、以及多个包括欧姆接触带凸出部163的欧姆接触带161和多个欧姆接触岛165相继形成在栅线121和存储电极线131上。多个包括源电极173和数据线末端部分179的数据线171和多个漏电极175形成在欧姆接触163和165上，且钝化层180形成在其上。多个第一、第二和第三接触孔181、182和185被提供在钝化层180和栅绝缘层140处。多个包括第一和第二中心和第一至第三下和上像素电极切口91-95b的像素电极190和多个第一和第二接触辅助物81和82形成在钝化层180上，且第一配向层11覆盖在其上。
关于公共电极板200，光阻挡元件220、多个滤色器230、保护层250、包括第一和第二中心和第一至第三下和上公共电极切口71-75b的公共电极270和第二配向层21形成在绝缘基板210上。
在此实施例中，每个源电极173具有象勺子(scoop)的形状布置在栅电极124上方。
此外，根据此实施例的TFT阵列板100的半导体带152具有与数据线171和漏电极175以及其下的欧姆接触161和165相似的平面形状。然而，半导体带152的半导体带凸出部153包括一些没有被数据线171或漏电极175覆盖的暴露部分，诸如位于源电极173和漏电极175之间的部分。
如上所述，使用一个光刻步骤形成像素电极以及连接漏电极和像素电极的接触孔。因此，用于形成像素电极的光刻步骤被省略掉，以简化制造方法，从而减少生产时间和成本。
将参照图16详细介绍根据本发明另一实施例的LCD。
图16是根据本发明另一实施例的LCD的布图。
参见图16，根据此实施例的LCD的布图结构与图10-13所示的布图结构相似。
在此实施例中，像素电极190被分成通过像素电极连接部90ab彼此连接的下像素电极部分190a和上像素电极部分190b。下和上像素电极部分190a和190b具有第一至第四下和上像素电极切口93a-96b，所述切口相对于像素电极190的中心横线具有对称性。
公共电极270具有设置在第一至第四下和上像素电极切口93a-96b和像素电极190的倒角之间的第一至第五下和上公共电极切口73a-77b。
各栅线121被设置在下像素电极部分190a和上像素电极部分190b之间，且包括多个向上和向下凸出的栅电极124，栅电极相对于栅线121具有对称性。
各存储电极线131被布置于相邻的像素电极190之间，且包括与下和上像素电极部分190a和190b交迭的成对第七存储电极135a和135b。
各成对漏电极175a和175b与栅电极124交迭，且相对于栅线121的中心线具有镜面对称性。该对漏电极175a和175b包括与该对第七存储电极135a和135b交迭的扩展部分。
各源电极173包围一对漏电极175a和175b，具有象字母“H”的形状。
本发明可以被用于包括LCD和OLED显示器的任何显示装置。
虽然以上详细描述了本发明的优选实施例，但是应当清楚理解，此处教导的基本发明构思的对本领域技术人员而言显然的诸多变化和/或修改仍在如所附权利要求中限定的本发明的主旨和范围内。
本申请要求2004年11月3日提交的韩国专利申请第10-2004-0088812号的优先权，在此引用它所公开的全部内容。

Claims (17)

1.一种薄膜晶体管阵列板，包括：
栅电极；
半导体层；
设置于该栅电极和该半导体层之间的栅绝缘层；
与该半导体层相连接的源电极；以及
与该半导体层相连接、与该源电极间隔开且包括与该栅电极交迭的两条分支的漏电极，
其中漏电极的该两条分支彼此间隔开，且位于一直线上或者两条平行直线上。
2.如权利要求1的薄膜晶体管阵列板，其中该栅电极具有两条对立的边，所述边分别与该两条分支相交且彼此基本平行。
3.如权利要求1的薄膜晶体管阵列板，还包括：
与该栅电极耦接的栅线；
与该漏电极耦接的数据线；以及
与该漏电极耦接的像素电极。
4.如权利要求3的薄膜晶体管阵列板，其中该两条分支相对于经过该栅电极并与该栅线或者该数据线平行的中心线具有对称性。
5.如权利要求4的薄膜晶体管阵列板，其中该源电极包围该两条分支。
6.如权利要求5的薄膜晶体管阵列板，其中该源电极相对于经过该栅电极并与该栅线或者该数据线平行的该中心线具有对称性。
7.如权利要求6的薄膜晶体管阵列板，其中该源电极与除该源电极以外的栅线间隔开。
8.如权利要求6的薄膜晶体管阵列板，其中该源电极具有象字母“H”的形状，或者具有象旋转约90度的字母“H”的形状。
9.如权利要求8的薄膜晶体管阵列板，其中该像素电极包括下半部和上半部，该下半部和上半部相对于该栅线彼此对立布置。
10.如权利要求9的薄膜晶体管阵列板，其中该漏电极相对于该栅线的中心线具有对称性。
11.如权利要求1的薄膜晶体管阵列板，还包括与该像素电极和该漏电极中的至少一个交迭的存储电极线。
12.如权利要求11的薄膜晶体管阵列板，其中该存储电极布置在该像素电极的边附近。
13.如权利要求11的薄膜晶体管阵列板，其中该存储电极布置在该漏电极的边附近。
14.一种薄膜晶体管，包括：
栅电极，具有第一边和对立于该第一边布置的第二边；
半导体层；
布置在该栅电极和该半导体层之间的栅绝缘层；
与该半导体层相连接的源电极；
与该半导体层相连接、与该源电极间隔开且包括第一分支和第二分支的漏电极，
其中该第一分支与该栅电极的该第一边以一个预定角度相交，该第二分支与该栅电极的该第二边以相同或者另一预定角度相交。
15.如权利要求14的薄膜晶体管，其中该栅电极的该第一边与该栅电极的该第二边基本上平行。
16.一种薄膜晶体管阵列板，包括：
包括栅电极的栅线；
与该栅线相交且包括源电极的数据线；
与该源电极隔开设置且包括两条分支的漏电极；
与该源电极和该漏电极相连接的半导体层；
形成在该栅线、该数据线、该漏电极和该半导体层上的钝化层；以及
与该漏电极相连接的像素电极，
其中该源电极包括彼此连接且彼此对立设置的两个凹入部分，该两个凹入部分包围该漏电极的各分支。
17.如权利要求16的薄膜晶体管阵列板，其中该源电极包括连接在该凹入部分和该数据线之间的连接部分，该连接部分与该栅线间隔开。
CNB2005101191685A 2004-11-03 2005-11-03 薄膜晶体管阵列板 Active CN100517727C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040088812A KR101061856B1 (ko) 2004-11-03 2004-11-03 박막 트랜지스터 표시판
KR88812/04 2004-11-03

Publications (2)

Publication Number Publication Date
CN1805147A true CN1805147A (zh) 2006-07-19
CN100517727C CN100517727C (zh) 2009-07-22

Family

ID=36260780

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101191685A Active CN100517727C (zh) 2004-11-03 2005-11-03 薄膜晶体管阵列板

Country Status (5)

Country Link
US (2) US20060091389A1 (zh)
JP (1) JP5295483B2 (zh)
KR (1) KR101061856B1 (zh)
CN (1) CN100517727C (zh)
TW (1) TWI394280B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201522B (zh) * 2006-10-30 2012-01-11 三星电子株式会社 液晶显示设备及其制造方法
CN105842946B (zh) * 2015-02-04 2022-02-22 三星显示有限公司 液晶显示设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294269B1 (ko) * 2006-05-24 2013-08-08 삼성디스플레이 주식회사 표시기판과 그 제조방법 및 이를 갖는 액정표시장치
TWI363240B (en) * 2008-03-31 2012-05-01 Au Optronics Corp Active array substrate, electrode substrate, and liquid crystal display panel
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101893992B1 (ko) * 2011-12-15 2018-08-31 삼성코닝어드밴스드글라스 유한회사 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
CN205427404U (zh) * 2016-03-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置
KR102490895B1 (ko) * 2017-12-14 2023-01-25 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11489085B1 (en) * 2021-07-26 2022-11-01 Hannstouch Solution Incorporated Light sensing device having offset gate electrode and light sensing panel using the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285326A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリックス型液晶表示素子
JP3002518B2 (ja) * 1990-10-17 2000-01-24 株式会社日立製作所 液晶表示装置
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
KR960014823B1 (ko) * 1991-03-15 1996-10-21 가부시기가이샤 히다찌세이사구쇼 액정표시장치
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
KR100370800B1 (ko) 2000-06-09 2003-02-05 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제작방법
KR100685914B1 (ko) * 2000-09-05 2007-02-23 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
JP3668122B2 (ja) * 2000-11-07 2005-07-06 三洋電機株式会社 薄膜トランジスタ基板及びそれを備える液晶表示装置
EP1378015A4 (en) * 2001-04-10 2005-08-03 Sarnoff Corp METHOD AND DEVICE FOR PROVIDING AN ACTIVE MATRIX PIXEL WITH HIGH EFFICIENCY USING ORGANIC THIN FILM TRANSISTORS
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
KR100740938B1 (ko) 2001-08-30 2007-07-19 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
WO2003036374A1 (en) 2001-09-26 2003-05-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR100391157B1 (ko) * 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
JP4211349B2 (ja) * 2002-10-09 2009-01-21 セイコーエプソン株式会社 液晶表示素子
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100920348B1 (ko) * 2003-02-27 2009-10-07 삼성전자주식회사 액정 표시 장치
TW595005B (en) * 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR100980021B1 (ko) * 2003-09-04 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
US9070647B2 (en) * 2004-08-05 2015-06-30 Au Optronics Corporation Dual emitting method and device for active matrix organic electroluminescence

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201522B (zh) * 2006-10-30 2012-01-11 三星电子株式会社 液晶显示设备及其制造方法
CN105842946B (zh) * 2015-02-04 2022-02-22 三星显示有限公司 液晶显示设备

Also Published As

Publication number Publication date
KR101061856B1 (ko) 2011-09-02
JP5295483B2 (ja) 2013-09-18
KR20060039634A (ko) 2006-05-09
US20060091389A1 (en) 2006-05-04
JP2006135336A (ja) 2006-05-25
US20080303025A1 (en) 2008-12-11
CN100517727C (zh) 2009-07-22
TW200629564A (en) 2006-08-16
TWI394280B (zh) 2013-04-21
US8247816B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN1794067A (zh) 液晶显示器以及用于该液晶显示器的面板
CN1808252A (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN1805147A (zh) 薄膜晶体管阵列板
CN1808719A (zh) 薄膜晶体管阵列面板及其制造方法
CN1294622C (zh) 具有薄膜晶体管上滤色器结构的阵列基板及其制造方法
CN1268968C (zh) 液晶显示装置及其制造方法
CN1752804A (zh) 各个彩色像素均具有子像素的液晶显示器
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN1755470A (zh) 液晶显示板及薄膜晶体管阵列板
CN1758126A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1769990A (zh) 薄膜晶体管阵列板
CN1758120A (zh) 液晶显示器及其显示板
CN1892385A (zh) 液晶显示器及其制造方法
CN1540426A (zh) 液晶显示器、所用的薄膜晶体管阵列板及其制造方法
CN1601362A (zh) 液晶显示器及其显示面板
CN1570744A (zh) 液晶显示器及其薄膜晶体管板
CN1290039A (zh) 半导体器件及其制造方法
CN1797156A (zh) 液晶显示器件及其制造方法
CN1766724A (zh) 薄膜晶体管阵列面板及其制造方法
CN1790140A (zh) 薄膜晶体管阵列面板及其修理方法
CN101055361A (zh) 横电场方式的液晶显示装置
CN1573488A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1940661A (zh) 液晶显示器及其制造方法
CN1734331A (zh) 薄膜晶体管阵列面板及液晶显示器
CN1755472A (zh) 液晶显示器的制造方法以及用在其中的掩模

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.