JP5291287B2 - 利得計測構造体 - Google Patents

利得計測構造体 Download PDF

Info

Publication number
JP5291287B2
JP5291287B2 JP2006314835A JP2006314835A JP5291287B2 JP 5291287 B2 JP5291287 B2 JP 5291287B2 JP 2006314835 A JP2006314835 A JP 2006314835A JP 2006314835 A JP2006314835 A JP 2006314835A JP 5291287 B2 JP5291287 B2 JP 5291287B2
Authority
JP
Japan
Prior art keywords
elements
gain
subset
signal
multiplication register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006314835A
Other languages
English (en)
Other versions
JP2007124675A (ja
Inventor
スタンフォード ロビンズ マーク
Original Assignee
イー2ヴイ テクノロジーズ (ユーケイ) リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イー2ヴイ テクノロジーズ (ユーケイ) リミテッド filed Critical イー2ヴイ テクノロジーズ (ユーケイ) リミテッド
Publication of JP2007124675A publication Critical patent/JP2007124675A/ja
Application granted granted Critical
Publication of JP5291287B2 publication Critical patent/JP5291287B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14806Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • H01L27/1485Frame transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713Transfer or readout registers; Split readout registers or multiple readout registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1575Picture signal readout register, e.g. shift registers, interline shift registers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1062Channel region of field-effect devices of charge coupled devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、CCDデバイス、特にチャージ・ドメイン内で利得を与えるCCDに関する。
典型的なCCDイメージャにおいては、入射光を表す信号電荷が画像領域のピクセル・アレイに蓄えられる。積分期間の後に、適切なクロッキング・パルス又は駆動パルスを制御電極に適用することによって、信号電荷が保管領域に転送され、そして出力レジスタに転送される。次いで、信号電荷が出力レジスタから読み出され、電荷検出回路に適用されて、信号電荷の量を表す電圧を生成する。こうしたデバイスの感度は、後続の映像回路電子装置によって持ち込まれる電荷−電圧変換過程のノイズによって制限される。
図1に示されるような本発明者らの以前に公開された英国特許出願GB−A−2,371,403号において開示される電子増倍CCDは、この制限を克服する。CCDイメージャ1は、画像領域2と、保管領域3と、出力又は読み出しレジスタ4とを備え、これらの構成要素の各々は、従来のCCDイメージャにおいて見られる。出力レジスタ4は、直列に延びて増倍レジスタ5を与え、その出力は電荷検出回路6に結合される。
デバイスの作動中に、入射光が画像領域2において信号電荷に変換され、信号電荷は、画像アレイを構成するピクセル・アレイ上に当たる光の強度を表す。画像取得期間の後に、駆動パルスが制御電極7に適用されて、画像領域2のピクセルに蓄えられた電荷が保管領域3に転送される。これと同時に、駆動信号がまた保管領域3における制御電極8に適用されて、電荷が矢印によって示されるように列から列へと転送され、列3の要素に保持される最後の電荷列が出力レジスタ4に並列に転送される。
信号電荷列が出力レジスタ4に転送されているときに、適切な駆動パルスが電極9に適用されて、電荷が出力レジスタの要素から増倍レジスタ5の要素に順次転送される。この実施形態においては、増倍レジスタは、ドーピングが増倍のための電極の付加に関係する限り、出力レジスタと同様のアーキテクチャである。
増倍レジスタ5の要素の各々における電荷の増倍を達成するために、十分に大きな振幅の駆動パルスが制御電極10に適用されて、信号電荷が1つの要素から次の隣接する要素に矢印によって示される方向に転送されるとともに、駆動パルスの振幅によって決まる量だけ衝撃イオン化に起因する信号電荷レベルが増加する。したがって、各電荷パケットが増倍レジスタの中で1つの要素から次の要素に転送されるのに伴って、信号電荷が増加する。したがって、回路6において検出された電荷は、出力レジスタ4に集められた信号電荷の増倍バージョンである。増倍レジスタの各段において信号電荷が増加される。出力レジスタ4に保管された各信号電荷パケットは、各々が増倍レジスタ5の全ての要素を通って移動する際に同一の増倍過程を経験する。
電荷検出回路6の出力はまた自動利得制御回路11に適用され、該回路は、利得を制御するために増倍レジスタ5に印加される電圧を調整する。他の実施形態においては、このフィードバック装置は省略される。利得は、所望であれば手動で制御してもよい。
利得制御回路は、増倍レジスタに印加される電圧の変化によって与えられる利得を変化させることができるが、本発明者らは、こうしたCCD電荷増倍装置によって与えられる利得の実際のレベルを求める必要性を認識している。利得を計測する1つの方法は、既知の量の信号を増倍レジスタに注入し、出力を監視することである。この手法に伴う難しさは、入力信号がどのようなものであるかを知ることである。通常、この信号は、増倍利得が適用されない場合、映像回路のノイズ・フロアを下回るであろう。したがって、利得を伴う及び伴わない信号の計測は、実用的な提案ではない。
利得を計測するために通常取られる手法は、デバイスを照射し、増倍利得を伴わない出力を計測することである。光レベルが既知の分だけ低下される(例えば光学系の開口を減少させるか又はニュートラル・デンシティ・フィルタを用いることにより)。光レベルの減少は、計測される利得と同じオーダーとなるであろう。次いで、増倍利得を適用し、出力信号を計測する。出力信号と光レベルの減少とを知ることで増倍利得を計算することができる。この方法は、正確な結果を与えることができるが、煩雑であり、カメラ・システム内での自動計測に特に適しているわけではない。
本発明者らは、利得を計測するための改善された装置及び方法が必要とされていると認識している。
本発明は、ここで参照がなされる特許請求の範囲の請求項において定義される。本発明は、複数の増倍要素が電荷増倍を与えるCCDデバイスを提供する。各要素又は要素グループの利得は、利得の計測がなされるように個別に制御することができる。本発明の実施形態は、この個別制御及び利得の計測方法に関する。
本発明の好ましい実施形態は、電荷増倍のための付加的なレジスタを有するCCDイメージャである。付加的なレジスタ(増倍レジスタ)内で各要素(増倍要素)は、一連の電極を有し、使用中にそれらの電極間に電圧が印加され、それにより要素を通る電荷がクロック調整され、利得が適用される。電極の少なくとも1つは、信号電子によって経験される電界が衝撃イオン化をもたらすように、前のDC電極に比べて十分に高く印加された電圧を有する高電圧電極である。電荷増倍の大きさは、高電圧電極と前のDC電極との間の電位差に依存する。増倍レジスタ内で、各要素の利得の独立制御が与えられる。
増倍要素の利得を制御するための好ましい構成は、2つの要素グループを与えることである。これらのグループは、1つの要素グループが別の要素グループの後になるように、又はグループの要素が互いに交互配置となるように配置することができる。1つのグループの利得は、一定期間にわたって実質的に1つの利得に設定することができる(すなわちこれらの要素によって利得は与えられない)。各要素及び増倍レジスタによって全体として与えられる利得は、要素グループの1つに適用される利得を伴う及び伴わない信号の比に基づいて求めることができる。
利得計測を与えるだけでなく、利得制御のための装置及び方法を用いることもできる。
本発明の実施形態は、公知のタイプの、しかし増倍レジスタの増倍要素によって与えられる利得の独立制御を可能にするように修正された、CCDイメージャのようなCCDデバイスを含む。独立制御は各要素に対するものとすることができるが、要素が2つ又はそれ以上のグループとして配置され、各要素グループの利得が独立して制御可能であることが好ましい。図1に関連して公知のデバイスが示され、説明される。本発明は、こうしたデバイスにおいて、及び、こうしたデバイスを含むイメージャ又はカメラにおいて具体化することができる。本発明に係る増倍レジスタの構成及び増倍レジスタ内の要素を、図1から図3を参照しながら最初に説明する。
図1に示されるように、画像領域2は、CCD要素に電荷を蓄え、電極7、8に対するクロック調整された駆動パルスの制御の下で電荷を保管領域3に転送し、保管領域から出力レジスタ4に転送し、その後、増倍レジスタ5に転送する。本発明が具体化するのは増倍レジスタであるが、他の増倍要素の構成を用いることもできると認識される。増倍レジスタは、出力レジスタ4の直線延長部として示されているが、現実には、パッケージ化の目的のためにイメージャの周りに屈曲されることもあろう。
公知のタイプの増倍要素が図2に示されている。要素は、p型シリコンのベース20と、n型層22と、例えばSiO2上にSi34の層又はSiO2のみの層を含むことができるゲート誘電体層24とを含む。ゲート誘電体層においては、各要素は、標準クロック調整電極φ1 26及びφ3 28、DC電極φDC30及び高電圧電極φ2HV32として示される。要素は、電極における電圧をクロック調整して電極φHV32における比較的高い電圧が電荷の衝撃イオン化をもたらすようにすることによって、利得を与える。図に示されるような形式「Rφ1」の電極の命名規則は周知であり、ここでは略して「φ1」と呼ばれる。同様に、高電圧電極「φ2HV」は、略して「φ2」と呼ばれる。
単一の増倍要素の概略的断面が図3に与えられる。増倍レジスタの増倍要素は、4つの相からなるが、他の構成も可能である。φ1及びφ3は、標準読み出しレジスタ相としてクロック調整される。φDCは、φ1とφ2を分離するDC相である。高電圧電極φ2の増倍相は、クロック調整された相であるが、φ1及びφ3よりかなり大きい振幅を用いる。φ1の高から低への遷移(図3の矢印の方向のポテンシャルの増加)において、元はφ1の下にある信号がφ2にドリフトすることになる。φ2におけるポテンシャルは、電極信号によって経験される電界が衝撃イオン化を起こさせるのに十分なだけ高く設定される。信号電子及び衝撃イオン化によって生成された電子がφ2の下に集められ、次いで、φ2低及びφ高を切り換えることによって全増幅信号がφに転送される。増倍レジスタの全ての利得(増倍)要素を通してプロセスは繰り返される。例えば、デバイスは591の利得要素を有することができる。衝撃イオン化が各要素において信号を1%だけ増加させる場合には、CCDの増倍レジスタの組み合わされた利得は、1.01591=358となる。
図示されたように、φ2(HV)における電圧の印加によって各(増倍)要素の電荷が増加し、それが衝撃イオン化プロセスから電子を生成させる。疑いを避けるために、図示された電圧はクロック調整され、そのため振幅が変化することに注意されたい。電圧は、所与の瞬間で示されている。
各増倍要素の利得は、図4に示されるように高電圧電極(φ2)と前のDC相(φdc)との間に適用されたポテンシャルに依存する。
いかなる数のこうした要素も、電荷が1つの要素を去ったときに次の要素に入るように順に用いることができる。普通は、各々の増倍要素についての信号増加分は同じである(統計的変化を無視する)。この場合、信号に適用される全増倍利得は次式のようになり、
G=(1+α)N (式1)
ここで、αは、段当たりの信号増加分であり、Nは段の数である。典型的には、Nは400から600までの間となる。Nが600、αが1.2%のとき、全利得は1283である。
理想的には、センサからの利得は、センサの特性を知ることによって推定することができる(図4に示されるように)。クロック振幅及びDCバイアスを知ることにより、利得を計算することができる。しかしながら、利得特性は温度と共に変化し、それらは作動時間と共に変化することができる。また、それらはデバイス間で変化する。したがって、利得特性は、妥当に想定することができず、利得の値が要求される場合には計測される必要がある。
本発明の実施形態の方法は利得の便利な計測を可能にし、それはシステム内で容易に実行することができる。普通は、段当たりの増倍利得は全ての増倍要素にわたって一定であり、段間に共通の電気接続が形成される。本発明の実施形態においては、各要素又は要素グループの利得は、個別の接続によって個別に制御することができる。
2つの増倍要素グループを示すフレーム転送装置の概略図が図5に示されている。同様の構造体の番号付けは図1と同じである。この実装においては、デバイス1は、画像領域2と、保管領域3と、読み出しレジスタ4と、2つの連続する増倍レジスタ105、205に論理的に分割された増倍レジスタ5と、電荷−電圧変換増幅器6とからなる。
この例においては、2つの連続する増倍要素グループが用いられる。各グループの利得は、個別に制御することができる。グループ1における要素の数をN1にし、グループ2における要素の数をN2にする。グループ1における段当たりの信号増加分はα1であり、グループ2における段当たりの信号増加分はα2である。図5は、2つの連続するグループを示しているが、この概念及び後の計算は、交互配置された増倍要素グループにも適用することができる。
通常動作において、クロック振幅、dcレベル及びクロック・タイミングは、α1=α2=αとなり、増倍要素の総数がN=N1+N2となるように設定される。全利得は、式(1)によって与えられる。この利得Gを測定するために、増倍レジスタへの入力信号がSinとなるようにデバイスが照射され、出力信号S1が計測される。グループの1つ、例えばグループ1の段当たりの信号増加分が減少される(すなわちα1が減少される)。これは、例えば、φdcレベルを増加させ、φ2振幅を減少させることにより、又はφ2クロックの位相を変化させることにより、達成することができる。出力信号が減少され、この新しいレベルS2が注目される。

グループ2の段当たりの利得が変化しない(すなわちα2=α)とみなし、N2=N−N1であることに注目すると、
となり、したがって信号低下分は次式によって与えられる。
第1グループからの段当たりの信号増加分がゼロに減少された場合には、次式のようになり、
したがって、信号低下分を知ることにより、利得を容易に計算することができる。デバイスを設計するときにN1の適切な値を選択することにより、非常に小さい信号を測定する必要なく良好な利得測定を達成することができる。例えば、デバイスは、全部で600の増倍要素を有することができ、それらは2つのグループに分けられ、その一方は60の要素を有し、他方は540の要素を有する。60の要素グループの段当たりの利得が1つに減少する(利得が与えられない)ときに、出力信号が2分の1に減少する場合には、全利得Gは1024と計算される。こうしたデバイスのS2/S1の関数としての利得が図6に示されている。
説明されたデバイス・アーキテクチャ及び計測方法は、増倍利得の容易な計測を可能にする。この技術は、カメラ・システム内の利得計測の自動実行に理想的に適している。この例はフレーム転送アーキテクチャを説明するものであるが、例えばフル・フレーム又はインター・ライン・アーキテクチャといった、いずれのCCDアーキテクチャをも使用することができ、或いは直線デバイスを本発明に利用することができることに注意されたい。実際は、増倍レジスタの概念を用いるいずれのデバイスも本発明からの恩恵を得ることができる。
説明された実施形態は、2つの個別のレジスタに分けられ1つのレジスタが他のレジスタの後に連続して配置された増倍レジスタを提供することによって、増倍レジスタの要素グループの独立制御を実行する。要素のグループは、1つのグループの要素を他の要素と交互配置することにより、単一の増倍レジスタ内に等しく配置することができる。例えば、全ての10番目の要素は第1グループに属し、残りは別に属することができる。この配置は、レジスタに対するいずれかの温度勾配に起因する利得のいずれかの不一致を最小にする利点を有する。2つより多いグループに利得の独立制御を与えることができる。極端な場合には、全ての単一の要素は独立して制御可能であるが、これは要素に電圧を与えるために要求される接続の複雑さを増すことになる。
適切な接続を与えて要素グループを制御するために、1つのグループのφ2(高電圧)への接続部を互いに接続することができ、別のグループのφ2(高電圧)への接続部を互いに接続することができる。これは、各グループによって与えられる利得が、φ2相又は各グループに印加される電圧を独立して変化させることによって変化されることを可能にする。同様に、φDCへの接続部は、φDC上の電圧が各グループについて独立して変化されるように互いにグループ化することができる。どちらにせよ、φ2及びφDC間の電圧差は各グループについて選択的に減少され、それによりそのグループの要素によって与えられる利得が1つに減少される。
普通は、利得測定なしのデバイスにおいては、全てのφ1電極が互いに接続され、全てのDC電極が接続され、全てのφHV電極が接続され、全てのφ3電極が互いに接続される。これは便宜のためである。本発明の実施形態においては、接続部は2つのグループに分けられる。しかしながら、便宜のために、チップ上で(可能な限り)又はパッケージ内のいずれかで、できるだけ多くの電極を接続することが望ましい。φ1及びφ3電極は、これらが利得に影響しないので、グループ間で共通とすることができる。各グループのφHV及びφDCについては、個別の接続部を作成することができる。しかしながら、これは、利得を制御するためにこれらの1つのみが要求されるときには、必ずしもそうする必要はない。したがって、φHV接続部のいずれも各グループ間で共通とすることができ、利得は各グループのφDCレベルを独立して調節することによって制御され、或いは、φDCは各グループ間で共通とすることができ、φHVへの別の接続部を作成することができる。
電圧差φ2−φDCは、普通は40vに等しく、選択された要素又は要素グループによって与えられた利得が1つに減少されるように、選択的に減少させることができる。
理想的には、要素のサブセットの利得は、行われる利得測定のために1つに設定されるべきである。しかしながら、本発明は、例えば、φHVに適用されるクロックレベル又はφDCに適用されるdcレベルを、既知の量だけ例えば1ボルトだけ変化させることによってサブセットに対する利得が変化される場合に機能する。これは、1つの利得を用いるよりも正確さが劣り、利得曲線(すなわち図4)の形状に基づいて計算が行われることが必要となる。これは、形状は温度に対してデバイス間で適度に一定のままとなるが、曲線の位置が横座標に沿ってシフトするため、そう考えられる。曲線のシフトは、利得計測に影響を及ぼさない。
上記の式によって示されるように、(選択された要素に適用される利得あり又はなしで)第1及び第2信号の計測が行われるあいだ、入力信号Sinは一定のまま保たれることが重要である。これを達成する簡単な方法は、カメラにおいて実行されるときには、カメラで一定の場面を見ることである。全てのフレームについての平均信号をとり、次いで、レジスタの一部の利得が減少された別のフレームについての平均信号をとることができる。これは、2つの平均信号を与え、その信号から上記に説明されたように利得を計算することができる。
フレーム・アレイ・イメージャの2つの信号を得る別の方法は、フレームから読み出された各ラインについて、全利得(使用される全ての要素)及び部分利得(1つの利得に設定される幾つかの要素)を交互に適用することである。平均すると、画像の隣接するラインからの信号は同様のものとなる可能性が高い。全フレームにわたって平均されたときに、これは一定の平均Sin入力信号を効果的に与える。それに全利得又は部分利得が適用される。利得は、既に説明された2つの信号の比として求められる。
与えられた利得を求めるために本発明を具体化するCCDデバイスを作動させる方法が図7に示されている。第1ステップにおいて、ライン又はフレームについての出力信号が、増倍レジスタの全ての要素に適用される利得を伴って測定される。第2ステップにおいて、ライン又はフレームについての出力信号が、レジスタの要素の一部に適用される利得を伴って計測される。次いで、レジスタの利得が2つの信号の比によって求められる。
図8は、画像の交互のラインを用いて利得を計測するプロセスを示す。第1ステップにおいて、ラインについての出力信号が、増倍レジスタの全ての要素に適用される利得を伴って計測される。第2ステップにおいて、次のラインについての出力信号が、レジスタ要素の一部に適用される利得を伴って計測される。このプロセスは、画像の全てのラインが読み出されるまで続く。次いで、奇数ラインから生成された信号が合計されて第1信号が生成され、偶数ラインから生成された信号が合計されて第2信号が生成される。レジスタの利得が2つの信号の比によって求められる。
本発明を具体化する公知のタイプのCCDイメージャの概略図である。 増倍レジスタの1つの要素の物理的断面の概略図である。 1つの時点において電極に印加された電圧を示す単一の増倍要素の概略的断面図である。 要素の電極間の電圧差と信号増加分との間の関係を示すチャートである。 本発明を具体化するフレーム転送装置の概略図である。 2つの信号の比の関数としての利得を示す図である。 本発明を用いて利得を求めるためのプロセスの流れ図である。 本発明の交互ラインを用いて利得を求めるためのプロセスの流れ図である。
符号の説明
1:CCDイメージャ
2:画像領域
3:保管領域
4:出力レジスタ
5:増倍レジスタ
6:電荷検出回路
7、8、9、10:制御電極
11:利得制御回路

Claims (18)

  1. 衝撃イオン化により電荷利得を与えるタイプのCCDデバイスであって、
    電荷利得を生成するための複数の要素を有する増倍レジスタと、
    前記利得は前記増倍レジスタの要素の残りとは独立して制御可能である前記複数の要素のサブセットによって与えられ、全ての前記要素同じ利得が適用された状態で前記増倍レジスタから導出された第1信号(S1)と前記要素のサブセット異なる利得を与えるように制御された状態で前記増倍レジスタから導出された第2信号(S2)とを生成するように配置された出力部と、
    を備え、それにより、前記増倍レジスタの利得()が、全ての前記要素の数をNとし、前記要素のサブセットにおける要素の数をN1とする数式S2/S1=G-N1/Nに基づいて、前記第1及び第2信号から導き出せる、CCDデバイス。
  2. 前記要素のサブセットの要素が、前記要素の残りと連続して配置されたことを特徴とする請求項1に記載のCCDデバイス。
  3. 前記要素のサブセットの要素が、前記要素の残りと交互配置になるように配置されたことを特徴とする請求項1に記載のCCDデバイス。
  4. 前記要素の各々が、高電圧電極を含む一連の電極を備え、前記サブセットにおける前記要素の前記高電圧電極は、互いに結合されているが前記要素の残りには結合されていないことを特徴とする請求項1、請求項2又は請求項3に記載のCCDデバイス。
  5. 前記要素の各々が、DC電極を含む一連の電極を備え、前記サブセットにおける前記要素の前記DC電極は、互いに結合されているが前記要素の残りには結合されていないことを特徴とする請求項1から4のいずれか1項に記載のCCDデバイス。
  6. 前記第2信号が、前記要素のサブセットが実質的に1つの利得を与えるように制御された状態で前記増倍レジスタから導出されたことを特徴とする請求項1から5のいずれか1項に記載のCCDデバイス。
  7. 前記増倍レジスタに電荷を与えるように配置された光感応性CCD要素のアレイをさらに備えることを特徴とする請求項1から6のいずれか1項に記載のCCDデバイス。
  8. 前記出力部が、それぞれの第1及び第2取り込み画像から導出された電荷から前記第1及び第2信号を生成するように配置されたことを特徴とする請求項7に記載のCCDデバイス。
  9. 前記出力部が、取り込み画像内の交互のそれぞれのラインから導出された電荷から前記第1及び第2信号を生成するように配置されたことを特徴とする請求項7に記載のCCDデバイス。
  10. 複数の要素を有する増倍レジスタによって与えられる利得を導き出す方法であって、
    全ての要素利得が適用された状態で増倍レジスタから第1信号(S1)を導出し、
    要素のサブセット前記要素の残りとは異なる利得を与えるように、前記要素の残りから独立に制御された状態で前記増倍レジスタから第2信号(S2)を導出し、
    前記増倍レジスタの利得(G)を、全ての前記要素の数をNとし、前記要素のサブセットにおける要素の数をN1とする数式S2/S1=G-N1/Nに基づいて、前記第1及び第2信号から求める、
    ことを含む方法。
  11. 前記第2信号が、前記要素のサブセットが実質的に1つの利得を与えるように制御された状態で前記増倍レジスタから導出されたことを特徴とする請求項10に記載の方法。
  12. 前記第1及び第2信号が、それぞれ第1及び第2取り込み画像から導出された電荷から導出されることを特徴とする請求項10又は請求項11に記載の方法。
  13. 前記第1及び第2信号が、取り込み画像内の交互のそれぞれのラインから導出された電荷から導出されたことを特徴とする請求項10又は請求項11に記載の方法。
  14. 前記要素のサブセットが、前記各要素内の高電圧電極に印加されるクロック・ハイ・レベルの電位を変えることによって前記要素の残りとは異なる利得を与えるように制御されることを特徴とする請求項10から請求項13までのいずれか1項に記載の方法。
  15. 前記要素のサブセットが、前記各要素内のDC電極に印加される電圧を変えることによって前記要素の残りとは異なる利得を与えるように制御されることを特徴とする請求項10から請求項13までのいずれか1項に記載の方法。
  16. 前記要素のサブセットが、前記各要素内の高電圧電極に印加されるクロック波形と他のクロック波形との間の位相関係を変えることによって前記要素の残りとは異なる利得を与えるように制御されることを特徴とする請求項10から請求項13までのいずれか1項に記載の方法。
  17. 請求項1から9のいずれか1項に記載の光感応性要素の領域アレイ及びCCDデバイスを備えるCCD画像形成デバイス。
  18. 請求項17に記載のCCDデバイスを含むカメラ。
JP2006314835A 2005-10-24 2006-10-24 利得計測構造体 Expired - Fee Related JP5291287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0521651.0 2005-10-24
GB0521651A GB2431538B (en) 2005-10-24 2005-10-24 CCD device

Publications (2)

Publication Number Publication Date
JP2007124675A JP2007124675A (ja) 2007-05-17
JP5291287B2 true JP5291287B2 (ja) 2013-09-18

Family

ID=35458601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006314835A Expired - Fee Related JP5291287B2 (ja) 2005-10-24 2006-10-24 利得計測構造体

Country Status (6)

Country Link
US (1) US8004579B2 (ja)
JP (1) JP5291287B2 (ja)
CA (1) CA2565245C (ja)
DE (1) DE102006050099B4 (ja)
GB (1) GB2431538B (ja)
NL (1) NL1032725C2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4835836B2 (ja) * 2006-03-30 2011-12-14 日本電気株式会社 電子増倍ゲイン校正機構および電子増倍ゲイン校正方法
GB0717484D0 (en) * 2007-09-07 2007-10-17 E2V Tech Uk Ltd Gain measurement method
JP5438331B2 (ja) 2009-01-30 2014-03-12 浜松ホトニクス株式会社 固体撮像装置
JP5237843B2 (ja) 2009-01-30 2013-07-17 浜松ホトニクス株式会社 固体撮像装置
JP5243984B2 (ja) * 2009-01-30 2013-07-24 浜松ホトニクス株式会社 電子増倍機能内蔵型の固体撮像素子
JP5237844B2 (ja) 2009-01-30 2013-07-17 浜松ホトニクス株式会社 固体撮像装置
JP5243983B2 (ja) * 2009-01-30 2013-07-24 浜松ホトニクス株式会社 電子増倍機能内蔵型の固体撮像素子
JP5335459B2 (ja) * 2009-01-30 2013-11-06 浜松ホトニクス株式会社 電子増倍機能内蔵型の固体撮像素子
JP5346605B2 (ja) 2009-01-30 2013-11-20 浜松ホトニクス株式会社 固体撮像装置
JP5270392B2 (ja) * 2009-01-30 2013-08-21 浜松ホトニクス株式会社 固体撮像装置
FR2945668B1 (fr) * 2009-05-14 2011-12-16 Commissariat Energie Atomique Capteur d'image pour imagerie a tres bas niveau de lumiere.
JP5547548B2 (ja) 2010-05-14 2014-07-16 浜松ホトニクス株式会社 電子増倍率の測定方法
JP2011243781A (ja) 2010-05-19 2011-12-01 Hamamatsu Photonics Kk 量子カスケードレーザ
US8773564B2 (en) 2010-12-14 2014-07-08 Truesense Imaging, Inc. Image sensor with charge multiplication
US8553126B2 (en) * 2010-12-14 2013-10-08 Truesense Imaging, Inc. Image sensor with charge multiplication
US8479374B2 (en) 2010-12-14 2013-07-09 Truesense Imaging, Inc. Method of producing an image sensor having multiple output channels
US8493492B2 (en) 2010-12-14 2013-07-23 Truesense Imaging, Inc. Method of producing an image with pixel signals produced by an image sensor that includes multiple output channels
US8493491B2 (en) 2010-12-14 2013-07-23 Truesense Imaging, Inc. Methods for processing an image captured by an image sensor having multiple output channels
US8847285B2 (en) 2011-09-26 2014-09-30 Semiconductor Components Industries, Llc Depleted charge-multiplying CCD image sensor
CN103698018B (zh) * 2013-12-20 2016-06-29 北京理工大学 一种带电子倍增的铂硅红外焦平面探测器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585934A (en) * 1979-03-05 1986-04-29 Hughes Aircraft Company Self-calibration technique for charge-coupled device imagers
GB9009726D0 (en) * 1990-05-01 1990-06-20 British Telecomm Optoelectronic device
KR100298039B1 (ko) * 1991-07-11 2001-10-24 윌리엄 비. 켐플러 전하증배장치및그제조방법
GB2323471B (en) * 1997-03-22 2002-04-17 Eev Ltd CCd imagers
GB9828166D0 (en) * 1998-12-22 1999-02-17 Eev Ltd Imaging apparatus
US6278142B1 (en) * 1999-08-30 2001-08-21 Isetex, Inc Semiconductor image intensifier
US7420605B2 (en) * 2001-01-18 2008-09-02 E2V Technologies (Uk) Limited Solid state imager arrangements
GB2371403B (en) * 2001-01-18 2005-07-27 Marconi Applied Techn Ltd Solid state imager arrangements
JP2002369081A (ja) * 2001-06-08 2002-12-20 Fuji Photo Film Co Ltd 電荷増倍型固体電子撮像装置およびその制御方法
JP2003009000A (ja) * 2001-06-21 2003-01-10 Fuji Photo Film Co Ltd 撮像装置
JP2003158679A (ja) * 2001-08-20 2003-05-30 Fuji Photo Film Co Ltd 電荷増倍型固体電子撮像装置およびその制御方法
US7184085B2 (en) * 2001-08-20 2007-02-27 Fuji Photo Film Co., Ltd. Charge multiplying solid-state electronic image sensing device and method of controlling same
JP3689866B2 (ja) * 2002-05-30 2005-08-31 日本テキサス・インスツルメンツ株式会社 Cmd及びcmd搭載ccd装置
GB0316994D0 (en) * 2003-07-21 2003-08-27 E2V Tech Uk Ltd Smear reduction in CCD images
GB2413007A (en) * 2004-04-07 2005-10-12 E2V Tech Uk Ltd Multiplication register for amplifying signal charge
GB0501149D0 (en) 2005-01-20 2005-02-23 Andor Technology Plc Automatic calibration of electron multiplying CCds
GB2424758A (en) * 2005-03-31 2006-10-04 E2V Tech CCD device
DE102006000976A1 (de) * 2006-01-07 2007-07-12 Leica Microsystems Cms Gmbh Vorrichtung, Mikroskop mit Vorrichtung und Verfahren zum Kalibrieren eines Photosensor-Chips

Also Published As

Publication number Publication date
JP2007124675A (ja) 2007-05-17
DE102006050099B4 (de) 2017-07-27
GB2431538A (en) 2007-04-25
NL1032725C2 (nl) 2010-06-08
DE102006050099A1 (de) 2007-05-24
NL1032725A1 (nl) 2007-04-25
CA2565245C (en) 2015-06-02
US20070146521A1 (en) 2007-06-28
CA2565245A1 (en) 2007-04-24
GB0521651D0 (en) 2005-11-30
GB2431538B (en) 2010-12-22
US8004579B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
JP5291287B2 (ja) 利得計測構造体
JP3862850B2 (ja) Ccdイメージャ
US7807952B2 (en) Gain calibration in EMCCD cameras
JP4536901B2 (ja) 拡大されたダイナミックレンジを有するcmosイメージセンサ
US8054363B2 (en) Determining the multiplication of EMCCD sensor
TW202127650A (zh) 光偵測裝置
JPS60214173A (ja) イメージセンサ用オフセット補正装置
US8395689B2 (en) Image sensor with charge multiplication output channel and charge sensing output channel
US20120147235A1 (en) Image sensor with charge multiplication
US20120147240A1 (en) Method of producing an image with pixel signals produced by an image sensor that includes multiple output channels
US20120147236A1 (en) Image sensor with charge multiplication
US20140000093A1 (en) Method of producing an image sensor having multiple output channels
JP7116620B2 (ja) 撮像素子及び撮像装置
US8601674B2 (en) Method for producing an image sensor with charge multiplication output channel and charge sensing output channel
TWI474477B (zh) Solid-state imaging device
US20190230305A1 (en) Image sensor
JPH06151806A (ja) 固体撮像装置
JP2007081626A (ja) 固体撮像素子及びその調整方法
JP2013251907A (ja) 電荷増倍を有する画像センサー
JPH08223486A (ja) Ccd固体撮像装置
JP3980959B2 (ja) ラインセンサ
JP2008312120A (ja) Ccd型固体撮像素子の駆動方法及び撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111024

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130607

R150 Certificate of patent or registration of utility model

Ref document number: 5291287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees