JP5284711B2 - 超音波診断装置用の入力保護回路 - Google Patents

超音波診断装置用の入力保護回路 Download PDF

Info

Publication number
JP5284711B2
JP5284711B2 JP2008191930A JP2008191930A JP5284711B2 JP 5284711 B2 JP5284711 B2 JP 5284711B2 JP 2008191930 A JP2008191930 A JP 2008191930A JP 2008191930 A JP2008191930 A JP 2008191930A JP 5284711 B2 JP5284711 B2 JP 5284711B2
Authority
JP
Japan
Prior art keywords
circuit
diode
switching
recovery time
reverse recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008191930A
Other languages
English (en)
Other versions
JP2010029255A (ja
Inventor
建一 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Aloka Medical Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Aloka Medical Ltd filed Critical Hitachi Aloka Medical Ltd
Priority to JP2008191930A priority Critical patent/JP5284711B2/ja
Publication of JP2010029255A publication Critical patent/JP2010029255A/ja
Application granted granted Critical
Publication of JP5284711B2 publication Critical patent/JP5284711B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)

Description

本発明は、超音波診断装置において受信部の前段に設けられて受信部を保護する入力保護回路に関する。
図7には従来の典型的な回路構成が示されている。図示されるように、超音波診断装置において、入力保護回路は受信部10(特に受信部10の初段入力アンプ)の前に設置される。この入力保護回路は、電圧の高い送信信号の通過を制限(阻止)し、一方、電圧の低い受信信号の通過を許容する回路である。この入力保護回路は、一般に、図7に示すようなダイオードブリッジ回路(高圧遮断用スイッチング回路)を基本として構成される。ダイオードブリッジ回路を構成するダイオードD1-D4は、従来、逆回復時間の短い高速ダイオードが用いられる。同様に、リミッタ回路を構成するダイオードD9,D10も逆回復時間の短い高速ダイオードによって構成される。正側バイアス電源+Vとダイオードブリッジ回路との間には、抵抗R1及びインダクタL1が直列に設けられ、インダクタL1の両端間にはダイオードD11が配置されている。同様に、負側バイアス電源-Vとダイオードブリッジ回路との間には、抵抗R2及びインダクタL2が直列に設けられ、インダクタL2の両端間にはダイオードD12が配置されている。ダイオードD11,D12も逆回復時間の短い高速ダイオードによって構成される。
上記構成において、受信時に小信号が入力されると、ダイオードブリッジ回路を構成する各ダイオードは、バイアス電流に応じた抵抗値をもった抵抗と同等になり、信号を通過させる。小信号時のダイオードD1-D4の抵抗値は次式で表される抵抗値rd1となる。
rd1=m・VT/I …(1)
ここで、VT=kT/q (室温で26mV)である。但し、kはボルツマン定数であり、 Tは絶対温度であり、qは電子電荷である。Iは ダイオードの順方向電流(バイアス電流)であり、mはエミッション係数(通常2程度)である。ダイオードブリッジ全体としての抵抗値は、抵抗値rd1をもったダイオードが4つ直並列に接続されているので、結果としてrd1となる。rd1=20Ωを実現したければI=2.6mAとなり、ブリッジ全体では5.2mAのバイアス電流を必要とする。超音波診断装置は多くのチャンネル(送受信系統)を有しているので、装置全体での消費電流は莫大なものになる。例えば、総計100チャンネルだとすると、520mAとなる。ブリッジの電源電圧としては、消費電力低減のための低電圧(たとえば±5V)が用いられる。そのため、上記の電流を流すためのバイアス用抵抗R1,R2の抵抗値は小さくなり(たとえば750Ω)、その電流ノイズが無視できなくなる。この電流ノイズの影響を低減するためにはインダクタL1,L2を直列に挿入するとよいが、インダクタは一般に形状が大きいため、実装面積が大きくなってしまう。
上記構成において、送信時に大信号が入力されると、次のようになる。たとえば-50V(または+50V)の送信パルスが入力されたとすると、ダイオードブリッジを構成するダイオードD1-D4のうちD2,D3(又はD1,D4)が逆方向極性となり、送信パルスの通過は阻止される。但し、ダイオードD1-D4は高速型ではあるが、理想ダイオードではないので、いくらか出力側に送信信号成分が漏れてくる。漏れてきた送信パルスは、ダイオードリミッタD9,10でクリップされる。なお、インダクタL1,L2に並列に接続されたダイオードD11,D12は、送信時の大電流によるリンギングを防止するためのものである。
なお、下記特許文献1には、超音波診断装置における入力保護回路が示されている。そその第0007段落には、逆回復時間の長いダイオードとしてPINダイオードを使用することと、それによる問題点とが記載されている。いずれにしても、この特許文献1には、逆回復時間の長いダイオードと逆回復時間の短いダイオードの組み合わせ利用については開示されていない。
特開平10−328186号公報
従来、ダイオードブリッジ回路等に代表されるスイッチング回路の製作に当たっては、逆回復時間の短いダイオードを利用するのが常識あるいは一般的であったと言えるが、その場合にはバイアス電流を大きくする必要があり、それにより消費電力や発熱の面で問題が生じる。また、そのためにバイアス用抵抗の抵抗値を小さくする必要があるために、そこで電流ノイズが生じ易くなる。それを防止するためにインダクタを挿入すると、物理的な回路規模が大きくなってしまう。
本発明の目的は、超音波診断装置において、異なる特性をもったダイオードを組み合わせ利用して実用性の高い入力保護回路を実現することにある。
本発明の他の目的は、超音波診断装置において、消費電力や発熱の問題を解消又は緩和できる入力保護回路を実現することにある。
本発明の他の目的は、超音波診断装置において、電流ノイズが生じにくく、しかも回路形状の大型化を回避できる入力保護回路を実現することにある。
本発明は、受信信号を処理する受信部の前段に設けられ、送信信号から受信部を保護する、超音波診断装置用の入力保護回路において、当該入力保護回路の入力端と、当該入力保護回路の出力端と、前記入力端からの振幅が小さい受信信号の通過を許容し且つ前記入力端からの振幅が大きい送信信号の通過を制限する回路であって、一定条件下での逆回復時間が長い複数のスイッチング用ダイオードを含んで構成されたスイッチング回路と、前記スイッチング回路と前記出力端との間に設けられ、前記スイッチング回路から漏れ出る送信信号成分を吸収する回路であって、前記一定条件下での逆回復時間が短い複数のリミット用ダイオードを含んで構成されたリミッ回路と、を含むことを特徴とする。
上記構成によれば、リミッ回路が、従来同様に逆回復時間が短いダイオードを含んで構成され、一方、その前段に設けられたスイッチング回路が、逆回復時間が長いダイオードを含んで構成される。つまり、逆回復時間の長短を旨く利用した回路構成が実現される。ここで、一定条件下での逆回復時間は、対象となるダイオードに対して、一定の定格電流値を有するバイアス電流を流した状態において計測される、一定の入力信号に対するベースライン側への回復時間であり、それ自体は公知である。スイッチング回路を逆回復時間の長いダイオードで構成すれば式(1)で表されるrd1と同じ抵抗値を得るためのバイアス電流を下げられる(例えば1/4にできる)。バイアス電流を下げられればバイアス電流経路上に存在するバイアス抵抗の抵抗値を上げられるので、バイアス抵抗による電流ノイズも低減できる。それはインダクタを必ずしも利用しないでよいという利点をもたらす。インダクタを利用しないで済むならば回路規模を縮小できる。逆回復時間の長いダイオードとしてはPIN型ダイオード等が知られており、それらは容易に入手可能である。なお、スイッチング回路を逆回復時間の長いダイオードで構成した場合、スイッチング回路の出力側に送信信号の影響が残留し易くなるが、それは逆回復時間の短いダイオードで構成されたリミッ回路で速やかに吸収される。
望ましくは、前記スイッチング回路は、第1バイアス電源と前記入力端との間に設けられ、前記一定条件下での逆回復時間が長い第1スイッチング用ダイオードと、前記第1バイアス電源と前記出力端との間に前記第1スイッチング用ダイオードとは逆向きで設けられ、前記一定条件下での逆回復時間が長い第2スイッチング用ダイオードと、を含む。
望ましくは、前記第1スイッチング用ダイオード及び前記第2スイッチング用ダイオードにおける前記第1バイアス電源側の第1共通接続点と、前記第1バイアス電源と、の間に第1バイアス抵抗列が設けられ、前記第1バイアス抵抗列の途中と前記入力端との間に前記一定条件下での逆回復時間が短い複数の第1バイパス用ダイオードを含む第1バイパス回路が設けられる。
望ましくは、前記スイッチング回路は、更に、第2バイアス電源と前記入力端との間に設けられ、前記一定条件下での逆回復時間が長い第3スイッチング用ダイオードと、前記第2バイアス電源と前記出力端との間に前記第3スイッチング用ダイオードとは逆向きで設けられ、前記一定条件下での逆回復時間が長い第4スイッチング用ダイオードと、を含み、前記スイッチング回路がダイオードブリッジ回路を構成する。
望ましくは、前記第3スイッチング用ダイオード及び前記第4スイッチング用ダイオードにおける前記第2バイアス電源側の第2共通接続点と、前記第2バイアス電源と、の間に第2バイアス抵抗列が設けられ、前記第2バイアス抵抗列の途中と前記入力端との間に前記一定条件下での逆回復時間が短い複数の第2バイパス用ダイオードを含む第2バイパス回路が設けられる。
望ましくは、前記リミット回路は、前記スイッチング回路の出力側とグランドとの間に設けられた前記一定条件下での逆回復時間が短い第1リミット用ダイオードと、前記スイッチング回路の出力側とグランドとの間に前記第1リミット用ダイオードとは逆向きで設けられた、前記一定条件下での逆回復時間が短い第2リミット用ダイオードと、を含む。
本発明によれば、実用性の高い入力保護回路を提供できる。消費電力や発熱の問題を解消又は緩和できる。あるいは、ノイズを小さくでき、回路形状の大型化を回避できる。
以下、本発明の好適な実施形態を図面に基づいて説明する。
図1には、医療の分野で用いられる超音波診断装置の概略的な構成が示されている。プローブ12は、生体に対して超音波を送受波する超音波探触子である。プローブ12には、通常、アレイ振動子が設けられる。アレイ振動子は複数の振動素子によって構成される。送信部14は、送信ビームフォーマーであって、アレイ振動子に対して複数の送信信号を並列的に供給する。受信時において、アレイ振動子から並列的に出力された複数の受信信号は入力保護回路群18を介して受信部10に入力される。受信部10は受信ビームフォーマーとして機能する。すなわち、受信部10は、受信チャンネルごとに設けられた受信アンプ、A/D変換器、ディレイ回路、等を有する。また、遅延処理後の複数の受信信号を整相加算する加算部を有する。
入力保護回路群18は、複数の受信チャンネルに対応して並列的に設けられた複数の入力保護回路によって構成される。各入力保護回路は、受信部10へ送信信号が入力されないようにその通過を阻止する機能と、受信信号の通過を許容する機能と、を有する。各入力保護回路の具体的な構成例については図2乃至図6を用いて説明する。信号処理部20は、整相加算後の受信信号に対して各種の信号処理を施し、これによって超音波画像を構成するユニットである。超音波画像は表示器22に表示される。制御部16は各構成の動作制御を行うものである。
図2に示す入力保護回路について説明する。入力端(図中左側)と出力端(図中右側)との間に設けられたダイオードブリッジ回路は、ダイオードD1-D4により構成される。但し、各ダイオードD1-D4は、後述のダイオードD5-D10との相対的関係から見て、逆回復時間の長いダイオードとして構成されている。かかる逆回復時間の長いダイオードとして、電流に対する抵抗値が明確に規定されているPINダイオードを利用するのが望ましい。もちろん、通常のシリコンダイオードを利用してもよい。一方、ダイオードD5-D10は、上記ダイオードD1-D4との相対的関係から見て、逆回復時間の短いダイオードである。更に説明すると、正側バイアス電源+Vとダイオードブリッジ回路との間には、抵抗列が設けられ、それは直列接続された抵抗R1,R3により構成される。図2の構成例では、インダクタは設けられていない。同様に、負側バイアス電源-Vとダイオードブリッジ回路との間には、抵抗列が設けられ、それは直列接続された抵抗R2,R4により構成される。そこにも、インダクタは設けられていない。正側の抵抗列の中点Aと入力端との間にはバイパス回路としてダイオード列が挿入され、それは2つのダイオードD5,D6により構成される。同様に、負側の抵抗列の中点Bと入力端との間にはバイパス回路としてダイオード列が挿入され、それは2つのダイオードD7,D8により構成される。ダイオードブリッジの出力側と出力端との間には抵抗R5が直列接続されており、また、その出力側にはリミット回路(リミッタ)が接続され、それは逆向き接続された2つのダイオードD9,D10により構成されるものである。
図2の構成の動作について説明する。入力信号が小信号の時には(受信時には)、ダイオードブリッジ回路が有する抵抗成分は、バイアス電流によって決まる抵抗値rd2となり、入力信号をそのまま通過させる。ここでrd2はダイオードの種類によって違うが、PINダイオードを使用する場合には、バイアス電流0.2mA程度でもその抵抗値を10Ω程度に設定することが可能である。ダイオードブリッジ回路全体のバイアス電流は0.4mA程度となるから、電源電圧を±5Vとすれば、バイアス用抵抗R3+R1,R4+R2の値はそれぞれ10kΩ程度となる。図2において、抵抗R3,R4は例えばそれぞれ10kΩ、R1,R2は例えばそれぞれ390Ωである。この程度の大きさの抵抗だと、電流性ノイズ源として回路に与える影響も小さくなり、インダクタは一般に不要となる。なお、ダイオードD5-D8は、小信号の入力時にはオフとなる。
一方、大信号の入力時には(送信時には)、例えば、-50V(又は+50V)の送信パルスが印加される。ダイオードブリッジ回路を構成するダイオードD1-D4のうち、ダイオードD2(又はD1), D3(又はD4)が逆方向となるので、それらが高速ダイオードならばダイオードD2(又はD1), D3(又はD4)で、送信信号が阻止される。ところが、使用している各ダイオードは、逆回復時間の長いものなので、送信信号が通過してしまう。しかし、流しているバイアス電流が少ないので、電荷の放電は短時間で終了し、出力にはパルス幅の狭いスパイクが出てくるだけである。このスパイクは、ダイオードD9, D10で構成されるリミッタでクリップされて小さくなる。受信部10の初段受信アンプの入力抵抗が低い時は、必要ならば図示されるように抵抗R5(10Ω程度)を入れると、リミッタの効果を高めることができる。なお、-50V(又は+50V)の送信パルスが印加されたときには、ダイオードD1(又はD2)を通してバイアス電源+V(又は−V)から電流が流れる。この電流による電荷もD1(又はD2)に蓄積され、次の正送信パルス(又は負送信パルス)の入力時に、通電時間が長くなる。この蓄積電荷量をわずかでも減らすため、バイパス回路としてダイオードD5,D6及びD7,D8が設けられている。抵抗R1(又はR2)に流れる電流が増えると、A点(又はB点)の電位が上がり(又は下がり)、ダイオードD5(又はD7), D6(又はD8)がオンしてダイオードD1(又はD2)に流れる電流が制限される。
よって、図2の構成によれば、バイアス電流を引き下げることができ、それによって消費電力を低減でき、ノイズ源となる要因を削減でき、回路規模も縮小できる。ダイオードブリッジを通過する送信信号成分(スパイク)は効果的に吸収されるので、従来同様の入力保護作用を得ることが可能である。
次に、図3乃至図6を用いて他の入力保護回路について説明する。なお、図2に示した構成と同様の構成には同一符号を付しその説明を省略する。図3に示す例では、ダイオードD1,D3のみを逆回復時間の長いダイオードにしている。その他のダイオードは回復時間の短いダイオードである。このような構成でもある程度の効果を得られる。図4に示す構成例では、ダイオードD2,D4のみを逆回復時間の長いダイオードにしている。図5に示す構成例では、図2に示したダイオードブリッジ回路の下側回路(2個のダイオード)が2つの抵抗で置き換えられている。それらの抵抗値は例えば24kΩである。同様に、図6に示す構成例では、図2に示したダイオードブリッジ回路の上側回路(2個のダイオード)が2つの抵抗で置き換えられている。それらの抵抗値も例えば24kΩである。図5,図6に示した構成例ではダイオードブリッジが構成されてはいないが、それと等価なスイッチ回路となっている。すなわち、スイッチ回路は送信信号に対して高抵抗として振る舞い、受信信号に対して低抵抗として振る舞うものである。上記各構成例では、逆回復時間が長いダイオードを利用していることによる影響を緩和又は防止するため、バイパス回路が設けられている。すなわち、大信号が入力された時に、ダイオードブリッジを構成している各ダイオードに流れる電流をできるだけ小さくするために高速ダイオードからなるバイパス回路が設けられている。
以上の各図に示した新しい入力保護回路の構成によれば、逆回復時間の長いダイオードを積極的に利用することによって、換言すれば、逆回復時間の異なるダイオードを組み合わせ利用することによって、従来回路と同程度のオン抵抗を実現するに当たり、従来回路よりもバイアス電流を小さくできるので、消費電力を小さくできる。また、バイアス用抵抗の値を従来回路よりも大きくできるので、インダクタが不要になり、実装面積を小さくできるという利点が得られる。
本発明に係る入力保護回路が設けられる超音波診断装置の全体構成を示すブロック図である。 入力保護回路の第一例を示す図である。 入力保護回路の第二例を示す図である。 入力保護回路の第三例を示す図である。 入力保護回路の第四例を示す図である。 入力保護回路の第五例を示す図である。 従来の入力保護回路の一例を示す図である。
符号の説明
18 入力保護回路群、D1-D4 ダイオードブリッジを構成するダイオード、D5-D8 バイパス回路を構成するダイオード、D9,D10 リミッタ回路を構成するダイオード。

Claims (4)

  1. 受信信号を処理する受信部の前段に設けられ、送信信号から受信部を保護する、超音波診断装置用の入力保護回路において、
    当該入力保護回路の入力端と、
    当該入力保護回路の出力端と、
    前記入力端からの振幅が小さい受信信号の通過を許容し且つ前記入力端からの振幅が大きい送信信号の通過を制限する回路であって、一定条件下での逆回復時間が長い複数のスイッチング用ダイオードを含んで構成されたスイッチング回路と、
    前記スイッチング回路と前記出力端との間に設けられ、前記スイッチング回路から漏れ出る送信信号成分を吸収する回路であって、前記一定条件下での逆回復時間が短い複数のリミット用ダイオードを含んで構成されたリミッ回路と、
    を含み、
    前記スイッチング回路は、
    第1バイアス電源と前記入力端との間に設けられ、前記一定条件下での逆回復時間が長い第1スイッチング用ダイオードと、
    前記第1バイアス電源と前記出力端との間に前記第1スイッチング用ダイオードとは逆向きで設けられ、前記一定条件下での逆回復時間が長い第2スイッチング用ダイオードと、
    を含み、
    前記第1スイッチング用ダイオード及び前記第2スイッチング用ダイオードにおける前記第1バイアス電源側の第1共通接続点と、前記第1バイアス電源と、の間に第1バイアス抵抗列が設けられ、
    前記第1バイアス抵抗列の途中と前記入力端との間に前記一定条件下での逆回復時間が短い複数の第1バイパス用ダイオードを含む第1バイパス回路が設けられた、
    ことを特徴とする超音波診断装置用の入力保護回路。
  2. 請求項記載の入力保護回路において、
    前記スイッチング回路は、更に、
    第2バイアス電源と前記入力端との間に設けられ、前記一定条件下での逆回復時間が長い第3スイッチング用ダイオードと、
    前記第2バイアス電源と前記出力端との間に前記第3スイッチング用ダイオードとは逆向きで設けられ、前記一定条件下での逆回復時間が長い第4スイッチング用ダイオードと、
    を含み、
    前記スイッチング回路がダイオードブリッジ回路を構成する、ことを特徴とする超音波診断装置用の入力保護回路。
  3. 請求項記載の入力保護回路において、
    前記第3スイッチング用ダイオード及び前記第4スイッチング用ダイオードにおける前記第2バイアス電源側の第2共通接続点と、前記第2バイアス電源と、の間に第2バイアス抵抗列が設けられ、
    前記第2バイアス抵抗列の途中と前記入力端との間に前記一定条件下での逆回復時間が短い複数の第2バイパス用ダイオードを含む第2バイパス回路が設けられた、
    ことを特徴とする超音波診断装置用の入力保護回路。
  4. 請求項1乃至のいずれか1項に記載の入力保護回路において、
    前記リミット回路は、
    前記スイッチング回路の出力側とグランドとの間に設けられた前記一定条件下での逆回復時間が短い第1リミット用ダイオードと、
    前記スイッチング回路の出力側とグランドとの間に前記第1リミット用ダイオードとは逆向きで設けられた、前記一定条件下での逆回復時間が短い第2リミット用ダイオードと、
    を含むことを特徴とする超音波診断装置用の入力保護回路。
JP2008191930A 2008-07-25 2008-07-25 超音波診断装置用の入力保護回路 Expired - Fee Related JP5284711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008191930A JP5284711B2 (ja) 2008-07-25 2008-07-25 超音波診断装置用の入力保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191930A JP5284711B2 (ja) 2008-07-25 2008-07-25 超音波診断装置用の入力保護回路

Publications (2)

Publication Number Publication Date
JP2010029255A JP2010029255A (ja) 2010-02-12
JP5284711B2 true JP5284711B2 (ja) 2013-09-11

Family

ID=41734473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191930A Expired - Fee Related JP5284711B2 (ja) 2008-07-25 2008-07-25 超音波診断装置用の入力保護回路

Country Status (1)

Country Link
JP (1) JP5284711B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116915B1 (ko) 2009-03-05 2012-03-09 삼성메디슨 주식회사 스위칭 장치를 구비하는 초음파 시스템
JP5558938B2 (ja) * 2010-06-30 2014-07-23 日立アロカメディカル株式会社 超音波診断装置の受信入力保護回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57125523A (en) * 1981-01-28 1982-08-04 Ando Electric Co Ltd Analog switch by diode
JP4653882B2 (ja) * 2000-09-11 2011-03-16 東北リコー株式会社 Dc/dcコンバータ
JP2006087602A (ja) * 2004-09-22 2006-04-06 Toshiba Corp 超音波診断装置

Also Published As

Publication number Publication date
JP2010029255A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
JP4917394B2 (ja) 出力回路
TWI355785B (en) Voltage regulator
KR101340219B1 (ko) 클래스-d 증폭기 회로
JP2006302971A (ja) 電源クランプ回路及び半導体装置
JP6914867B2 (ja) 過電流保護機能を備えたドライバ回路
JP5284711B2 (ja) 超音波診断装置用の入力保護回路
KR20110060720A (ko) 출력 드라이버
US20090219654A1 (en) Two Level Current Limiting Power Supply System
JP2007288882A (ja) 自動車用電子機器の電源保護回路
JP2012209762A (ja) レベル生成回路
US10476256B2 (en) Ground/voltage open input
JP7022093B2 (ja) Esd保護回路
JP2005333636A (ja) スイッチング増幅器の過電流防止方法及び装置
JP2006261233A (ja) 入力保護回路
US20070236262A1 (en) Low voltage output circuit
US20060145671A1 (en) Circuit for preventing latch-up in DC-DC converter
JP2017225049A (ja) 半導体物理量センサ装置
JP2004069517A (ja) 電圧検出回路
JP4894805B2 (ja) 電圧クランプ回路
JP2008288236A (ja) 半導体集積回路
JP6436821B2 (ja) 電流検出回路
KR100623186B1 (ko) 스위칭 회로에서의 전류 측정방법 및 전류 측정회로
US7940021B2 (en) Motor sensing circuit with transient voltage suppression
JP2005184055A (ja) 電子ボリウム
EP3667724A1 (en) Discrete voltage/open input

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130530

R150 Certificate of patent or registration of utility model

Ref document number: 5284711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees