JP4917394B2 - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP4917394B2 JP4917394B2 JP2006250194A JP2006250194A JP4917394B2 JP 4917394 B2 JP4917394 B2 JP 4917394B2 JP 2006250194 A JP2006250194 A JP 2006250194A JP 2006250194 A JP2006250194 A JP 2006250194A JP 4917394 B2 JP4917394 B2 JP 4917394B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- output
- overvoltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、FlexRayなどの2線式通信システムにおいて、LSIの通信用端子に外部からノイズが入力された際、LSIの耐圧を超えるような過電圧がかからないよう保護すると共に、LSIの電源が印加されていない時にバスから流入する電流を遮断する機能を有する出力回路(以下、過電圧低減保護回路という。)に適用したものである。
次に、本発明の実施の形態2について説明する。図7は、本実施の形態の過電圧保護回路を示す図である。本実施の形態においては、実施の形態1の過電圧低減保護回路20において、抵抗R2とトランジスタN1を削除したものである。
20 過電圧低減保護回路
21、22 バスリーク対策回路
30 受信回路
40 内部回路
41 電源配線
42 バスライン
43 接地配線
Claims (6)
- 出力配線と電源配線との間に接続され、前記出力配線に対する過電圧低減保護機能を有する過電圧保護部と、
前記出力配線の電圧に応じて前記過電圧保護機能のオン・オフを制御するスイッチング回路とを有し、
前記スイッチング回路は、前記電源配線と前記過電圧保護部との間に接続される第1のトランジスタと、前記出力配線の電圧に応じて前記第1のトランジスタのオン・オフを制御する制御回路とを有し、
前記過電圧保護部は、前記出力配線と前記第1のトランジスタとの間に接続される第2のトランジスタと、前記第2のトランジスタのバックゲートと前記電源配線との間に接続される第3のトランジスタとを有する
出力回路。 - 前記制御回路は、前記電源配線及び前記出力配線の電圧を検出する電圧検出部と、前記電圧検出部の検出結果に応じて前記第1のトランジスタのオン・オフを制御するインバータとを有する
ことを特徴とする請求項1記載の出力回路。 - 前記制御回路は、前記出力配線の電圧に応じて前記第3のトランジスタのオン・オフを制御する
ことを特徴とする請求項1記載の出力回路。 - 前記過電圧保護部は、前記出力配線と接地配線との間に接続される第4のトランジスタを更に有する
ことを特徴とする請求項1乃至3のいずれか1項記載の電圧低減保護回路。 - 前記制御回路は、
前記出力配線の電圧を監視する第1の電圧監視部と、
前記第1の電圧監視部と接地配線との間に接続され前記電源配線の電圧を監視する第2の電圧監視部と、
前記第1及び第2の電圧監視部の監視結果に基づき前記第1のトランジスタのオン・オフを制御するインバータとを有する
ことを特徴とする請求項1記載の出力回路。 - 前記制御回路は、前記出力配線と前記インバータとの間に接続された抵抗を有する
ことを特徴とする請求項2記載の出力回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250194A JP4917394B2 (ja) | 2006-09-15 | 2006-09-15 | 出力回路 |
US11/898,459 US7667939B2 (en) | 2006-09-15 | 2007-09-12 | Bus driver including control circuit for overvoltage protection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250194A JP4917394B2 (ja) | 2006-09-15 | 2006-09-15 | 出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072531A JP2008072531A (ja) | 2008-03-27 |
JP4917394B2 true JP4917394B2 (ja) | 2012-04-18 |
Family
ID=39188324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006250194A Expired - Fee Related JP4917394B2 (ja) | 2006-09-15 | 2006-09-15 | 出力回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7667939B2 (ja) |
JP (1) | JP4917394B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE415038T1 (de) * | 2004-07-07 | 2008-12-15 | Nxp Bv | Vorrichtung für den empfang eines differenzialsignals unter verwendung eines differenzialverstärkers |
US7835124B2 (en) * | 2007-01-02 | 2010-11-16 | Freescale Semiconductor, Inc. | Short circuit and over-voltage protection for a data bus |
WO2008087131A2 (de) * | 2007-01-17 | 2008-07-24 | Continental Teves Ag & Co. Ohg | Schaltungsanordnung für einen kraftfahrzeugdatenbus |
US9729343B2 (en) * | 2008-12-30 | 2017-08-08 | Intel Corporation | Upstream device overvoltage detection with deactivation of downstream device power |
US8304929B2 (en) | 2009-06-18 | 2012-11-06 | Lear Corporation | Inverter with network interface |
CN102006287B (zh) * | 2010-11-08 | 2013-02-27 | 北京交通大学 | 一种采用电气隔离保护措施的FlexRay网络节点 |
CN102360204A (zh) * | 2011-08-04 | 2012-02-22 | 南京航空航天大学 | 基于FlexRay的分布式飞行控制计算机通信系统及控制方法 |
US9417983B2 (en) | 2013-06-03 | 2016-08-16 | Infineon Technologies Ag | Over-current detection for bus line drivers |
US9172235B2 (en) | 2013-06-03 | 2015-10-27 | Infineon Technologies Ag | Shutdown protection for bus line drivers |
US10461964B1 (en) | 2018-10-24 | 2019-10-29 | Silicon Laboratories Inc. | High output swing high voltage tolerant bus driver |
TWI735290B (zh) * | 2020-07-20 | 2021-08-01 | 致新科技股份有限公司 | 過壓保護電路 |
US11101647B1 (en) | 2020-07-20 | 2021-08-24 | Global Mixed-Mode Technology Inc. | Overvoltage protection circuit |
CN113972884B (zh) * | 2020-07-22 | 2023-09-05 | 致新科技股份有限公司 | 过压保护电路 |
CN115454192B (zh) * | 2022-10-10 | 2023-07-07 | 盈帜科技(常州)有限公司 | 一种二总线电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59510974D1 (de) * | 1995-03-30 | 2004-12-30 | Texas Instruments Deutschland | Bus-Treiberschaltung |
US6265926B1 (en) * | 1998-05-27 | 2001-07-24 | Altera Corporation | Programmable PCI overvoltage input clamp |
DE19856283A1 (de) * | 1998-12-07 | 2000-06-08 | Bosch Gmbh Robert | Bedämpfungsschaltung für Zweidraht-Bussystem |
JP2000332207A (ja) * | 1999-05-25 | 2000-11-30 | Hitachi Ltd | 過電圧保護回路 |
US6320735B1 (en) * | 1999-09-23 | 2001-11-20 | Digital Equipment Corporation | Electrostatic discharge protection clamp for high-voltage power supply or I/O with nominal-or high-voltage reference |
JP3804633B2 (ja) * | 2003-05-28 | 2006-08-02 | セイコーエプソン株式会社 | 半導体集積回路 |
US6970336B2 (en) * | 2003-10-10 | 2005-11-29 | Freescale Semiconductor, Inc. | Electrostatic discharge protection circuit and method of operation |
-
2006
- 2006-09-15 JP JP2006250194A patent/JP4917394B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-12 US US11/898,459 patent/US7667939B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080068770A1 (en) | 2008-03-20 |
JP2008072531A (ja) | 2008-03-27 |
US7667939B2 (en) | 2010-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917394B2 (ja) | 出力回路 | |
US8427220B2 (en) | Ringing suppression circuit | |
US7113759B2 (en) | Controller area network transceiver having capacitive balancing circuit for improved receiver common-mode rejection | |
US10666320B2 (en) | Ringing suppression circuit | |
US7675329B2 (en) | Transmitter and control method for same | |
JP6555208B2 (ja) | リンギング抑制回路 | |
EP2882102B1 (en) | Comparator circuit | |
JP6753697B2 (ja) | Cmos出力回路 | |
JP2023506148A (ja) | リング抑制を備えたバストランシーバ | |
US7009827B1 (en) | Voltage swing detection circuit for hot plug event or device detection via a differential link | |
US10520971B2 (en) | Current sink with negative voltage tolerance | |
JP2011035449A (ja) | トランシーバ、半導体装置および通信システム | |
EP2876812B1 (en) | Input circuit with mirroring | |
US8368432B2 (en) | Interference-tolerant communication circuit | |
JP5411001B2 (ja) | 送信ドライバ回路 | |
JP2006101430A (ja) | 車両用通信装置 | |
US6590435B1 (en) | Output differential voltage (VOD) restriction circuit for use with LVDS input buffers | |
WO2022185782A1 (ja) | 送信回路、電子制御ユニット、及び車両 | |
JP5018262B2 (ja) | 信号出力装置及び通信ドライバ装置 | |
JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
EP1847902B1 (en) | Signal coincidence detection circuit | |
US11870246B2 (en) | Overshoot current detection and correction circuit for electrical fast transient events | |
JP4206770B2 (ja) | 多重通信装置 | |
JP2011244539A (ja) | 過電圧保護回路 | |
JPH05284001A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4917394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |