JP5284594B2 - Ｄｒａｍ（ダイナミック・ランダム・アクセス・メモリ）セル - Google Patents
Ｄｒａｍ（ダイナミック・ランダム・アクセス・メモリ）セル Download PDFInfo
- Publication number
- JP5284594B2 JP5284594B2 JP2007062243A JP2007062243A JP5284594B2 JP 5284594 B2 JP5284594 B2 JP 5284594B2 JP 2007062243 A JP2007062243 A JP 2007062243A JP 2007062243 A JP2007062243 A JP 2007062243A JP 5284594 B2 JP5284594 B2 JP 5284594B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- forming
- doped semiconductor
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）セルに関し、より詳細には、自己整合された傾斜井戸を有するＤＲＡＭセルに関する。
典型的なトレンチＤＲＡＭセルでは、ＤＲＡＭセルの正常動作中に漏れ電流を引き起こすＶＰＴ（縦型寄生トランジスタ）が存在する。
したがって、ＶＰＴを流れる漏れ電流が他のデバイス特性を危険にさらすことなく低減されるＤＲＡＭセルの構造およびその形成方法の需要がある。
本発明は、（ａ）半導体基板と、（ｂ）半導体基板内の電気導電性領域であり、第１の部分、第２の部分および第３の部分を含み、第２の部分は、第１の部分上にあって当該第１の部分に電気的に接続され、第３の部分は、第２の部分上にあって当該第２の部分に電気的に接続された電気導電性領域と、（ｃ）（i）半導体基板内にあり、（ii）第１の部分のサイドウォールおよびボトムウォールの回りを包み、（iii）コンデンサ誘電体層によって電気導電性領域から絶縁された第１のドープ半導体領域と、（ｄ）（i）半導体基板内にあり、（ii）第２の部分のサイドウォールの回りを包み、（iii）カラー誘電体層によって第２の部分から絶縁された第２ドープ半導体領域とを有し、第２のドープ半導体領域は、第１のドープ半導体領域に自己整合しており、カラー誘電体層は、コンデンサ誘電体層と直接接触しており、カラー誘電体層と第２のドープ半導体領域の接合面から移行し、カラー誘電体層から離れるにつれて、第２のドープ半導体領域のドーピング濃度は減少する、半導体構造を提供する。
本発明は、また、（ａ）半導体基板と、（ｂ）半導体基板内の電気導電性領域であり、第１の部分、第２の部分および第３の部分を含み、第２の部分は、第１の部分上にあって当該第１の部分に電気的に接続され、第３の部分は、第２の部分上にあって当該第２の部分に電気的に接続された電気導電性領域と、（ｃ）（i）半導体基板内にあり、（ii）第１の部分のサイドウォールおよびボトムウォールの回りを包み、（iii）コンデンサ誘電体層によって第１の部分から絶縁された第１のドープ半導体領域と、（ｄ）（i）半導体基板内にあり、（ii）第２の部分のサイドウォールの回りを包み、（iii）カラー誘電体層によって第２の部分から絶縁された第２のドープ半導体領域とを有し、第２のドープ半導体領域は、第１のドープ半導体領域に自己整合しており、カラー誘電体層は、コンデンサ誘電体層と直接接触しており、カラー誘電体層と第２のドープ半導体領域の接合面から移行し、カラー誘電体層から離れるにつれて、第２のドープ半導体領域のドーピング濃度は減少し、コンデンサ誘電体層の厚みは、カラー誘電体層の厚み未満であり、電気導電性領域は、第１のドーピング極性を有するドーパントを含み、第１のドープ半導体領域は、第１のドーピング極性を有するドーパントを含み、第２のドープ半導体領域は、第１のドーピング極性に反対の第２ドーピング極性を有するドーパントを含む、半導体構造を提供する。
本発明は、（ａ）半導体基板と、（ｂ）半導体基板内の深トレンチとを含み、該深トレンチは、サイドウォールおよびボトムウォールを含み、サイドウォールは、上側壁部および下側壁部を含む半導体構造を準備するステップと、第１のドープ半導体領域および第２ドープ半導体領域を形成するステップであり、第１のドープ半導体領域は、（i）トレンチの下側壁部の回りを包み、（ii）ボトムウォールおよびトレンチの下側壁部に接し、第２のドープ半導体領域は、深トレンチの上側壁部の回りを包むとともに接し、第２のドープ半導体領域は、第１のドープ半導体領域に自己整合しており、第１のドープ半導体領域は、第１のドーピング極性を電気的に示すドーパントを含み、第２のドープ半導体領域は、第１のドーピング極性に反対の第２ドーピング極性を電気的に示すドーパントを含むステップと、深トレンチ内に誘電体層および電気導電性領域を形成するステップであり、誘電体層は、サイドウォールおよび深トレンチのボトムウォール上にあり、誘電体層は、コンデンサ誘電部およびカラー誘電部を含み、電気導電性領域は、第１の部分、第２の部分および第３の部分を含み、第２の部分は、第１の部分上にあって当該第１の部分に電気的に接続され、第３の部分は、第２の部分上にあって当該第２の部分に電気的に接続されており、カラー誘電体部と第２のドープ半導体領域の接合面から移行し、カラー誘電体部から離れるにつれて、第２のドープ半導体領域のドーピング濃度は減少するステップとを有する半導体製造方法を提供する。
本発明は、さらに、（ａ）半導体基板と、（ｂ）半導体基板内の電気導電性領域であり、該電気導電性領域は、第１の部分、第２の部分および第３の部分を含み、第２の部分は、第１の部分上にあって当該第１の部分に電気的に接続され、第３の部分は、第２の部分上にあって当該第２の部分に電気的に接続された電気導電性領域と、（ｃ）（i）半導体基板内にあり、（ii）第１の部分のサイドウォールおよびボトムウォールの回りを包み、（iii）コンデンサ誘電体層によって第１の部分から絶縁された第１のドープ半導体領域と、（ｄ）（i）半導体基板内にあり、（ii）第２の部分のサイドウォールの回りを包み、（iii）カラー誘電体層によって第２の部分から絶縁され、カラー誘電体層は、コンデンサ誘電体層と直接接触し、カラー誘電体層と第２のドープ半導体領域の接合面から移行し、カラー誘電体層から離れるにつれて、第２のドープ半導体領域のドーピング濃度は減少する第２ドープ半導体領域とを有する半導体構造を準備するステップを有する、半導体製造方法を提供する。
本発明は、ＶＰＴ（縦型寄生トランジスタ）を通る漏れ電流を低減するために、埋設プレートに自己整合された傾斜Ｐウェルを有するＤＲＡＭセル（およびそれを操作する方法）を提供する。
図１〜２５は、本発明の実施例による、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）セル構造１００を形成する第１の製造工程を示す。
より詳細には、図１を参照して、一実施形態では、第１の製造プロセスは、低濃度ドープシリコン基板などの半導体基板１１０で開始する。他の適切な代替基板は、ゲルマニウム（Ｇｅ）、シリコン・ゲルマニウム（ＳiＧｅ）、炭化ケイ素（ＳiＣ）、およびガリウム・ヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）および燐インジウム（ＩｎＰ）などの実質的に１つまたは複数の化合物半導体からなるものを含む。または、基板は、半導体−オン−絶縁型構造、例えば、シリコン−オン−絶縁（ＳＯＩ）基板を有する。
次に、一実施形態では、パッド酸化層１２０は、熱酸化によって半導体基板１１０上に形成されている。または、パッド酸化層１２０は、ＣＶＤ（化学気相堆積）法などの堆積技術を使用することにより形成することができる。
次に、図２を参照すると、一実施形態では、パッド窒化物層２１０は、ＣＶＤ法を使用して、図１の構造１００上に形成されている。
次に、図３を参照すると、一実施形態では、深トレンチ３１０が、半導体基板１１０に形成されている。実例として、深トレンチ３１０は、パッド窒化物層２１０（図２）上に、（i）ホウ素をドープした酸化物（図示せぬ）などのハードマスク層を堆積し、（ii）堆積されたハードマスク層、パッド窒化物層２１０およびパッド酸化層１２０をパターニングし、（iii）ハードマスク層に選択的なＲＩＥ（リアクティブ・イオン・エッチング）プロセスによって、シリコン基板をエッチングすることにより形成されている。ハードマスク層は、深トレンチ３１０を形成した後、または任意の適切なプロセス工程において形成されている。
次に、図４を参照すると、一実施形態では、第１のドーピング極性を含む第１のドーパントソース層４１０は、サイドウォールおよび深トレンチ３１０（図３）のボトムウォール上に含む図３の構造１００上に形成されている。実例として、５０〜１０００Åの厚みのＡＳＧ（ヒ素ケイ酸塩ガラス）層４１０は、Ｎ型ドーパントのためのドーパントソースとしてＣＶＤまたはＡＬＤ（原子層成長法）法によって形成され、図４の構造１００がもたらされる。または、燐、アンチモンまたはこれらのドーパントの任意の組み合わせでドープされた酸化物などの他の材料は、Ｎ型ドーパントのためのドーパントソースとして使用することができる。
次に、図５を参照すると、一実施形態では、深トレンチ１３０は、犠牲材料５１０で満たされている。犠牲材料５１０は、レジストまたはＳiＬＫ（Ｒ）などのポリマーであり、それらの後者は、ダウ・ケミカルから入手可能である。実例として、犠牲材料５１０は、従来のコーティング技術によって形成されている。
次に、一実施形態では、犠牲材料５１０の上部５１０ａは、所定深さに埋め込まれており、図６に示されるように、犠牲材料５１０の底部５１０ｂは、残存している。従来のＲＩＥ、ＣＤＥ（化学下流エッチ）または他の適切なプロセスは、犠牲材料５１０を埋め込むために使用することができる。以下、犠牲材料５１０の底部５１０ｂは、犠牲材料領域５１０ｂと称する。
次に、図６を参照すると、一実施形態では、ＡＳＧ層４１０の露出部分は、実例として、フッ化水素酸を含むエッチャントを含むウェットエッチングによって取り除かれ、図７に示されるように、ＡＳＧ領域４１０’をもたらす。
次に、図７を参照すると、一実施形態では、犠牲材料領域５１０ｂは、それがレジストである場合、実例として、硫酸と過酸化水素を含むエッチャントを有するウェットエッチングによって取り除かれ、図８に示されるように、トレンチ８１０がもたらされる。または、犠牲材料領域５１０ｂは、ドライエッチング工程によって取り除かれる。
次に、図９を参照すると、一実施形態では、第２ドーパントソース層９１０は、サイドウォールおよびトレンチ８１０（図８）のボトムウォールを含む図８の構造１００上に形成されている。第２のドーパントソース層９１０内のドーパントは、第１のドーパントソース層４１０内のドーパントのドーピング極性に対して反対の極性を有する。第２のドーパントソース層９１０内のドーパント濃度は、第１のドーパントソース層４１０内のドーパント濃度より低いことが好ましく、第２のドーパントソース層９１０の厚みは、第１のドーパントソース層４１０の厚み未満であることが好ましく、自己整合されたＰウェルおよび後のプロセスでの埋設プレートの形成を促進する。実例として、第２のドーパントソース層として、ＣＶＤ、ＡＬＤまたは熱堆積によって、２０〜３００Åの厚みのＢＳＧ（硼珪酸ガラス）層９１０が形成されている。または、インジウムを含む酸化物などの他の適切なドーパントソース材料を使用することができる。
次に、図１０を参照すると、一実施形態では、キャップ層１０１０は、サイドウォールおよびトレンチ８１０のボトムウォール上に含む構造１００上に形成されている（図９）。実例として、キャップ層１０１０は、二酸化ケイ素（Ｓi０２）のＣＶＤまたはＡＬＤによって形成されている。
次に、一実施形態では、図１０の構造１００は、高温（例えば、７００〜１１００℃）でアニールされている。その結果、ＡＳＧ領域４１０’内のヒ素ドーパントは、半導体基板１１０中に拡散し、Ｎ＋埋設プレート１１１０がもたらされ、ＢＳＧ層９１０内のホウ素ドーパントは、半導体基板１１０中に拡散し、図１１に示すように、埋設プレート１１１０に自己整合された傾斜Ｐウェル１１２０がもたらされる。
一実施形態では、ＢＳＧ層９１０の真下のＡＳＧ層４１０’は、４００Åより大きい厚みを有し、埋設プレート領域１１１０中へのホウ素拡散を防ぎ、埋設プレート領域１１１０中へのヒ素のみの拡散がもたらされる。
他の実施の形態では、埋設プレート１１１０は、Ｎ型ドーパント（ＡＳＧ領域４１０’からもたらされる）およびｐ型ドーパント（ＢＳＧ層９１０からもたらされる）の両方を含む。一実施形態では、埋設プレート１１１０では、Ｎ型ドーパントのドーピング濃度は、ｐ型ドーパントのドーピング濃度より大きい。言いかえれば、埋設プレート１１１０は、電気的にＮ型ドーピング極性を示すと言われている。
一実施形態では、ＡＳＧ領域４１０’のドーピング濃度は、ＢＳＧ層９１０のドーピング濃度より大きい。
一実施形態では、埋設プレート１１１０内のＮ型ドーパントのドーピング濃度は、１０１８〜１０２０／ｃｍ３の範囲であることが好ましく、１０１９〜５×１０１９／ｃｍ３の範囲であることがより好ましい。埋設プレート領域１１１０内のＰ型ドーパントのドーピング濃度は、存在するなら、２０％未満が好ましく、Ｎ型ドーパントのドーピング濃度の１０％未満であることがより好ましい。傾斜Ｐウェル１１２０内のｐ型ドーパントのドーピング濃度は、１０１７〜５×ｌ０１９／ｃｍ３であることが好ましく、５×１０１７〜５×ｌ０１８／ｃｍ３であることがより好ましい。
次に、図１１を参照すると、一実施形態では、キャップ層１０１０、ＢＳＧ層９１０およびＡＳＧ領域４１０’は、フッ化水素酸を含むエッチャントを有するウェットエッチングを使用することにより取り除かれ、図１２に示すように、トレンチ１２１０がもたらされる。
次に、図１３を参照すると、一実施形態では、コンデンサ誘電体層１３１０が、サイドウォールおよびトレンチ１２１０（図１２）のボトムウォール上に含む図１２の構造１００上に形成されている。実例として、コンデンサ誘電体層１３１０は、窒化ケイ素を含む。一実施形態では、コンデンサ誘電体層１３１０は、窒化ケイ素のＣＶＤ、続いて酸素を含む環境での高温アニール（例えば、８００〜１１００℃）によって形成されている。代替としては、酸化物、オキシナイトライドおよび／または「ｈiｇｈ−ｋ」（高誘電率）材料などの他の適切な誘電体である。
次に、図１４を参照すると、一実施形態では、第１の導電性材料（例えば、ヒ素、タングステンなどの任意の金属、ケイ化タングステンなどの導電性金属化合物、または任意の他の適切な導電性材料でドープされたＮ＋ポリシリコン）領域１４１０が、図１３のトレンチ１２１０内に形成されている。実例として、第１のＮ＋ポリシリコン領域１４１０は、図１４に示すように、コンデンサ誘電体層１３１０の上面１３１１が周囲環境に露出されるまで、図１３の構造１００（トレンチ１２１０を含む）の全上表面にポリシリコン層（図示せぬ）のＣＶＤ、次いで、（ii）堆積されたポリシリコン層の任意の平坦化、例えば、ＣＭＰ（化学機械研磨）によって形成されている。
次に、一実施形態では、第１のＮ＋ポリシリコン領域１４１０の上部１４１０ａは、実例としてＲＩＥプロセスによって取り除かれ、第１のＮ＋ポリシリコン領域１４１０の底部１４１０ｂがもたらされ、図１５に示すように、トレンチ１５１０がもたらされる。以下、底部１４１０ｂは、第１のＮ＋ポリシリコン領域１４１０ｂと称する。
実例として、図１５を参照すると、第１のＮ＋ポリシリコン領域１４１０ｂの上面１４１１は、Ｎ＋埋設プレート１１１０の上面１１１５と実質的に同じレベル（つまり、同一平面）である。
次に、一実施形態では、コンデンサ誘電体層１３１０の露出部分は、実例として、ウェットエッチングによって取り除かれ、図１６に示すように、コンデンサ誘電領域１３１０’がもたらされる。
次に、図１７を参照すると、一実施形態では、カラー層１７１０は、サイドウォールおよびトレンチ１５１０のボトムウォール上に含む図１６の構造１００上に形成されている。実例として、カラー層１７１０は、シリコン酸化物を含む。一実施形態では、カラー層１７１０は、熱酸化によって形成される。他の実施の形態では、カラー層１７１０は、ＣＶＤまたはＡＬＤ（原子層成長法）などの堆積技術によって形成されている。しかし、第３の実施の形態では、カラー層１７１０は、熱酸化、その後の堆積によって形成されている。カラー層１７１０を堆積によって形成した後、高温アニールプロセス（例えば、７００〜１１００℃、２〜２００分間）を行なって、堆積されたカラー層１７１０の密度を高め、トレンチ構造の完全性を改善してもよい。一実施形態では、カラー１７１０内の過度のドーパントが、さもなければ、Ｐウェルおよびトレンチに拡散し、これらの領域における望まれないドーパント変化を引き起こすために、カラー層１７１０は、ドーパント濃度がないか、または実質的な低ドーパント濃度を含む。カラー層１７１０の第１の厚み１７１５は、コンデンサ誘電体領域１３１０’の第２の厚み１３１５以上であることを留意するべきである。
次に、一実施形態では、底部１７１３およびカラー層１７１０の部分１７１４は、実例として、第１のＮ＋ポリシリコン領域１４１０の上面１４１１およびパッド窒化物層２１０の上面２１３が、周囲環境に露出され、図１８に示すように、カラー層１７１０が、トレンチ１５１０のサイドウォールに残存するように、ＲＩＥプロセスによって取り除かれる。
次に、図１９を参照すると、一実施形態では、第２導電性材料（例えば、Ｎ＋ポリシリコン）領域１９１０は、図１８のトレンチ１５１０内に形成されている。実例として、第２のＮ＋ポリシリコン領域１９１０は、図１８の構造１００（トレンチ１５１０内に含む）の全上表面において（i）ポリシリコン層（図示せぬ）のＣＶＤ、次いで（ii）パッド窒化物層２１０の上面２１３が、図１９に示すように、周囲環境に露出されるまで、堆積されたポリシリコン層の任意の平坦化、例えば、ＣＭＰによって形成されている。
次に、一実施形態では、第２のＮ＋ポリシリコン領域１９１０の上部１９１０ａは、実例として、ＲＩＥプロセスによって取り除かれ、図２０に示すように、第２のＮ＋ポリシリコン領域１９１０の底部１９１０ｂがもたらされる。以下、底部１９１０ｂは、第２のＮ＋ポリシリコン領域１９１０ｂと称する。一実施形態では、図２０に示すように、第２のＮ＋ポリシリコン領域１９１０ｂの上面１９１１は、半導体基板１１０の上面１１５より低いレベルにある。
次に、図２０を参照して、一実施形態で、カラー層１７１０の露出部分は、実例として、ウェットエッチングによって取り除かれ、カラー層１７１０’がもたらされ、図２１に示すように、トレンチ２０１０がもたらされる。
次に、図２２を参照すると、一実施形態では、第３の導電性材料（例えば、Ｎ＋ポリシリコン）領域２２１０が、図２１のトレンチ２０１０内に形成されている。実例として、（i）図２１の構造１００（トレンチ２０１０を含む）全上表面においてポリシリコン層（図示せぬ）のＣＶＤ、（ii）パッド窒化物層２１０の上面２１３が周囲環境に露出されるまで、堆積されたポリシリコン層の任意の平坦化、例えば、ＣＭＰ、次いで、（iii）第３のＮ＋ポリシリコン領域２２１０の上面２２１５が、半導体基板１１０の上面１１５と同じレベルにあるように、第３のＮ＋ポリシリコン領域２２１０の埋め込みによって形成されている。
次に、一実施形態では、第３のＮ＋ポリシリコン領域２２１０のドーパントは、後の高温（例えば、７００〜１１００℃）プロセスで半導体基板１１０に拡散して、図２３に示すように、埋設ストラップ領域２３１０がもたらされる。
次に、図２４を参照すると、一実施形態では、ＳＴＩ（浅いトレンチ絶縁）領域２４１０が、本技術分野において公知のプロセスによって形成されている。パッド窒化物層２１０およびパッド酸化層１２０は、ＳＴＩ形成前後に取り除かれる。
次に、図２５を参照して、一実施形態では、ゲート誘電体層２５２０、ゲート電極２５３０、第１のソース／ドレイン領域２５１０ａ、その関連する接触領域２５６０、およびアクセス・トランジスタ２５４０の第２のソース／ドレイン領域２５１０ｂは、従来の方法によって形成されて、コンデンサおよびアクセス・トランジスタ２５４０を含むＤＲＡＭセルがもたらされる。コンデンサが、コンデンサ誘電体層１３１０’、第１のコンデンサ電極１１１０（Ｎ＋埋設プレート１１１０である）、第２のコンデンサ電極１４１０ｂ＋１９１０ｂ＋２２１０（第１のＮ＋ポリシリコン領域１４１０ｂ、第２のＮ＋ポリシリコン領域１９１０ｂおよび第３のＮ＋ポリシリコン領域２２１０を含む）、およびコンデンサの第２のコンデンサ電極１４１０ｂ＋１９１０ｂ＋２２１０を、アクセス・トランジスタ２５４０の第１のソース／ドレイン領域２５１０ａに電気的に接続するために使用される埋設ストラップ領域２３１０を含むことに留意するべきである。
望まれないＶＰＴ（縦型寄生トランジスタ）が、基板、ゲート電極、ゲート誘電体層、チャンネル領域、第１のソース／ドレイン領域および第２のソース／ドレイン領域を含むことに留意するべきである。より詳細には、ＶＰＴの基板は、半導体基板１１０であり、ＶＰＴのゲート電極は、第２のＮ＋ポリシリコン領域１９１０ｂであり、ＶＰＴのゲート誘電体層は、カラー層１７１０’であり、ＶＰＴのチャンネル領域は、傾斜Ｐウェル１１２０であり、ＶＰＴの第１のソース／ドレイン領域は、Ｎ＋埋設プレート１１１０であり、ＶＰＴの第２のソース／ドレイン領域は、埋設ストラップ領域２３１０である。
Ｐウェル１１２０のドーピング濃度は、外側にカラー層１７１０’から離れる場合、傾斜Ｐウェル１１２０のドーピング濃度が減少することを意味する傾斜であることに留意すべきである。Ｐウェルは、埋設プレート１１１０に自己整合されることも留意すべきである。傾斜Ｐウェル１１２０（ＶＰＴのチャンネル領域）の形成は、カラー層１７１０’の隣の最も高いドーピング濃度を有し、ＶＰＴの閾値電圧を有効に上げる。本発明による傾斜Ｐウェルは、Ｎ＋埋設プレート１１１０と傾斜Ｐウェル１１２０との間の結合を介して、結合漏電電流を著しく増加させることなく、ＶＰＴを流れる漏れ電流を低減する。
図２６〜３０は、本発明の実施の形態による、ＤＲＡＭセル構造２００を形成する第２の製造工程を示す。
図２６を参照すると、一実施形態では、第２の製造プロセスは、構造２００で開始する。実例として、図２６の構造２００の製造は、図１５の構造１００の製造に類似している。傾斜Ｐウェル１１２０は、第１の実施の形態よりこの実施の形態で大きなドーピング濃度を有することが好ましい。実例として、傾斜Ｐウェル１１２０のドーピング濃度は、５×１０１７／ｃｍ３〜１０１９／ｃｍ３であることが好ましく、１０１８〜５×１０１８／ｃｍ３であることが好ましい。
次に、一実施形態では、コンデンサ誘電体層１３１０の露出部分は、実例として、ウェットエッチングによって取り除かれて、図２７に示すように、コンデンサ誘電体層１３１０”がもたらされる。
次に、図２８を参照すると、一実施形態では、第２のＮ＋ポリシリコン領域２８１０は、図２７のトレンチ１５１０内に形成されている。実例として、第２のＮ＋ポリシリコン領域２８１０は、（i）図２７の構造２００（トレンチ２６１０内に含む）の全上表面においてもポリシリコン層（図示せぬ）のＣＶＤ、次いで、（ii）パッド窒化物層２１０の上面２１１が周囲環境に露出されるまで、堆積されたポリシリコン層の任意の平坦化、例えば、ＣＭＰ、次いで、（iii）第２のＮ＋ポリシリコン領域２８１０の上面２８１５が、半導体基板１１０の上面１１５と同じレベルにあるように、第２のＮ＋ポリシリコン領域２８１０を埋め込むことによって形成されている。
次に、一実施形態では、第２のＮ＋ポリシリコン領域２８１０のドーパントは、後の高温（例えば、７００〜１１００℃）プロセスで半導体基板１１０中に拡散し、図２９に示すように、埋設ストラップ領域２９１０がもたらされる。
次に、図３０を参照すると、一実施形態では、ＳＴＩ領域３０４０は、本技術分野において公知の従来のプロセスによって、半導体基板１１０内に形成されている。パッド窒化物層２１０およびパッド酸化層１２０は、ＳＴＩ形成後に取り除かれる。
次に、一実施形態では、ゲート誘電体層３０２０、ゲート電極３０３０、第１のソース／ドレイン領域３０１０ａ、その関連する接触領域３０６０およびアクセス・トランジスタ３０５０の第２のソース／ドレイン領域３０１０ｂが、従来の方法によって形成されて、コンデンサおよびアクセス・トランジスタ３０５０を含むＤＲＡＭセルがもたらされる。コンデンサは、コンデンサ誘電体層１３１０”、第１のコンデンサ電極１１１０（Ｎ＋埋設プレート１１１０である）、第２コンデンサ電極１４１０ｂ＋２８１０（第１のＮ＋ポリシリコン領域１４１０ｂおよび第２のＮ＋ポリシリコン領域２８１０を含む）、およびコンデンサの第２のコンデンサ電極１４１０ｂ＋２８１０をアクセス・トランジスタ３０５０の第１のソース／ドレイン領域３０１０ａに電気的に接続するために使用される埋設ストラップ領域２９１０を含むことを留意するべきである。
コンデンサ誘電体層１３１０”の隣の最も高いドーピング濃度を有し、したがって、有効にＶＰＴの閾値電圧を増加する傾斜Ｐウェル１１２０のために、ＶＰＴを流れる漏れ電流は、結合漏れ電流を著しく増加させることなく、著しく低減される。更に、図３０のＰウェル１１２０は、第１の実施の形態のＰウェルより大きなドーピング濃度を有しているので、ＶＰＴの閾値電圧は、さらに増加される。従って、図２５（第１の製造プロセスの）のカラー層１７１０’などのカラー層は、除去することができる。その上、カラー層の厚みが、トレンチ寸法によって制限されるので、カラー層の厚みをあまりに増加させることは、基本原則としてサイズの小さいトレンチ技術に適用可能ではない。
上述された実施の形態では、Ｎ＋埋設プレート１１１０、第１のＮ＋ポリシリコン領域１４１０ｂ、第２のＮ＋ポリシリコン領域１９１０ｂ、第３のＮ＋ポリシリコン領域２２１０、埋設ストラップ領域２３１０、第１および第２ソース／ドレイン領域２５１０ａ、２５１０ｂ、第２のＮ＋ポリシリコン領域２８１０、埋設ストラップ領域２９１０および第１および第２のソース／ドレイン領域３０１０ａ、３０１０ｂのドーピング極性は、Ｎ型であるが、傾斜Ｐウェル１１２０のドーピング極性は、Ｐ型である。また、埋設プレート１１１０、第１のポリシリコン領域１４１０ｂ、第２のポリシリコン領域１９１０ｂ、第３のポリシリコン領域２２１０、埋設ストラップ領域２３１０、第１および第２のソース／ドレイン領域２５１０ａ、２５１０ｂ、第２のポリシリコン領域２８１０、埋設ストラップ領域２９１０、および第１、第２のソース／ドレイン領域３０１０ａ、３０１０ｂのドーピング極性は、Ｐ型であり得るが、傾斜ウェル１１２０のドーピング極性は、Ｎ型であり得る。
本発明の特有の実施の形態は、実例の目的のために本明細書に記載されているが、多くの修正および変更が当業者に明らかとなる。従って、添付の請求項は、本発明の真の精神および範囲内に収まるような修正および変更をすべて包含することが意図される。
Claims (5)
- （ａ）半導体基板と、（ｂ）半導体基板内のトレンチとを含み、該トレンチは、サイドウォールおよびボトムウォールを含み、サイドウォールは上側壁部および下側壁部を含む、半導体構造を準備するステップと、
第１のドープ半導体領域および第２ドープ半導体領域を形成するステップであって、
第１のドーパンソース層をボトムウォールおよびトレンチの下側壁部の内側に形成し、第２のドーパンソース層をトレンチの上側壁部の内側に形成し、第２のドーパンソース層の厚さが２０〜３００Åに対して第１のドーパント層の厚さを４００Åより大きくして形成して、熱処理において第１のドープ半導体領域および第２ドープ半導体領域を形成し、
第１のドープ半導体領域は、（i）トレンチの下側壁部の回りを包み、（ii）ボトムウォールおよびトレンチの下側壁部に接し、
第２のドープ半導体領域は、トレンチの上側壁部の回りを包むとともに接し、
第２のドープ半導体領域は、第１のドープ半導体領域に自己整合し、第１のドープ半導体領域は、第１のドーピング極性を電気的に示すドーパントを含み、
第２のドープ半導体領域は、第１のドーピング極性に反対の第２ドーピング極性を電気的に示すドーパントを含むステップと、
第１のドープ半導体領域および第２のドープ半導体領域の形成後、トレンチ内に誘電体層および電気導電性領域を形成するステップであって、
誘電体層は、サイドウォールおよびトレンチのボトムウォール上にあり、
誘電体層は、コンデンサ誘電部およびカラー誘電部を含み、
電気導電性領域は、第１のドーピング極性のドーパントを含み、
電気導電性領域は、第１の部分、第２の部分および第３の部分を含み、
第２の部分は、第１の部分上に電気的に接続され、第３の部分は、第２の部分上に電気的に接続されており、
カラー誘電体部と第２のドープ半導体領域の接合面から移行し、カラー誘電体部から離れるにつれて、第２のドープ半導体領域のドーピング濃度は減少するステップとを有する半導体製造方法。 - 前記電気導電性領域を形成するステップは、トレンチ内に電気導電性領域の第１の部分を形成するステップと、
トレンチ内に、第１の部分上に電気的に接続された電気導電性領域の第２の部分を形成するステップと、
トレンチ内に、電気導電性領域の第３の領域を第２の部分上に形成するステップとを有する請求項１の方法。 - 前記第１のドープ半導体領域および第２のドープ半導体領域を形成するステップは、
下側壁部およびトレンチのボトムウォール上に第１のドーピングソース領域を形成するステップであって、第１のドーピングソース領域は、第１のドーピング極性のドーパントを含むステップと、
第１のドーピングソース領域の形成後に、トレンチの上側壁部上に第２ドーピングソース領域を形成するステップであって、第２のドーピングソース領域は、第１のドーピング極性と反対の第２のドーピング極性のドーパントを含むステップと、
第２のドーピングソース領域の形成後、半導体構造をアニールして、第１および第２のドーピングソース領域から半導体基板中にドーパントを同時に拡散し、第１のドープ半導体領域および第２のドープ半導体領域をそれぞれもたらすステップとを有する請求項１の方法。 - 前記誘電体層および電気導電性領域を形成するステップは、
下側壁部およびトレンチのボトムウォール上にコンデンサ誘電体部を形成するステップと、
トレンチ内に電気導電性領域の第１の部分を形成するステップと、
トレンチの上側壁部上にカラー誘電体部を形成するステップと、
トレンチ内の第１の部分上に接続された電気導電性領域の第２の部分を形成するステップであって、カラー誘電体部は、電気導電性領域の第２の部分と第２のドープ半導体領域の間に挟まれるステップと、
トレンチ内の第２の部分上に電気導電性領域の第３の部分を形成するステップとを有する請求項１の方法。 - さらに、埋設ストラップ領域を形成するステップを有し、
埋設ストラップ領域は、電気導電性領域の第３の部分と第２のドープ半導体領域の両方と直接接触しており、
埋設ストラップ領域は、第１のドーピング極性を有するドーパントを含む請求項４の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/308404 | 2006-03-22 | ||
| US11/308,404 US7294543B2 (en) | 2006-03-22 | 2006-03-22 | DRAM (Dynamic Random Access Memory) cells |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007258702A JP2007258702A (ja) | 2007-10-04 |
| JP5284594B2 true JP5284594B2 (ja) | 2013-09-11 |
Family
ID=38532465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007062243A Expired - Fee Related JP5284594B2 (ja) | 2006-03-22 | 2007-03-12 | Ｄｒａｍ（ダイナミック・ランダム・アクセス・メモリ）セル |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7294543B2 (ja) |
| JP (1) | JP5284594B2 (ja) |
| CN (1) | CN101043036A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514323B2 (en) * | 2005-11-28 | 2009-04-07 | International Business Machines Corporation | Vertical SOI trench SONOS cell |
| US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
| US20090203197A1 (en) * | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
| US8222149B2 (en) * | 2008-09-22 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for photoresist pattern removal |
| US8107218B2 (en) | 2009-06-02 | 2012-01-31 | Micron Technology, Inc. | Capacitors |
| US9484269B2 (en) * | 2010-06-24 | 2016-11-01 | Globalfoundries Inc. | Structure and method to control bottom corner threshold in an SOI device |
| US8232162B2 (en) | 2010-09-13 | 2012-07-31 | International Business Machines Corporation | Forming implanted plates for high aspect ratio trenches using staged sacrificial layer removal |
| US8557657B1 (en) | 2012-05-18 | 2013-10-15 | International Business Machines Corporation | Retrograde substrate for deep trench capacitors |
| US8779490B2 (en) | 2012-07-18 | 2014-07-15 | International Business Machines Corporation | DRAM with dual level word lines |
| US10910223B2 (en) | 2016-07-29 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping through diffusion and epitaxy profile shaping |
| KR102551237B1 (ko) * | 2016-12-22 | 2023-07-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 기저 구조 재료에 대한 직접적인 rf 노출 없이 등각성의 밀폐 유전체 캡슐화를 위한 sibn 필름 |
| US10522354B2 (en) * | 2017-06-08 | 2019-12-31 | Lam Research Corporation | Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing |
| US11349004B2 (en) * | 2020-04-28 | 2022-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Backside vias in semiconductor device |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782036A (en) * | 1986-08-29 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates |
| US4761385A (en) * | 1987-02-10 | 1988-08-02 | Motorola, Inc. | Forming a trench capacitor |
| JPH0646651B2 (ja) | 1987-03-16 | 1994-06-15 | 富士通株式会社 | ダイナミツクランダムアクセスメモリ装置 |
| JP2652992B2 (ja) * | 1991-01-17 | 1997-09-10 | 日本電気株式会社 | 半導体メモリ集積回路 |
| US5448090A (en) * | 1994-08-03 | 1995-09-05 | International Business Machines Corporation | Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction |
| JPH0888331A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5998822A (en) * | 1996-11-28 | 1999-12-07 | Nippon Steel Semiconductor Corp. | Semiconductor integrated circuit and a method of manufacturing the same |
| JP3132435B2 (ja) * | 1997-09-22 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5981332A (en) * | 1997-09-30 | 1999-11-09 | Siemens Aktiengesellschaft | Reduced parasitic leakage in semiconductor devices |
| US6767789B1 (en) * | 1998-06-26 | 2004-07-27 | International Business Machines Corporation | Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby |
| DE19944012B4 (de) * | 1999-09-14 | 2007-07-19 | Infineon Technologies Ag | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren |
| US6265279B1 (en) * | 1999-09-24 | 2001-07-24 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
| TW429613B (en) * | 1999-10-21 | 2001-04-11 | Mosel Vitelic Inc | Dynamic random access memory with trench type capacitor |
| US6246175B1 (en) * | 1999-10-25 | 2001-06-12 | National Science Council | Large area microwave plasma generator |
| US6373086B1 (en) * | 2000-06-29 | 2002-04-16 | International Business Machines Corporation | Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same |
| DE10120053A1 (de) * | 2001-04-24 | 2002-11-14 | Infineon Technologies Ag | Stressreduziertes Schichtsystem |
| US6891209B2 (en) * | 2001-08-13 | 2005-05-10 | Amberwave Systems Corporation | Dynamic random access memory trench capacitors |
| TW544847B (en) * | 2002-07-09 | 2003-08-01 | Nanya Technology Corp | Memory device having vertical transistor and trench capacitor |
| US6744089B2 (en) * | 2002-09-09 | 2004-06-01 | Intelligent Sources Development Corp. | Self-aligned lateral-transistor DRAM cell structure |
| US6902982B2 (en) * | 2003-04-02 | 2005-06-07 | Promos Technologies Inc. | Trench capacitor and process for preventing parasitic leakage |
| US6909137B2 (en) * | 2003-04-07 | 2005-06-21 | International Business Machines Corporation | Method of creating deep trench capacitor using a P+ metal electrode |
| TWI222180B (en) * | 2003-04-29 | 2004-10-11 | Nanya Technology Corp | Method for forming vertical transistor and trench capacitor |
| DE10328634B3 (de) * | 2003-06-26 | 2004-10-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator |
| TWI223385B (en) * | 2003-09-04 | 2004-11-01 | Nanya Technology Corp | Trench device structure with single side buried strap and method for fabricating the same |
| TWI229416B (en) * | 2003-10-14 | 2005-03-11 | Promos Technologies Inc | Method of forming deep trench capacitor |
| US7078291B2 (en) * | 2003-12-02 | 2006-07-18 | Nanya Technology Corp. | Method for fabricating a deep trench capacitor |
| US6905897B1 (en) * | 2003-12-10 | 2005-06-14 | Nanya Technology Corp. | Wafer acceptance testing method and structure of a test key used in the method |
| JP2005209774A (ja) * | 2004-01-21 | 2005-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2006032647A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 半導体装置の製造方法 |
| US20070057304A1 (en) * | 2005-09-12 | 2007-03-15 | Infineon Technologies Ag | Capacitor structure, memory cell and method for forming a capacitor structure |
-
2006
- 2006-03-22 US US11/308,404 patent/US7294543B2/en not_active Expired - Fee Related
-
2007
- 2007-03-12 JP JP2007062243A patent/JP5284594B2/ja not_active Expired - Fee Related
- 2007-03-20 CN CNA2007100891699A patent/CN101043036A/zh active Pending
- 2007-07-19 US US11/780,022 patent/US7655967B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7294543B2 (en) | 2007-11-13 |
| US20070222020A1 (en) | 2007-09-27 |
| CN101043036A (zh) | 2007-09-26 |
| US7655967B2 (en) | 2010-02-02 |
| US20070257294A1 (en) | 2007-11-08 |
| JP2007258702A (ja) | 2007-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5284594B2 (ja) | Ｄｒａｍ（ダイナミック・ランダム・アクセス・メモリ）セル | |
| US10269901B2 (en) | Semiconductor liner of semiconductor device | |
| US8557662B2 (en) | Method for fabricating side contact in semiconductor device using double trench process | |
| US8470684B2 (en) | Suppression of diffusion in epitaxial buried plate for deep trenches | |
| JP5039557B2 (ja) | シリコン−オン−インシュレータの半導体デバイスを形成する方法 | |
| US8354342B2 (en) | Semiconductor device with side-junction and method for fabricating the same | |
| JP2007299951A (ja) | 半導体装置およびその製造方法 | |
| JP2013545306A (ja) | 拡張されたドレインｍｏｓトランジスタ | |
| TWI751431B (zh) | 具有低閃爍雜訊的半導體裝置及其形成方法 | |
| CN114267722A (zh) | 半导体器件及其形成方法 | |
| CN114256329A (zh) | 半导体器件及其形成方法 | |
| KR100634260B1 (ko) | 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법 | |
| US8883587B2 (en) | Method of manufacturing semiconductor device | |
| CN108573862B (zh) | 半导体结构及其形成方法 | |
| CN111916399B (zh) | 一种半导体器件的制备方法以及半导体器件 | |
| CN114256336A (zh) | 一种半导体器件及其制造方法 | |
| KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP2014056890A (ja) | 半導体装置及びその製造方法 | |
| EP3291291B1 (en) | Semiconductor device and fabrication method thereof | |
| KR100744689B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| JP2008047820A (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI413209B (zh) | 半導體裝置及其製作方法 | |
| KR100762232B1 (ko) | 리세스된 셀어레이 트랜지스터의 제조방법 | |
| KR100792371B1 (ko) | 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130530 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |