JP5284594B2 - Dram(ダイナミック・ランダム・アクセス・メモリ)セル - Google Patents
Dram(ダイナミック・ランダム・アクセス・メモリ)セル Download PDFInfo
- Publication number
- JP5284594B2 JP5284594B2 JP2007062243A JP2007062243A JP5284594B2 JP 5284594 B2 JP5284594 B2 JP 5284594B2 JP 2007062243 A JP2007062243 A JP 2007062243A JP 2007062243 A JP2007062243 A JP 2007062243A JP 5284594 B2 JP5284594 B2 JP 5284594B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- forming
- doped semiconductor
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
Claims (5)
- (a)半導体基板と、(b)半導体基板内のトレンチとを含み、該トレンチは、サイドウォールおよびボトムウォールを含み、サイドウォールは上側壁部および下側壁部を含む、半導体構造を準備するステップと、
第1のドープ半導体領域および第2ドープ半導体領域を形成するステップであって、
第1のドーパンソース層をボトムウォールおよびトレンチの下側壁部の内側に形成し、第2のドーパンソース層をトレンチの上側壁部の内側に形成し、第2のドーパンソース層の厚さが20〜300Åに対して第1のドーパント層の厚さを400Åより大きくして形成して、熱処理において第1のドープ半導体領域および第2ドープ半導体領域を形成し、
第1のドープ半導体領域は、(i)トレンチの下側壁部の回りを包み、(ii)ボトムウォールおよびトレンチの下側壁部に接し、
第2のドープ半導体領域は、トレンチの上側壁部の回りを包むとともに接し、
第2のドープ半導体領域は、第1のドープ半導体領域に自己整合し、第1のドープ半導体領域は、第1のドーピング極性を電気的に示すドーパントを含み、
第2のドープ半導体領域は、第1のドーピング極性に反対の第2ドーピング極性を電気的に示すドーパントを含むステップと、
第1のドープ半導体領域および第2のドープ半導体領域の形成後、トレンチ内に誘電体層および電気導電性領域を形成するステップであって、
誘電体層は、サイドウォールおよびトレンチのボトムウォール上にあり、
誘電体層は、コンデンサ誘電部およびカラー誘電部を含み、
電気導電性領域は、第1のドーピング極性のドーパントを含み、
電気導電性領域は、第1の部分、第2の部分および第3の部分を含み、
第2の部分は、第1の部分上に電気的に接続され、第3の部分は、第2の部分上に電気的に接続されており、
カラー誘電体部と第2のドープ半導体領域の接合面から移行し、カラー誘電体部から離れるにつれて、第2のドープ半導体領域のドーピング濃度は減少するステップとを有する半導体製造方法。 - 前記電気導電性領域を形成するステップは、トレンチ内に電気導電性領域の第1の部分を形成するステップと、
トレンチ内に、第1の部分上に電気的に接続された電気導電性領域の第2の部分を形成するステップと、
トレンチ内に、電気導電性領域の第3の領域を第2の部分上に形成するステップとを有する請求項1の方法。 - 前記第1のドープ半導体領域および第2のドープ半導体領域を形成するステップは、
下側壁部およびトレンチのボトムウォール上に第1のドーピングソース領域を形成するステップであって、第1のドーピングソース領域は、第1のドーピング極性のドーパントを含むステップと、
第1のドーピングソース領域の形成後に、トレンチの上側壁部上に第2ドーピングソース領域を形成するステップであって、第2のドーピングソース領域は、第1のドーピング極性と反対の第2のドーピング極性のドーパントを含むステップと、
第2のドーピングソース領域の形成後、半導体構造をアニールして、第1および第2のドーピングソース領域から半導体基板中にドーパントを同時に拡散し、第1のドープ半導体領域および第2のドープ半導体領域をそれぞれもたらすステップとを有する請求項1の方法。 - 前記誘電体層および電気導電性領域を形成するステップは、
下側壁部およびトレンチのボトムウォール上にコンデンサ誘電体部を形成するステップと、
トレンチ内に電気導電性領域の第1の部分を形成するステップと、
トレンチの上側壁部上にカラー誘電体部を形成するステップと、
トレンチ内の第1の部分上に接続された電気導電性領域の第2の部分を形成するステップであって、カラー誘電体部は、電気導電性領域の第2の部分と第2のドープ半導体領域の間に挟まれるステップと、
トレンチ内の第2の部分上に電気導電性領域の第3の部分を形成するステップとを有する請求項1の方法。 - さらに、埋設ストラップ領域を形成するステップを有し、
埋設ストラップ領域は、電気導電性領域の第3の部分と第2のドープ半導体領域の両方と直接接触しており、
埋設ストラップ領域は、第1のドーピング極性を有するドーパントを含む請求項4の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/308404 | 2006-03-22 | ||
US11/308,404 US7294543B2 (en) | 2006-03-22 | 2006-03-22 | DRAM (Dynamic Random Access Memory) cells |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258702A JP2007258702A (ja) | 2007-10-04 |
JP5284594B2 true JP5284594B2 (ja) | 2013-09-11 |
Family
ID=38532465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007062243A Expired - Fee Related JP5284594B2 (ja) | 2006-03-22 | 2007-03-12 | Dram(ダイナミック・ランダム・アクセス・メモリ)セル |
Country Status (3)
Country | Link |
---|---|
US (2) | US7294543B2 (ja) |
JP (1) | JP5284594B2 (ja) |
CN (1) | CN101043036A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7514323B2 (en) * | 2005-11-28 | 2009-04-07 | International Business Machines Corporation | Vertical SOI trench SONOS cell |
US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
US20090203197A1 (en) * | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
US8222149B2 (en) * | 2008-09-22 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for photoresist pattern removal |
US8107218B2 (en) * | 2009-06-02 | 2012-01-31 | Micron Technology, Inc. | Capacitors |
US9484269B2 (en) * | 2010-06-24 | 2016-11-01 | Globalfoundries Inc. | Structure and method to control bottom corner threshold in an SOI device |
US8232162B2 (en) | 2010-09-13 | 2012-07-31 | International Business Machines Corporation | Forming implanted plates for high aspect ratio trenches using staged sacrificial layer removal |
US8557657B1 (en) | 2012-05-18 | 2013-10-15 | International Business Machines Corporation | Retrograde substrate for deep trench capacitors |
US8779490B2 (en) | 2012-07-18 | 2014-07-15 | International Business Machines Corporation | DRAM with dual level word lines |
US10910223B2 (en) * | 2016-07-29 | 2021-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping through diffusion and epitaxy profile shaping |
US11011371B2 (en) * | 2016-12-22 | 2021-05-18 | Applied Materials, Inc. | SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material |
US10522354B2 (en) * | 2017-06-08 | 2019-12-31 | Lam Research Corporation | Antimony co-doping with phosphorus to form ultrashallow junctions using atomic layer deposition and annealing |
US11349004B2 (en) * | 2020-04-28 | 2022-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Backside vias in semiconductor device |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4782036A (en) * | 1986-08-29 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates |
US4761385A (en) * | 1987-02-10 | 1988-08-02 | Motorola, Inc. | Forming a trench capacitor |
JPH0646651B2 (ja) | 1987-03-16 | 1994-06-15 | 富士通株式会社 | ダイナミツクランダムアクセスメモリ装置 |
JP2652992B2 (ja) * | 1991-01-17 | 1997-09-10 | 日本電気株式会社 | 半導体メモリ集積回路 |
US5448090A (en) * | 1994-08-03 | 1995-09-05 | International Business Machines Corporation | Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction |
JPH0888331A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US5998822A (en) * | 1996-11-28 | 1999-12-07 | Nippon Steel Semiconductor Corp. | Semiconductor integrated circuit and a method of manufacturing the same |
JP3132435B2 (ja) * | 1997-09-22 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US5981332A (en) * | 1997-09-30 | 1999-11-09 | Siemens Aktiengesellschaft | Reduced parasitic leakage in semiconductor devices |
US6767789B1 (en) * | 1998-06-26 | 2004-07-27 | International Business Machines Corporation | Method for interconnection between transfer devices and storage capacitors in memory cells and device formed thereby |
DE19944012B4 (de) * | 1999-09-14 | 2007-07-19 | Infineon Technologies Ag | Grabenkondensator mit Kondensatorelektroden und entsprechendes Herstellungsverfahren |
US6265279B1 (en) * | 1999-09-24 | 2001-07-24 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
TW429613B (en) * | 1999-10-21 | 2001-04-11 | Mosel Vitelic Inc | Dynamic random access memory with trench type capacitor |
US6246175B1 (en) * | 1999-10-25 | 2001-06-12 | National Science Council | Large area microwave plasma generator |
US6373086B1 (en) * | 2000-06-29 | 2002-04-16 | International Business Machines Corporation | Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same |
DE10120053A1 (de) * | 2001-04-24 | 2002-11-14 | Infineon Technologies Ag | Stressreduziertes Schichtsystem |
US6891209B2 (en) * | 2001-08-13 | 2005-05-10 | Amberwave Systems Corporation | Dynamic random access memory trench capacitors |
TW544847B (en) * | 2002-07-09 | 2003-08-01 | Nanya Technology Corp | Memory device having vertical transistor and trench capacitor |
US6744089B2 (en) * | 2002-09-09 | 2004-06-01 | Intelligent Sources Development Corp. | Self-aligned lateral-transistor DRAM cell structure |
US6902982B2 (en) * | 2003-04-02 | 2005-06-07 | Promos Technologies Inc. | Trench capacitor and process for preventing parasitic leakage |
US6909137B2 (en) * | 2003-04-07 | 2005-06-21 | International Business Machines Corporation | Method of creating deep trench capacitor using a P+ metal electrode |
TWI222180B (en) * | 2003-04-29 | 2004-10-11 | Nanya Technology Corp | Method for forming vertical transistor and trench capacitor |
DE10328634B3 (de) * | 2003-06-26 | 2004-10-21 | Infineon Technologies Ag | Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator |
TWI223385B (en) * | 2003-09-04 | 2004-11-01 | Nanya Technology Corp | Trench device structure with single side buried strap and method for fabricating the same |
TWI229416B (en) * | 2003-10-14 | 2005-03-11 | Promos Technologies Inc | Method of forming deep trench capacitor |
US7078291B2 (en) * | 2003-12-02 | 2006-07-18 | Nanya Technology Corp. | Method for fabricating a deep trench capacitor |
US6905897B1 (en) * | 2003-12-10 | 2005-06-14 | Nanya Technology Corp. | Wafer acceptance testing method and structure of a test key used in the method |
JP2005209774A (ja) * | 2004-01-21 | 2005-08-04 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2006032647A (ja) * | 2004-07-16 | 2006-02-02 | Toshiba Corp | 半導体装置の製造方法 |
US20070057304A1 (en) * | 2005-09-12 | 2007-03-15 | Infineon Technologies Ag | Capacitor structure, memory cell and method for forming a capacitor structure |
-
2006
- 2006-03-22 US US11/308,404 patent/US7294543B2/en not_active Expired - Fee Related
-
2007
- 2007-03-12 JP JP2007062243A patent/JP5284594B2/ja not_active Expired - Fee Related
- 2007-03-20 CN CNA2007100891699A patent/CN101043036A/zh active Pending
- 2007-07-19 US US11/780,022 patent/US7655967B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007258702A (ja) | 2007-10-04 |
US7655967B2 (en) | 2010-02-02 |
US20070222020A1 (en) | 2007-09-27 |
US20070257294A1 (en) | 2007-11-08 |
US7294543B2 (en) | 2007-11-13 |
CN101043036A (zh) | 2007-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5284594B2 (ja) | Dram(ダイナミック・ランダム・アクセス・メモリ)セル | |
US10269901B2 (en) | Semiconductor liner of semiconductor device | |
US8557662B2 (en) | Method for fabricating side contact in semiconductor device using double trench process | |
US8470684B2 (en) | Suppression of diffusion in epitaxial buried plate for deep trenches | |
JP5039557B2 (ja) | シリコン−オン−インシュレータの半導体デバイスを形成する方法 | |
US8354342B2 (en) | Semiconductor device with side-junction and method for fabricating the same | |
JP2007299951A (ja) | 半導体装置およびその製造方法 | |
JP2013545306A (ja) | 拡張されたドレインmosトランジスタ | |
TWI751431B (zh) | 具有低閃爍雜訊的半導體裝置及其形成方法 | |
CN114267722A (zh) | 半导体器件及其形成方法 | |
CN114256329A (zh) | 半导体器件及其形成方法 | |
CN108573862B (zh) | 半导体结构及其形成方法 | |
KR100634260B1 (ko) | 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법 | |
US8883587B2 (en) | Method of manufacturing semiconductor device | |
CN111916399B (zh) | 一种半导体器件的制备方法以及半导体器件 | |
CN114256336A (zh) | 一种半导体器件及其制造方法 | |
KR20030000134A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
JP2014056890A (ja) | 半導体装置及びその製造方法 | |
EP3291291B1 (en) | Semiconductor device and fabrication method thereof | |
KR100744689B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
JP2008047820A (ja) | 半導体装置の製造方法および半導体装置 | |
TWI413209B (zh) | 半導體裝置及其製作方法 | |
KR100762232B1 (ko) | 리세스된 셀어레이 트랜지스터의 제조방법 | |
KR100792371B1 (ko) | 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130530 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |