JP5281656B2 - 複数テストサイトでテストリソースを共有する方法、自動試験装置、テスト対象デバイスを設置及び撤去するハンドラ、及びテストシステム - Google Patents

複数テストサイトでテストリソースを共有する方法、自動試験装置、テスト対象デバイスを設置及び撤去するハンドラ、及びテストシステム Download PDF

Info

Publication number
JP5281656B2
JP5281656B2 JP2010544584A JP2010544584A JP5281656B2 JP 5281656 B2 JP5281656 B2 JP 5281656B2 JP 2010544584 A JP2010544584 A JP 2010544584A JP 2010544584 A JP2010544584 A JP 2010544584A JP 5281656 B2 JP5281656 B2 JP 5281656B2
Authority
JP
Japan
Prior art keywords
test
sites
site
resource
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010544584A
Other languages
English (en)
Other versions
JP2011511279A (ja
Inventor
ヨーヘン リフォイル
マルクス ロッタッカー
Original Assignee
アドバンテスト (シンガポール) プライベート リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンテスト (シンガポール) プライベート リミテッド filed Critical アドバンテスト (シンガポール) プライベート リミテッド
Publication of JP2011511279A publication Critical patent/JP2011511279A/ja
Application granted granted Critical
Publication of JP5281656B2 publication Critical patent/JP5281656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2637Circuits therefor for testing other individual devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183Multilead component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53191Means to apply vacuum directly to position or hold work part

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明の実施形態は、複数のデバイスをテストする複数のテストサイトでテストリソースを共有する方法と、自動試験装置と、自動試験装置の複数のテストサイトでテスト対象デバイスを設置及び撤去するハンドラと、複数のデバイスをテストするシステムに関する。
メモリ素子や集積回路(IC)等のコンポーネントにはテストが必要である。テストの時にはそれらのテスト対象デバイス(DUT)を様々な刺激信号に晒し、デバイスからの応答を測定及び処理し、それを期待応答と比較する。かかるテストは自動試験装置(ATE)で実施することができる。自動試験装置は通常、デバイス用のテストプログラム又はテストフローに従ってかかるタスクを実行する。
上記のような自動試験装置としては、例えばVerigyV93000シリーズやVerigyV5000シリーズが挙げられる。前者はシステム・オン・ア・チップと、システム・オン・ア・パッケージと、高速メモリデバイスをテストするプラットフォームである。後者は、フラッシュメモリ等のメモリデバイスとマルチチップパッケージをウェハソートと最終テストでテストする。
かかる自動試験装置にテスト対象デバイスを受け付けるサイトが複数ある場合は、複数のデバイスを同時にテストできる。かかる自動試験装置は、把持機構を有するデバイスハンドラを備えることがある。このデバイスハンドラはテストする対象の複数のデバイスを一斉にテストサイトに配置し、テスト完了後にテストサイトからデバイスを除去する。自動試験装置にはデバイスをテストするためのリソースがあり、多サイトテストの場合は全てのサイトからATEリソースにアクセスできるようにしなければならない。自動試験装置には、サイトごとに用意されるリソースのほかに、RF測定のためのRFリソース等の高価なリソースもあるが、それが使われるのは、テストサイトで実行されるテストプログラム、すなわちテストフローの中のごく短時間に過ぎない。そのような特定リソース、例えばRF測定を実行するリソースを、自動試験装置のテストサイトごとに設ける従来の手法は非常に高価である。代替的に、単一のリソースを自動試験装置に設け、テストサイトで実行される共通のテストフローでリソースを多重化することもできる。しかしこの場合はテスト時間オーバーヘッドが増加する。テストフローすなわちテストプログラムを修正し、それぞれのテストサイトでテストフローを一斉に実行しつつ特定リソースにアクセスするテストフロー部分が重複しないようにする循環型のテストフローを作ることもできるが、この場合はサイトごとに異なるテストフローを開発する必要があり、テストの準備が複雑になる。
本発明の目的は、複数のテストサイトを有する自動試験装置の中で特定リソースを提供する、改良された手法を提供し、自動試験装置の実装コストを抑え、テスト時間オーバーヘッドとテストフローの複雑さを回避することである。
かかる目的は、請求項1に記載の方法と、請求項8に記載の自動試験装置と、請求項12に記載のテストシステムとによって達成される。
本発明の実施形態は複数のテストサイトでテストリソースを共有する方法を提供するものであって、同方法は、複数のテストサイトで時間をオフセットしつつテストフローを実行することを含み、テストフローは、テストフロー内の所定の位置でテストリソースにアクセスする。
本発明の実施形態は自動試験装置を提供するものであって、同自動試験装置は、テストする対象のデバイスを受け付けるように各々構成された複数のテストサイトと、テストサイトのいずれか1つに選択的に接続されるように構成された特定テストリソースと、テストサイトで時間をオフセットしつつテストフローの実行を開始するように構成されたテスタと、を備え、テストフローは、特定テストリソースにアクセスする部分を備え、時間のオフセットは、テストフローの中で特定テストリソースにアクセスする部分が重複しないように選択され、テスタは、特定テストリソースにアクセスする部分が現在実行中のテストサイトへ特定テストリソースを接続するように構成される。
本発明の実施形態は、自動試験装置の複数のテストサイトでテストする対象のデバイスを設置及び撤去するハンドラを提供するものであって、同ハンドラは、テストする対象のデバイスを自動試験装置のテストサイトに設置するように構成され、テスト済みデバイスをテストサイトから撤去するように構成された機構と、時間をオフセットしてデバイスを設置するため機構を制御するように構成された制御部と、を備える。
本発明の実施形態は、複数のデバイスをテストするテストシステムを提供するものであって、同システムは、本発明の実施形態による自動試験装置と、本発明の実施形態によるハンドラと、を備える。
リソース多重化により特定テストリソースを共有する第1の従来の方法を示す概略図である。 循環型テストフローを用いて特定テストリソースを共有する第2の従来の方法を示す概略図である。 本発明の実施形態によるテストシステムのブロック図である。 本発明の実施形態によるパイプライン型テストフローによりテストリソースを共有する方法を示す概略図である。
添付の図面を参照して本発明の実施形態を説明する。
図1は従来の手法を示す概略図であり、同図に示す自動試験装置100を使用して複数のデバイスをテストする。
自動試験装置100は複数のテストサイト102、104、106、及び108を備える。図1には4つのテストサイトを有する自動試験装置が示されていることに留意されたい。更に、テストする対象のデバイスをそれぞれのテストサイト102乃至108に設置110aし、テストしたデバイスをそれぞれのテストサイト102乃至108から撤去110bする、ハンドリング機構110が設けてある。
自動試験装置は特定のリソースを備える。例えば、テストサイト102乃至108に保持されたデバイスでRF測定を行うため、RFリソースを備える。更に、テストサイト102乃至108に向けてリソース112を選択的に切り替えるマルチプレクサ114が設けてある。自動試験装置100のテストサイト102乃至108にはテストフロー116乃至122が記憶されている。これらのテストフローは同じである場合と異なる場合とがある。それぞれのテストフローは第1の部分118a乃至122aと第2の部分118b乃至122bとを備える。テストフロー116乃至122の第1の部分116a乃至122aは、テストリソースを用いてテストサイト102乃至108に用意されたテスト対象デバイスでテストを行うが、サイト102乃至108ごとにテストリソースがあるため、テスト部分116a乃至122aは同時に実施できる。テストフロー116乃至122の第2の部分116b乃至122bは、特定のテストリソース112にアクセスする。例えばテストサイトに用意されたデバイスに対しRFテストを実行するリソースにアクセスする。自動試験装置100には1つのテストリソース112しかないため、テストフロー116乃至122の第2の部分116b乃至122bは同時に実行できない。むしろ、テストフロー116乃至122のこの部分116b乃至122bは、テストリソース112に順次アクセスする。テストリソース112はマルチプレクサ114によってテストサイト102乃至108のいずれか1つに接続される。具体的には、テストフロー116乃至122の第2の部分が現在実行中のテストサイトに接続される。
より具体的には、時間tにはハンドラ110がテストする対象のデバイスをテストサイト102乃至108に設置し、自動試験装置100は、テストフロー、すなわちテストプログラム116乃至122の第1の部分116a乃至122aを時間tまで実行する。t乃至tの期間中は上記のようにデバイスのテストが並行して行われ、テストフローはそれぞれのテストサイト102乃至108に用意されたリソースにアクセスする。時間tに並行テストが完了したら、全てのテストサイト102乃至108に対し1度だけ提供される特定リソース112に対しアクセスが行われる。期間t乃至t中はサイト102の第1のプログラムフロー116が第2の部分116bを実行する。その際、特定リソース112はマルチプレクサ114を通じてサイト102に接続される。サイト102では、RFリソース112にアクセスするテストフロー部分が現在実行中である。時間tには第1のサイト102でのテストが完了し、第2のサイトではテストフロー118の第2の部分118bが実行される。その際、リソース112がマルチプレクサ114を通じて第2のサイト104に接続されることにより、第2の部分118bはリソース112にアクセスできるようになる。同様に、時間t乃至tと時間t乃至tにはテストフロー120及び122の第2の部分120b及び122bがテストサイト106及び108で実行される。
図1ではテストリソース112が1つのみの例を示しているが、例えば2つの特定テストリソース112を設け、4つのテストサイトの内2つのテストサイトで共有することもできることに留意されたい。
5つ以上のテストサイトを設けることもできる。テストフローを若干変えることもできる。例えば、特定リソース112にアクセスする部分116b乃至122bをテストの冒頭やテストフローの中間に設けることもできる。
時間tにはサイト102乃至108に配置されたデバイスが全てテストされ、テスト済みのデバイスを図1のシステムから撤去110bするためハンドラ110が再び作動する。そしてプロセスは繰り返される。すなわち、テストする対象の新たなデバイスが空になったサイト102乃至108へ設置され、上記のようにテストフローが実行される。図1で説明した手法では、テスタのサイトごとに特定テストリソース112を用意するコストを削減できるが、コストが削減される代わりにテスト時間が長くなるかテスト時間オーバーヘッドが増加する。具体的には、第1のサイト102におけるデバイスのテストは時間tで既に完了しているが、デバイスは時間tにまとめてテスタから除去される。このためテストサイト102は期間t乃至t中で待機することになる。例えば、サイト102でテストが完了したデバイスを新たなデバイスに置き換えることはできない。むしろ、置き換えるには全てのデバイスがテストされるまで待たなければならない。
図2は、特定テストリソースを共有する第2の従来の手法の概略図を示す図である。図2に示す従来の手法では多重化手法を使用せず、循環型のテストフローを使用する。図1で説明した要素と同じ働きをする図2の要素には、図1と同じ参照符号を付してある。
図2から分かるように、第1の部分と第2の部分とを有するテストフローをテストサイト102乃至108に使用するのではなく、図2に示す手法では、テストフローが4つの部分116乃至116、118乃至118、120乃至120、122乃至122に分割される。部分116乃至122は、テストフロー116乃至122の内、特定リソース112にアクセスする部分である。テストフローの各部分は、テストサイト102乃至108で並行してテストする時に特定デバイス112にアクセスする部分116乃至122が重複しないように配置されている。したがって、第1のサイト102では期間t乃至t中に同テストサイトのテストリソースにアクセスする部分116a乃至116が実行され、期間t乃至t中には部分116が単一のリソース112にアクセスする。第2のテストサイト104では期間t乃至t中にリソース112にアクセスし、第3のテストサイト106では期間t乃至t中にリソース112にアクセスし、第4のテストサイト122では期間t乃至t中にリソース112にアクセスする。ここでもマルチプレクサ114は、テストソース112にアクセスするテストフロー部分116乃至122を、現在実行中のテストサイトへリソース112を選択的に接続する。
図2を図1の手法と比較すると、テストの実行が速く、時間tには全てのデバイスがテスト済みでハンドラ110により除去できるため、テストサイトが待機する時間は発生しないことが分かる。ただし、サイト102乃至108で実行されるテストフローが非常に複雑であることも図2から理解できる。すなわち、テストプログラムが格段に複雑化されており、図2の例より多くのテストサイトが従来の自動試験装置に存在するとすれば、より一層複雑になる。換言すると、テストサイトの数が増えるにつれてテストプログラムの複雑さは増していく。
自動システムのテストサイトごとに用意される、高価であるにもかかわらず稀にしか使われない特定リソース112、図1との関係で説明したテスト時間オーバーヘッドの増加、図2の例で説明したテストプログラムの複雑さ等、従来技術の手法にともなう問題を回避するため、本発明の実施形態では自動試験装置の複数テストサイトで特定テストリソースを共有する新しい手法を提案する。本発明の実施形態では、この手法を「パイプライン型テストフロー」と称する。以下で詳述するように、本発明の実施形態では上述した従来技術の手法の問題を克服するため、テストする対象のデバイスをテストサイトに設置及び撤去する時間をずらし、複数サイトテストフロー(同じテストフロー、またはテストサイトごとに異なるテストフロー)を実行する時間をずらし、テストリソースを順次共有する。本発明は更に、テストサイトフローを、時間をずらして実行しパイプライン型のテストフロー実行を実現する自動試験装置を提供する。また、本発明の実施形態はサイトで時間をずらしつつ部品を設置及び撤去するハンドラを提供する。
図3は、本発明の実施形態によるテストシステムのブロック図である。テストシステム124の自動試験装置100は、本発明の実施形態の原理に従って作動する。自動試験装置は4つのテストサイト102乃至108と、リソースR、RII、RIII、及びRIVを備え、前記リソースの各々はテストサイト102乃至108のいずれか1つに対応付けられる。具体的には、リソースRはテストサイト102に属し、リソースRIIはテストサイト104に属し、リソースRIIIはテストサイト106に属し、リソースRIVはテストサイト108に属している。また、全テストサイト102乃至108で共有される特定リソース112も、対応するマルチプレクサ114とともに図示されている。自動試験装置はまた、入力INを通じて信号を受信し、出力OUTを通じてテスト出力信号を出力するテスタ126を備える。テストフローすなわちテストプログラムがテスタからテストサイト102乃至108に提供され、テスト対象デバイスに対し実行される。テストプログラムはそれぞれのテストサイトで同じである場合と異なる場合とがある。本発明の実施形態によれば、自動試験装置のテスタ126は以下で詳述するように、それぞれのテストサイト102乃至108で時間をオフセットしつつテストフローの実行を開始するように構成される。
システム124は更にハンドラ110を備え、同ハンドラは自動試験装置100で、具体的にはテストサイト102乃至108で、デバイスを設置/撤去する機構130と、制御部128と、を備える。機構130は第1の部品130aを備え、これに沿って把持機構130bを動かし(矢印132参照)、テストする対象のデバイスとテストされたデバイスを把持部134乃至140により設置/撤去できる。本発明の実施形態によれば、ハンドラ118の制御部128は、以下で詳述するように把持機構130bが自動試験装置100のテストサイト102乃至108で時間をオフセットしつつデバイスを設置/撤去するように構成される。
図4は、本発明の実施形態による方法の概略図を示す図である。図4ではハンドラの動作が参照符号110a乃至110a及び110b乃至110bによって表示されている。テストフローは参照符号116乃至122によって表示されている。それぞれのテストサイトのリソースにアクセスする部分116a乃至122aが表示されているほか、マルチプレクサ114を通じて単一のリソース112にアクセスする部分116b乃至122bが表示されている。
図4は、図3に示すテストシステムの動作の一部を示す図であり、本発明の実施形態による手法を以下に説明する。本発明の実施形態の原理によれば、テストするべきデバイスをテストサイト102乃至108で設置110a乃至110aする時間と撤去110b乃至110bする時間はずらされる。図から理解できるように、ハンドラ110は時間tにデバイスをテストサイト102に設置110aする。他のテストサイト104乃至108へのデバイス設置は時間をずらして行われるため、時間tにはサイト104にデバイスが設置110aされ、時間tにはサイト106にデバイスが設置110aされ、時間tにはサイト108にデバイスが設置110aされる。
それぞれのサイト102乃至108には自動試験装置のテスタからテストプログラムすなわちテストフロー116乃至122が提供されるが、本発明の実施形態の原理によれば、それぞれのサイト102乃至108におけるテストフローの実行は、図4に示すように時間をずらして行われる。具体的には、テストフロー部分116a乃至122aの開始はデバイスの設置と同様にずらされるため、サイト102では時間tにテストフローが開始し、サイト104では時間tにテストフローが開始し、サイト106では時間tにテストフローが開始し、サイト108では時間tにテストフローが開始する。テストサイト102乃至108でテストフローの実行が開始する時の時間差により、テストフロー部分116b乃至122bは重複せずに実行される。このため、単一のリソース112を使用し、エレメント112にアクセスするテストフロー部分116b乃至122bがテストサイトで実行される時に、マルチプレクサ114を通じてそれぞれのテストサイト102乃至108へリソースを結合できる。具体的には、期間t乃至tには第1のサイト102へ単一リソース112が結合され、期間t乃至tには第2のサイト104へ単一リソース112が結合され、期間t乃至tには第3のサイト106へ単一リソース112が結合され、期間t乃至tには第4のサイト108へ単一リソース112が結合される。
上述のように、ハンドラはデバイスをそれぞれのサイトに時間をオフセットして配置する。同様に、テスト済みのデバイスをそれぞれのサイトから時間をオフセットして除去もしくは撤去できる。ハンドラは、テストが完了次第サイトからデバイスを除去するように構成される。具体的には、ハンドラ110はテスト完了後tにサイト102からテスト済みデバイスを除去110bし、テストする対象の新たなデバイスをサイト102に配置するため、時間tには再びテストフローを実行できる。他のサイト104乃至108でも同様にテスト済みデバイスの除去とテストする対象の新たなデバイスの設置が行われる。具体的には、時間tにはサイト104からテスト済みデバイスが除去110bされ、テストする対象の新たなデバイスが挿入されるため、時間tには再びテストフローの実行を開始できる。時間tにはテストサイト106からテスト済みデバイスが除去110bされ、新たなデバイスが挿入されるため、時間tには再びサイト106でテストフローを実行できる。同様に、時間tにはテストサイト108からテスト済みデバイスが除去110bされ、新たなデバイスが挿入されるため、時間tには再びサイト108でテストフローを実行できる。
本発明の実施形態の原理によれば、RFリソース112等、高価なリソースを自動試験装置のテストサイト102乃至108ごとに用意する必要はないため、コストを抑えることができる。また、テストフローの複雑さやテスト時間オーバーヘッドの問題は回避される。また、時間をオフセットしつつテストサイトにデバイスを配置し、時間をオフセットしつつテストサイトからテスト済みデバイスを除去するハンドラにより、新たなデバイスをテストサイトに設置してテストを開始できるため、テストサイト102乃至108が待機する時間はなくなる。また、自動試験装置で時間をずらしつつテストプログラムの実行を開始することにより、テストプログラム部分116b乃至122bで共通のリソース112を使用できる。
図4で説明した実施形態では図3と同様のテストシステムを想定している。すなわち、4つのテストサイトを備える自動試験装置と4つの把持部とを有するテストシステムを想定している。本発明はかかる実施形態に限定されず、自動試験装置のテストサイトはこれより多いこともあれば少ないこともある。テストサイトでデバイスを設置/撤去するため、ハンドラ110の把持機構にもそれ相応の数の把持素子を設けることができる。代替的に、ハンドラの把持部がテストサイトより少ない場合は、例えばテストする対象の1つ以上のデバイスを把持部で順次受け付け、それぞれのサイトに配置することもできる。
また、単一デバイス112にアクセスする部分116b〜122bは必ずしもテストフローの後ろ寄りでなくともよく、互い違いのテストフロー実行で単一デバイス112にアクセスするテストフロー部分が重なる限りは、テストフロー内のどの箇所にあってもよい。図4に示す実施形態では、それぞれのテストサイトで同じテストフローが実行されるが、テストサイト102乃至108に対して異なるテストフローを提供することもできる。
加えて、本発明は複数のテストサイトで1つのみの特定リソース112を共有する実施形態に限定されず、複数の特定テストリソース112を用意し、それぞれの特定リソースをテストサイトの部分集合で共有することもできる。例えば図4で第2のリソースを設ければ、サイト102及び104で第1のリソースを共有し、サイト106及び108で第2のリソースを共有できる。
上述した本発明の実施形態では後続のテストサイトでテストフローの実行が開始するが、テストフローを不連続的に開始することもできる。例えば図4で、時間t以降にテストサイト102でテストフローの記憶と実行を開始し、時間tにサイト106でテストフローの記憶と実行を開始することも可能である。
また、本発明は全てのテストサイトが1つ以上の特定リソースを共有する実施形態に限定されない。例えば、テストサイト102及び104で実行する同一又は異なるテストフローではリソース112にアクセスし、残りのテストサイトでは、デバイスのテストにあたってリソース112にアクセスする必要はないものとする。この場合、デバイス112を共有するサイトはサイト102及び104のみであるため、サイト102及び104ではデバイスの設置/撤去とテストフローの実行開始が時間をずらして行われるが、例えばサイト106及び108ではサイト102と同時にテストを開始でき、また任意の好適な時間にテストを開始できる。
更に、本発明の実施形態による上記の方法は、ハードウェア又はソフトウェアで実装できる。加えて、電子的に読み取り可能な制御信号を含むディスク又はCD等、デジタル記憶媒体に実装してもよく、それがプログラム可能コンピュータシステムと連動することにより、本発明の実施形態による方法を実行する。本発明は一般的に、本発明の実施形態による方法を実行するプログラムコードを機械可読担体に記憶するコンピュータプログラム製品であり、同コンピュータプログラム製品がコンピュータで実行するとプログラムコードが実行される。換言すると、本発明はプログラムコードを有するコンピュータプログラムであって、同コンピュータプログラムがコンピュータで実行すると、プログラムコードが方法を実行するものである。
100 自動試験装置
102〜108 テストサイト
110 ハンドラ
112 テストリソース
114 マルチプレクサ
116〜122 テストフロー
124 テストシステム
126 テスタ
128 制御部

Claims (14)

  1. デバイスに対する特定テストを実行するための特定テストリソースを、複数のテストサイト間で共有する方法であって、
    前記方法は、
    前記複数のテストサイトの各々でテストフローを実行することを含み、
    前記テストフローは、前記テストサイトで保持された前記デバイスに対する前記特定テストを実行するために、前記特定テストリソースにアクセスする部分を備え、
    前記複数のテストサイトで実行される前記テストフローの各々における、前記特定テストリソースにアクセスする部分の位置は、当該複数のテストサイトで実行されるテストフローの相互間において同じ位置にあり、
    前記テストフローが前記特定テストリソースにアクセスするタイミングが、前記複数のテストサイトで実行される前記テストフローの相互間において同じタイミングにならないように、前記複数のテストサイトの相互間において前記テストフローを時間をずらしつつ実行すること、
    を特徴とする方法。
  2. 前記複数のテストサイトで同じテストフローが実行されること、を特徴とする請求項1に記載の方法。
  3. テストする対象の前記デバイスを、時間をずらしつつ前記テストサイトに設置することと、
    テスト済みデバイスを、時間をずらしつつテストサイトから撤去することと、を更に含むこと、
    を特徴とする請求項1又は2に記載の方法。
  4. 各テストサイトにおいて、設置するステップと、実行するステップと、撤去するステップと、を繰り返すことを更に含むこと、を特徴とする請求項3に記載の方法。
  5. 前記複数のテストサイトで同じデバイスが、又は異なるデバイスがテストされること、を特徴とする請求項1から4のいずれか一項に記載の方法。
  6. 前記テストフローの内、前記特定テストリソースにアクセスする部分の実行中に、前記テストサイトのいずれか1つを前記特定テストリソースへ結合することを含むこと、
    を特徴とする請求項1から5のいずれか一項に記載の方法。
  7. コンピュータでの実行時に請求項1から6のいずれか一項に記載の前記方法を実行するコンピュータで実行可能な命令を備えること、を特徴とするコンピュータ可読媒体。
  8. 自動試験装置であって、
    テストする対象のデバイスを受け付けるように各々構成された複数のテストサイトと、
    前記テストサイトのいずれか1つに選択的に接続されるように、かつ、前記テストサイトで保持された前記デバイスに対する特定テストを実行するように、構成された特定テストリソースと、
    前記テストサイトでテストフローの実行を開始するように構成されたテスタと、を備え、
    前記テストフローは、前記テストサイトで保持された前記デバイスに対する前記特定テストを実行するために、前記特定テストリソースにアクセスする部分を備え、
    前記複数のテストサイトで実行される前記テストフローの各々における、前記特定テストリソースにアクセスする部分の位置は、当該複数のテストサイトで実行されるテストフローの相互間において同じ位置にあり、
    前記テストフローが前記特定テストリソースにアクセスするタイミングが、前記複数のテストサイトで実行される前記テストフローの相互間において同じタイミングにならないように、前記複数のテストサイトで前記テストフローを相互に時間をずらしつつ実行し、
    前記特定テストリソースにアクセスする部分が現在実行中の前記テストサイトへ前記特定テストリソースを接続するように前記テスタが構成されること、
    を特徴とする自動試験装置。
  9. 前記テストサイトで同じテストフローの実行を開始するように前記テスタが構成されること、を特徴とする請求項8に記載の自動試験装置。
  10. 後続のテストサイトで時間をずらしつつ前記テストフローの実行を開始するように前記テスタが構成されること、を特徴とする請求項8又は9に記載の自動試験装置。
  11. 全てのテストサイトで、または前記テストサイトの一部で、時間をずらしてテストフローの実行が開始されること、を特徴とする請求項8から10のいずれか一項に記載の自動試験装置。
  12. 複数のデバイスをテストするテストシステムであって、前記テストシステムは、
    請求項8から11のいずれか一項に記載の自動試験装置と、
    自動試験装置の複数のテストサイトでテストする対象のデバイスを設置及び撤去するハンドラを備え、
    前記ハンドラは、
    テストする対象のデバイスを自動試験装置のテストサイトに設置するように構成され、テスト済みデバイスを前記テストサイトから撤去するように構成された機構と、
    時間をずらして前記デバイスを設置するため前記機構を制御するように構成された制御部と、を備えること、
    を特徴とするテストシステム。
  13. 前記制御部はテスト済みデバイスを、時間をずらして撤去するように前記機構を更に制御すること、を特徴とする請求項12に記載のテストシステム。
  14. 前記機構が把持部を備えること、を特徴とする請求項12又は13に記載のテストシステム。
JP2010544584A 2008-09-18 2008-09-18 複数テストサイトでテストリソースを共有する方法、自動試験装置、テスト対象デバイスを設置及び撤去するハンドラ、及びテストシステム Active JP5281656B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2008/007833 WO2010031415A1 (en) 2008-09-18 2008-09-18 Method of sharing a test resource at a plurality of test sites, automated test equipment, handler for loading and unloading devices to be tested and test system

Publications (2)

Publication Number Publication Date
JP2011511279A JP2011511279A (ja) 2011-04-07
JP5281656B2 true JP5281656B2 (ja) 2013-09-04

Family

ID=40855526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010544584A Active JP5281656B2 (ja) 2008-09-18 2008-09-18 複数テストサイトでテストリソースを共有する方法、自動試験装置、テスト対象デバイスを設置及び撤去するハンドラ、及びテストシステム

Country Status (7)

Country Link
US (1) US8797046B2 (ja)
JP (1) JP5281656B2 (ja)
KR (1) KR20100107483A (ja)
CN (1) CN101932947B (ja)
DE (1) DE112008002912A5 (ja)
TW (1) TWI424440B (ja)
WO (1) WO2010031415A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112008002912A5 (de) 2008-09-18 2012-01-19 Verigy (Singapore) Pte. Ltd. Verfahren zum gemeinschaftlichen Verwenden einer Testressource an einer Mehrzahl von Teststellen, automatische Testausrüstung, Handhabungseinrichtung zum Laden und Entladen von zu testenden Bauelementen und Testsystem
JP5841457B2 (ja) * 2012-03-01 2016-01-13 株式会社アドバンテスト 試験装置および試験モジュール
CN106249627A (zh) * 2016-08-24 2016-12-21 苏州哈度软件有限公司 一种测试打标设备控制系统
US10598722B1 (en) 2016-12-23 2020-03-24 Advanced Testing Technologies, Inc. Automated waveform analysis methods using a parallel automated development system
US9739827B1 (en) 2016-12-23 2017-08-22 Advanced Testing Technologies, Inc. Automated waveform analysis using a parallel automated development system
CN108535627A (zh) * 2018-03-08 2018-09-14 青岛北洋天青数联智能股份有限公司 单主机多工位同步测试的调度方法及装置
US12112815B2 (en) * 2021-02-23 2024-10-08 Changxin Memory Technologies, Inc. Method and apparatus for batch testing device, related computer device and medium

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749943A (en) * 1984-06-11 1988-06-07 Thomas Black Automatic test system
US4817273A (en) * 1987-04-30 1989-04-04 Reliability Incorporated Burn-in board loader and unloader
JPH0216076U (ja) * 1988-07-19 1990-02-01
US5025205A (en) * 1989-06-22 1991-06-18 Texas Instruments Incorporated Reconfigurable architecture for logic test system
CA2101293C (en) * 1992-08-05 2004-06-29 David A. Nicholas Articulating endoscopic surgical apparatus
JPH1183935A (ja) * 1997-09-05 1999-03-26 Advantest Corp 半導体試験装置
JPH11183568A (ja) * 1997-12-16 1999-07-09 Advantest Corp 半導体試験装置及びその測定方法
JP2001272437A (ja) * 2000-03-24 2001-10-05 Ando Electric Co Ltd Icテストシステムにおけるオートハンドラ、icプリテスト方法、及びその記憶媒体
KR100496861B1 (ko) * 2002-09-26 2005-06-22 삼성전자주식회사 하나의 핸들러에 2개 이상의 테스트 보드를 갖는 테스트장비 및 그 테스트 방법
US7362089B2 (en) * 2004-05-21 2008-04-22 Advantest Corporation Carrier module for adapting non-standard instrument cards to test systems
US8384408B2 (en) 2006-08-04 2013-02-26 Advantest (Singapore) Pte Ltd Test module with blocks of universal and specific resources
US20090013218A1 (en) * 2007-07-02 2009-01-08 Optimal Test Ltd. Datalog management in semiconductor testing
DE112008002912A5 (de) 2008-09-18 2012-01-19 Verigy (Singapore) Pte. Ltd. Verfahren zum gemeinschaftlichen Verwenden einer Testressource an einer Mehrzahl von Teststellen, automatische Testausrüstung, Handhabungseinrichtung zum Laden und Entladen von zu testenden Bauelementen und Testsystem
US8600309B2 (en) * 2010-08-31 2013-12-03 Apple Inc. Methods for dynamic calibration of over-the-air path loss in over-the-air radio-frequency test systems

Also Published As

Publication number Publication date
DE112008002912T5 (de) 2012-01-12
DE112008002912A5 (de) 2012-01-19
KR20100107483A (ko) 2010-10-05
TWI424440B (zh) 2014-01-21
US8797046B2 (en) 2014-08-05
US20110041012A1 (en) 2011-02-17
JP2011511279A (ja) 2011-04-07
TW201015566A (en) 2010-04-16
CN101932947B (zh) 2013-09-18
CN101932947A (zh) 2010-12-29
WO2010031415A1 (en) 2010-03-25

Similar Documents

Publication Publication Date Title
JP5281656B2 (ja) 複数テストサイトでテストリソースを共有する方法、自動試験装置、テスト対象デバイスを設置及び撤去するハンドラ、及びテストシステム
CA2249088C (en) Method and apparatus for high-speed interconnect testing
US7810001B2 (en) Parallel test system
KR101216776B1 (ko) 시스템 온 칩 장치 및 그 테스트 방법
JP6587806B2 (ja) システムオンチップのスキャンパスの部分を分離するための装置及び方法
US7870448B2 (en) In system diagnostics through scan matrix
KR101099979B1 (ko) 테스터, 테스트 대상 장치의 테스트 방법 및 컴퓨터 판독 가능한 저장 매체
US8738978B2 (en) Efficient wrapper cell design for scan testing of integrated
WO2013062693A1 (en) Programmable test instrument
US20090132882A1 (en) Scan-load-based dynamic scan configuration
KR20140091719A (ko) 설정가능한 인터페이스를 가진 테스트 기기
JP2014532861A (ja) プログラム可能な試験機器
US10101392B2 (en) Scan test multiplexing
US20090228751A1 (en) method for performing logic built-in-self-test cycles on a semiconductor chip and a corresponding semiconductor chip with a test engine
US11933845B2 (en) Boundary scan test method and storage medium
US10247776B2 (en) Structurally assisted functional test and diagnostics for integrated circuits
CN115524605A (zh) 电子器件、联合测试工作组接口的访问方法及存储介质
CN103097902B (zh) 改进全速测试访问端口操作
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
US20050080583A1 (en) Device testing control
US10613142B2 (en) Non-destructive recirculation test support for integrated circuits
CN116718900B (zh) 数字ip测试系统及方法
CN107729191B (zh) 测试图形翻译方法及芯核测试壳装置
JP6782134B2 (ja) スキャン回路、集合スキャン回路、半導体装置、および半導体装置の検査方法
Ibrahim et al. Towards an automated and reusable in-field self-test solution for MPSoCs

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5281656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250