JP5278084B2 - 負荷制御装置及びコンデンサのインピーダンス調整方法 - Google Patents

Description

本発明は、電源とグランドとの間に、負荷と共に直列に接続される半導体スイッチング素子をＰＷＭ（Pulse Width Modulation）制御して、負荷に対する通電を制御する負荷制御装置，及びその負荷制御装置に接続されるコンデンサのインピーダンス調整方法に関する。

車両に搭載されているモータを制御するコントローラは、例えばＩＧＢＴやパワーＭＯＳＦＥＴなどのスイッチング素子を前記モータと直列に接続し、前記素子を所定の周波数でスイッチングさせて駆動している。この場合、スイッチング周波数の高調波成分が、ＡＭラジオに対するノイズとして影響することが問題となるため、一般に、コイルやコンデンサで構成されるノイズフィルタ等を組み合わせて、高調波成分の発生を抑制することが行われている。

また、特許文献１では、スイッチング周波数を、モータのブラシ寿命や、駆動時の磁気音の抑圧、スイッチング損失の抑制等を考慮して数ｋＨｚ〜数十ｋＨｚに設定しているが、この程度の周波数では、電源ラインやグランドラインに電圧リップル若しくは電流リップルが重畳され易い。したがって、リップルを平滑するため、フィルタを構成するコイル，コンデンサの定数を大きくしたり、定格電圧リップル，定格電流リップルを大きくする必要があり、フィルタや電源の部品サイズが大型化せざるを得ない。また、特許文献２では、フィルタを構成するコンデンサに流れるリップル電流を低減する目的で、コンデンサを２つに分けて並列に接続し、部品の小型化を図っている、

特開平９−４２０９６号公報 特開平９−１３５５８２号公報

しかしながら、特許文献２の構成においても、コンデンサを分けた結果、部品数が増加することに変わりはない。また、リップルを低減するにはスイッチング周波数をより高くすることも考えられるが、ＡＭ周波数帯に係る高調波成分の次数が低くなるためノイズの影響が悪化するという問題がある。

本発明は上記事情に鑑みてなされたものであり、その目的は、フィルタを構成する部品の大型化や部品点数を増やすことなく、リップルの発生及びノイズの抑制を図ることができる負荷制御装置，及びその負荷制御装置に接続されるコンデンサのインピーダンス調整方法を提供することにある。

請求項１記載の負荷制御装置によれば、半導体スイッチング素子がスイッチング動作する場合に発生するノイズを低減するため、電源とグランドとの間，若しくは負荷の一端と電源又はグランドとの間に接続される１つ以上のコンデンサを備える。この場合、前記コンデンサは、インピーダンスが最低になる周波数共振点が、前記ノイズの影響を低減する対象となる周波数帯の中心に一致するように、回路に接続されるリード部分のインダクタンスが調整された構成となっている。すなわち、コンデンサの容量や素子数を増やさずともノイズを除去するための周波数特性を調整できるので、フィルタを構成する部品の大型化や部品点数を増やすことなく、リップルの発抑を制生すると共にノイズの抑制を図ることができる。

そして、リード部分を、回路をなす主たる配線接続部より突出して伸びる冗長接続部により構成する。一般に、コンデンサとの接続を図る配線部分は最短となるように形成されることが多いが、敢えて突出して伸びる冗長な接続部を設けることで、その冗長接続部が有するインダクタンスによりコンデンサの周波数特性を調整できる。

更に、回路を多層基板上に構成して、内層に位置する電源層又はグランド層において冗長接続部が配置されている部分は、電源パターン又はグランドパターンを除去する。斯様に構成すれば、冗長接続部のリードインダクタンスが電源パターンやグランドパターンの影響を受けることが回避されるので、周波数特性の調整が容易となる。

請求項２記載の負荷制御装置によれば、コンデンサがディスクリート素子である場合、リード部分をコンデンサのリードで構成する。やはり一般に、ディスクリート素子を回路基板に搭載する場合リードは最短となるように接続されるが、そのリードの長さを調整すれば、リードのインダクタンスによってコンデンサの周波数特性を調整できる。

請求項３記載の負荷制御装置によれば、リード部分を、スルーホールを介して基板の両面で接続される配線パターンで構成する。すなわち、スルーホールもリードインダクタンスを有しているので、スルーホールを利用してコンデンサのリードインダクタンスを調整できる。

請求項４記載の負荷制御装置によれば、リード部分を、スルーホールを複数個設け、それらを連続して接続することで構成する。斯様に構成すれば、スルーホールを設ける個数によってコンデンサのリードインダクタンス，周波数特性を調整でき、等価直列インダクタンス（ＥＳＬ値）を大きくして調整のために要するスペースが小さくなる。

請求項５記載の負荷制御装置によれば、リード部分を、ボンディングワイヤで構成する。すなわち、ボンディングワイヤを冗長に引き回すことは比較的容易に行えるので、ボンディングワイヤのインダクタンスによってコンデンサの周波数特性を調整できる。

本発明の第１実施例であり、負荷制御装置の構成を示す図 （ａ）は一般的なπ型フィルタを示し、（ｂ）は（ａ）を構成する素子をインピーダンスＺ１，Ｚ２，Ｚ３で表わした図 （ａ）はコンデンサの等価回路図、（ｂ）はコンデンサの高周波インピーダンス特性を示す図 リードインダクタンスを調整し、コンデンサの共振点を所定の周波数帯に合わせること説明する図 コンデンサを回路に接続する場合の実態配線イメージを示す図 本発明の第２実施例を示す図５（ｂ）相当図 本発明の第３実施例を示す図５相当図 本発明の第４実施例を示す図６相当図 本発明の第５実施例を示す図６相当図 本発明の第６実施例を示す図６相当図 本発明の第７実施例を示す図６相当図 本発明の第８実施例を示す図６相当図 本発明の第９実施例を示す図１相当図 本発明の第１０実施例を示す図１相当図 フィルタ回路のバリエーションを示す図 本発明の第１１実施例を示す図１相当図

（第１実施例）
以下、本発明の第１実施例について図１乃至図５を参照して説明する。図１は、負荷制御装置の構成を示すものである。負荷制御装置１において、電源であるバッテリ２の正側端子と負側端子（グランド）との間には、ＰチャネルＭＯＳＦＥＴ３（半導体スイッチング素子），コイル４及び直流モータ５（負荷）の直列回路が接続されている。ＦＥＴ３のスイッチング制御は制御回路６によって行われ、その制御回路６のグランド端子とモータ５の負側端子との間のグランド線には、コイル７が挿入されている。

コイル４，モータ５及びコイル７の直列回路には、ＮチャネルＭＯＳＦＥＴ８が並列に接続されており、そのＦＥＴ８のゲートは、抵抗素子９を介してグランド線に接続されている。ＦＥＴ８は、ドレイン−ソース間に接続されている寄生ダイオードを８Ｄをフリーホイールダイオードとして利用するために設けられている。
すなわち、ＦＥＴ３及び８は電源（＋Ｂ），グランド間に直列に接続されており、これらに対して並列にコンデンサ１０が接続されている。また、電源とモータ５の正側端子との間にもコンデンサ１１が接続されており、これらの直列回路に対して並列に、コンデンサ１２が接続されている。そして、コイル７とコンデンサ１０及び１２とはπ型フィルタを構成しており、コイル６とコンデンサ１１とはＬＣフィルタを構成している。

次に、本実施例の作用について図２乃至図５も参照して説明する。図１に示す回路で表わされる構成に特徴的な点はないが、本実施例では、ノイズフィルタを構成しているコンデンサ１０〜１２を回路に接続する場合に、インピーダンス（主としてリードインダクタンス）の調整を図る部分に特徴を有している。図２（ａ）は、コイルＬ１とコンデンサＣ１及びＣ２で構成される一般的なπ型フィルタを示すもので、負荷インピーダンスをＺ_Ｌとしている。コイルやコンデンサは、寄生成分としてＬ，Ｒ，Ｃの要素も含んでいるので、コンデンサＣ１，コイルＬ１，コンデンサＣ２を、図２（ｂ）に示すようにそれぞれインピーダンスＺ_１，Ｚ_２，Ｚ_３で表わす。
この場合、フィルタのゲインＧ_Ｖは、次式で表わされる。
Ｇ_Ｖ＝Ｚ_Ｌ／｛（１＋Ｚ_２／Ｚ_３）・Ｚ_Ｌ＋Ｚ_２｝
したがって、コンデンサＣ２のインピーダンスＺ_３を低下させればゲインＧ_Ｖは低下し、コイルＬ１のインピーダンスＺ_２を上昇させてもゲインＧ_Ｖは低下する。

図３（ａ）はコンデンサの等価回路図であり、図３（ｂ）は、コンデンサの高周波に対するインピーダンス特性を示す。インピーダンスは等価的にＲ，Ｌ，Ｃの直列回路となるので、所定の周波数に共振点を持つことになる。このうちＬは、主としてコンデンサのリードインダクタンス成分であるから、リードインダクタンスを調整すれば、図４に示すように共振点を所定の周波数帯に合わせることが可能となる。

そこで、本実施例では、図１に示すコンデンサ１０〜１２を回路に接続する場合に、それぞれのリードインダクタンスを調整することで、これらの共振点をＡＭラジオ周波数帯の中心に合わせ込むようにする。図５は、例えばコンデンサ１１を回路に接続する場合の実態配線イメージを示す。この場合、コンデンサ１１はディスクリート素子であり、各素子がリードフレーム２０を介して接続されることで回路が構成されるものとする。

一般的には、図５（ａ）に示すようにコンデンサ１１のリード１１Ｌ（リード部分）を、はんだ付け等の接続作業に支障を来さない適度に短くしてリードフレーム（配線接続部）２０に接続する。これに対して本実施例では、図５（ｂ）に示すようにコンデンサ１１のリード１１Ｌを通常よりも伸ばすことでリードインダクタンスをより大きくし、コンデンサ１１の周波数共振点を低下させ、図４に示すようにＡＭラジオの放送周波数帯の中心に合わせ込む。他のコンデンサ１０，１２についても同様に調整を行う。尚、リードフレーム２０が回路基板上の配線パターンであり、リード１１Ｌを基板に設けた穴に挿入して接続する場合も同様である。

以上のように本実施例によれば、ＦＥＴ３がスイッチング動作する場合に発生するノイズを低減するため、電源とグランドとの間，若しくは負荷の一端と電源又はグランドとの間にコンデンサ１０〜１２を接続し、これらのコンデンサ１０〜１２について、インピーダンスが最低になる周波数共振点が、前記ノイズの影響を低減する対象となる周波数帯であるＡＭラジオ放送周波数帯の中心に一致するように、回路に接続されるリード部分のインダクタンスを調整した構成とする。
この場合、ディスクリート素子であるコンデンサ１０〜１２のリードの長さによってリードインダクタンスを調整する。したがって、コンデンサの容量や素子数を増やさずとも、ノイズを除去するための周波数特性を調整できるので、フィルタを構成する部品の大型化や部品点数を増やすことなく、リップルの発抑を制生すると共にノイズの抑制を図ることができる。

（第２実施例）
図６は本発明の第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例では、コンデンサ１１のリード１１Ｌの長さを調整する代わりに、リードフレーム２０（主たる配線接続部）側についてリード１１Ｌとの接続を図る部分を冗長接続部２１（リード部分）として延設することで、その部分のリードインダクタンス成分を大きくして、コンデンサ１１の周波数共振点をＡＭ帯の中心に合わせ込むように調整する。
以上のように構成される第２実施例によれば、リードフレーム２０より延設され、リード１１Ｌと直接接続される冗長接続部２１のリードインダクタンスを増加させて、コンデンサ１１の周波数特性，周波数共振点を調整できる。

（第３実施例）
図７は本発明の第３実施例であり、例えばコンデンサ１１に替わるコンデンサ２２が面実装タイプのチップ部品であり、そのコンデンサ２２を基板上の配線パターン２３（主たる配線接続部）に接続する場合を示す。この場合、図７（ｂ）に示すように、第２実施例と同様にして、コンデンサ２２と直接接続する部分を配線パターン２３より冗長接続部２４（リード部分）として延設することで、その部分のリードインダクタンス成分を大きくする。
以上のように構成される第３実施例によれば、配線パターン２３より延設され、コンデンサ２２と直接接続される冗長接続部２４のリードインダクタンスを増加させて、コンデンサ２２の周波数共振点を調整することができる。

（第４実施例）
図８は本発明の第４実施例であり、第３実施例と異なる部分について説明する。第４実施例は、第３実施例と同様にチップ部品のコンデンサ２２を基板上の配線パターン２３に接続するが、回路基板が両面配線を行うことを前提とする。コンデンサ２２は、基板の表面側に、配線パターン２３と分離して設けられたランド２５に接続される。

そして、配線パターン２３と、ランド２５（リード部分）とにそれぞれスルーホール２６，２７（リード部分）を設け、基板の裏面側に形成した配線パターン２８（図中に破線で示す，リード部分）を介して、スルーホール２６，２７間を接続する。この場合、スルーホール２６，２７自体も、基板の裏表間を接続することでリードインダクタンスを有するので、配線パターン２８と併せてインダクタンスを増加させることができる。

（第５実施例）
図９は本発明の第５実施例であり、第３実施例と異なる部分について説明する。第５実施例もコンデンサ２２を用いるが、回路基板が多層基板となっており、内層にグランド層が配置されるものとする。通常、グランド層は全面がグランドパターンとなるが、第３実施例のように基板表面に冗長接続部２４が形成されている場合、その部位に対応してグランドパターンが存在すると、冗長接続部２４のリードインダクタンスがグランドパターンの影響を受けてコンデンサ２２の周波数特性を調整するのが困難となるおそれがある。

そこで、第５実施例では、図９に示すように、冗長接続部２４が掲載されている部位に対応するグランド層の部分は、パターンをよけてグランドパターン２９を形成し、リードインダクタンスの調整を容易にする。尚、内層が電源層である場合も、同様にして電源パターンを形成すれば良く、グランド層と電源層とをそれぞれ有する多層基板について同様に適用しても良い。

以上のように構成される第５実施例によれば、回路が多層基板上に構成される場合、内層に位置するグランド層において冗長接続部２４が配置されている部分は、グランドパターンを除去する構成としたので、冗長接続部２４のリードインダクタンスがグランドパターン２９の影響を受けることが回避され、コンデンサ２２の周波数共振点の調整が容易となる。

（第６実施例）
図１０は本発明の第６実施例である。第６実施例は、第４実施例と同様に、コンデンサ２２を配線パターン２３とは切り離されたランド３０に接続し、配線パターン２３とランド３０とを、例えば金線などのボンディングワイヤ３１（リード部分）を介して接続する。すなわち、ボンディングワイヤ３１自体もリードインダクタンスを有しており、ボンディングワイヤ３１の長さは容易に調整できるので、その長さによってコンデンサ２２の周波数特性を調整することができる。

（第７実施例）
図１１は本発明の第７実施例である。第７実施例は、コンデンサ２２を、絶縁性を有する接着剤６０により配線パターン２３に接着固定し、ボンディングワイヤ３１によりコンデンサ２２と配線パターン２３との間の電気的接続を図っている。すなわち、ボンディングワイヤ３１の長さ調整することで、そのリードインダクタンスによってコンデンサ２２の周波数特性を調整する。これにより、例えば図７（ｂ）に示すような冗長接続部２４を設けずとも調整が可能となるので、必要となる基板面積をより小さくできる。

（第８実施例）
図１２は本発明の第８実施例であり、第４実施例と異なる部分について説明する。第８実施例では、第４実施例のようにスルーホールを形成する場合であるが、ランド２５に対する配線パターン３２（配線接続部）の間隔を、配線パターン２３よりも狭く形成している。この場合も同様に、配線パターン３２にスルーホール３３を形成し、ランド２５にスルーホール３４を形成するが、それらの間に更に２つのスルーホール３５，３６を形成する。そして、スルーホール３３，３５の間と、スルーホール３６，３４の間とは、基板裏面の配線パターン３７，３８で接続し、スルーホール３５，３６の間は、基板表面の配線パターン３９で接続する。

すなわち、スルーホール３３，３５，３６，３４がＬ字状に配置されており、それらの間を基板両面の配線パターン３７〜３９で連続するように接続されている。斯様に構成すれば、スルーホールを設ける個数によってコンデンサ２２のリードインダクタンスを調整でき、等価直列インダクタンス（ＥＳＬ値）を大きくして、調整のために要するスペースが小さくなる。

（第９実施例）
図１３は本発明の第９実施例を示すものであり、第１実施例の図１に示すものと同様の構成を、ロウサイド駆動方式に適用した場合を示す。負荷制御装置４０では、図１ではグランド線に挿入されていたコイル７が電源線に挿入されており、モータ５の正側端子は、コイル７とコンデンサ１２との共通接続点に接続されている。モータ５の負側端子は、コイル４とコンデンサ１１との共通接続点に接続されており、コンデンサ１１の他方の端子はグランド線に接続されている。

そして、制御回路６Ｌは、グランド側のＦＥＴ８にゲート信号を与えてスイッチング制御してモータ５を駆動制御すると共に、電源側のＦＥＴ３にもゲート信号を与え、ＦＥＴ８のオフ期間にＦＥＴ３をオンさせて、ＦＥＴ８によりスイッチング動作が行われる場合に発生する還流電流を流す、いわゆる同期整流を行う。この場合、例えば第１実施例のように、ＦＥＴ３の寄生ダイオード３Ｄに還流電流を流す場合に順方向電圧Ｖｆ分に応じて発生する損失を、ＦＥＴ３の低いオン抵抗により低減できる。

以上のように構成される第９実施例によれば、負荷制御装置４０がロウサイド駆動方式で構成される場合についても、コンデンサ１０〜１２のリードインダクタンスを第１〜第８実施例と同様にしてそれらのリードインダクタンスを調整し、それぞれの周波数共振点がＡＭラジオ周波数帯の中心に一致するように周波数特性を調整できる。

（第１０実施例）
図１４及び図１５は本発明の第９実施例を示すものである。第１０実施例は、フィルタ回路を、電源側と負荷側とに分離して構成した場合を示す。負荷制御装置４１において、制御回路４２と、ＦＥＴ３及び８がコントローラ部４３を構成しているとすると、電源側のフィルタ回路４４は、バッテリ２とコントローラ部４３との間に配置されている。この場合、フィルタ回路４４は、コイル４５及びコンデンサ４６，４７のπ型フィルタで構成されている。そして、負荷側のフィルタ回路４８は、コントローラ部４３とモータ５との間に配置されている。この場合、フィルタ回路４８は、コイル４９及びコンデンサ５０のＬＣフィルタで構成されている。

また、制御回路４２は、ＦＥＴ８にゲート信号を出力することで、ＦＥＴ３のオフ期間にＦＥＴ８をオンさせて、第９実施例と同様に同期整流を行う。以上のように構成される場合も、第１〜第８実施例と同様にして、コンデンサ４６，４７，５０のリードインダクタンスを調整し、それぞれの周波数共振点がＡＭラジオ周波数帯の中心に一致するように周波数特性を調整する。

また、図１５は、フィルタ回路４４，４８のその他バリエーションを示しており、（ａ）のように電源線，グランド線間に１つのコンデンサを接続するだけでも良く、（ｂ）のように２つのコイルと１つのコンデンサによりＴ型フィルタを構成したり、（ｃ）のようにフィルタ回路４８の構成を２段（２次フィルタ）にしても良い。フィルタ回路４４，４８に同じタイプを選択しても良いし、フィルタ回路４４，４８の何れか一方だけを設けても良い。

（第１１実施例）
図１６は本発明の第１１実施例を示すもので、第１０実施例の構成を、ロウサイド駆動方式に適用したものである。負荷制御装置５１では、コントローラ部５２において、ＦＥＴ３は電源線とグランド線との間に接続されており、ＦＥＴ８はグランド線に挿入されている。そして、制御回路４２Ｌは、第９実施例と同様にスイッチング制御及び同期整流制御を行う。電源側のフィルタ回路４４は第１０実施例と同様の構成であり、負荷側のフィルタ回路５３は、電源線に挿入されていたコイル４９をグランド線に挿入したＬＣフィルタである。

以上のように構成される第１１実施例による場合も、第１０実施例と同様の効果が得られる。そして、負荷制御装置５１についても、フィルタ回路４４，５３のバリエーションを図１５と同様に選択できる。但し、図１５（ｂ），（ｃ）については、コイルの挿入位置をグランド線側とする。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
第８実施例において、スルーホールの配置数や配置形態は、適宜変更して実施すれば良い。
コンデンサの共振点を中心に一致させる周波数帯は、ＡＭラジオに限ることなく、個別の設計に応じてスイッチングノイズの影響を回避する必要がある周波数帯を選択すれば良い。
負荷はモータ５に限ることなく、ランプなどの誘導性の負荷や、或いはヒータのような抵抗性の負荷であっても良い。
半導体スイッチング素子は、ＦＥＴに限ることなく、バイポーラトランジスタやＩＧＢＴなどでも良い。

図面中、１は負荷制御装置、２はバッテリ（電源）、３はＰチャネルＭＯＳＦＥＴ３（半導体スイッチング素子）、４はコイル、５は直流モータ（負荷）、７はコイル、８はＮチャネルＭＯＳＦＥＴ（半導体スイッチング素子）、１０〜１２はコンデンサ、１０Ｌ〜１２Ｌはリード、２０はリードフレーム（配線接続部）、２１は冗長接続部（リード部分）、２２はコンデンサ、２３は配線パターン（配線接続部）、２４は冗長接続部（リード部分）、２５はランド（リード部分）、２６，２７はスルーホール（リード部分）、２８は配線パターン（リード部分）、２９はグランドパターン、３１はボンディングワイヤ（リード部分）、３２は配線パターン（配線接続部）、３３〜３６はスルーホール（リード部分）、３７〜３９は配線パターン（リード部分）、４０，４１は負荷制御装置、４４はフィルタ回路、４５はコイル、４６，４７はコンデンサ、４８はフィルタ回路、４９はコイル、５０はコンデンサ、５１は負荷制御装置、５３はフィルタ回路を示す。

Claims (10)

1. 電源とグランドとの間に、負荷と共に直列に接続される半導体スイッチング素子をＰＷＭ（Pulse Width Modulation）制御することで、前記負荷に対する通電を制御する負荷制御装置において、
   前記半導体スイッチング素子がスイッチング動作する場合に発生するノイズを低減するため、電源とグランドとの間，若しくは前記負荷の一端と電源又はグランドとの間に接続される１つ以上のコンデンサを備え、
   前記コンデンサは、インピーダンスが最低になる周波数共振点が、前記ノイズの影響を低減する対象となる周波数帯の中心に一致するように、回路に接続されるリード部分のインダクタンスが調整されており、
   前記リード部分は、前記回路をなす主たる配線接続部より突出して伸びる冗長接続部により構成され、
   前記回路が多層基板上に構成され、内層に位置する電源層又はグランド層において、前記冗長接続部が配置されている部分は、電源パターン又はグランドパターンが除去されていることを特徴とする負荷制御装置。
2. 前記コンデンサがディスクリート素子であり、前記リード部分は、前記コンデンサのリードで構成されていることを特徴とする請求項１記載の負荷制御装置。
3. 前記リード部分は、スルーホールを介して基板の両面で接続される配線パターンで構成されていることを特徴とする請求項１又は２記載の負荷制御装置。
4. 前記リード部分は、前記スルーホールを複数個設け、それらを連続して接続することで構成されていることを特徴とする請求項３記載の負荷制御装置。
5. 前記リード部分は、ボンディングワイヤで構成されていることを特徴とする請求項１乃至４の何れか１項に記載の負荷制御装置。
6. 電源とグランドとの間に、負荷と共に直列に接続される半導体スイッチング素子をＰＷＭ（Pulse Width Modulation）制御することで、前記負荷に対する通電を制御する負荷制御装置に対し、前記半導体スイッチング素子がスイッチング動作する場合に発生するノイズを低減するため、電源とグランドとの間，若しくは前記負荷の一端と電源又はグランドとの間に１つ以上のコンデンサを接続し、
   前記コンデンサを回路に接続するリード部分を、前記回路をなす主たる配線接続部より突出して伸びる冗長接続部として、
   前記回路を多層基板上に構成する際に、内層に位置する電源層又はグランド層において、前記冗長接続部が配置されている部分は、電源パターン又はグランドパターンを除去しておき、
   前記コンデンサのインピーダンスが最低になる周波数共振点を、前記ノイズの影響を低減する対象となる周波数帯の中心に一致させるように、前記冗長接続部の長さを調整してインダクタンスを調整することを特徴とするコンデンサのインピーダンス調整方法。
7. 前記コンデンサがディスクリート素子で、前記リード部分は、前記コンデンサのリードであり、前記コンデンサのリードの長さを調整することを特徴とする請求項６記載のコンデンサのインピーダンス調整方法。
8. 前記リード部分は、スルーホールを介して基板の両面で接続される配線パターンであることを特徴とする請求項６又は７記載のコンデンサのインピーダンス調整方法。
9. 前記スルーホールを複数個設け、それらを連続して接続することで調整することを特徴とする請求項８記載のコンデンサのインピーダンス調整方法。
10. 前記リード部分は、ボンディングワイヤであり、前記ボンディングワイヤの長さを調整することを特徴とする請求項６乃至９の何れか１項に記載のコンデンサのインピーダンス調整方法。

Images