JP5270173B2 - 半導体装置及びノイズ計測方法 - Google Patents
半導体装置及びノイズ計測方法 Download PDFInfo
- Publication number
- JP5270173B2 JP5270173B2 JP2007556741A JP2007556741A JP5270173B2 JP 5270173 B2 JP5270173 B2 JP 5270173B2 JP 2007556741 A JP2007556741 A JP 2007556741A JP 2007556741 A JP2007556741 A JP 2007556741A JP 5270173 B2 JP5270173 B2 JP 5270173B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- noise
- analysis target
- noise information
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000000691 measurement method Methods 0.000 title claims description 7
- 238000004891 communication Methods 0.000 claims description 44
- 238000000605 extraction Methods 0.000 claims description 41
- 239000000284 extract Substances 0.000 claims description 18
- 230000007257 malfunction Effects 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 20
- 230000015654 memory Effects 0.000 description 15
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000000737 periodic effect Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 4
- 239000007787 solid Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101000797092 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) Probable acetoacetate decarboxylase 3 Proteins 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
この誤動作対策のため、装置内のノイズを直接計測してノイズ情報として外部出力するLSIが知られている(例えば、非特許文献1参照。)。
ここで、実線の矢印は観測データの流れを示し、点線の矢印は制御信号の流れを示している。
被観測ノード801からアナログ値のノイズ情報を入力すると、ADC811は、それをAD変換してメモリ814に記録する。また、カウンタ813は、クロック信号をカウントして時間情報としてメモリ814に記録する。遅延回路812は、ノイズ波形の周期性を仮定して、サンプリングするデータ数を削減する機能を有している。
"A Sampling Oscilloscope Macro Toward Feedback Physical Design Methodology", M. Takamiya, et al, Dig. Of Symp on VLSI Cirsuits, pp240-243
本発明はこのような点に鑑みてなされたものであり、非周期的なノイズ情報から、必要な情報のみを外部に出力する半導体装置を提供することを目的とする。
図1は、本実施の形態の半導体装置の概略構成図である。
ここで、実線の矢印は観測データの流れを示し、点線の矢印は制御の流れを示している。
半導体装置1内で発生するノイズ(電源ノイズや信号ノイズ)は、処理するデータや命令に起因して非周期的に発生する。
制御部3は、外部装置6からの命令に応じて、半導体装置1の各部が動作するための制御情報を送出する。
以下、半導体装置1の動作の概略を説明する。
外部装置6から、解析対象情報を要求する旨の命令が半導体装置1の通信部5に入力されると、通信部5はその命令を制御部3に転送する。ADC2は、制御部3の制御のもと、被観測ノードn1から入力されたアナログ値のノイズ情報を、デジタル値にAD変換する。解析対象情報抽出部4は、デジタル値に変換されたノイズ情報を入力して、解析対象情報を指定し、指定した解析対象情報のみをノイズ情報から抽出する。そして、通信部5は制御部3の制御のもと、解析対象情報抽出部4で抽出した解析対象情報を外部装置6に出力する。
まず、閾値を設定してノイズ情報から解析対象情報を抽出する機能を備えた半導体装置を、第1の実施の形態として説明する。
ここで、実線の矢印は観測データの流れを示し、点線の矢印は制御の流れを示している。
解析対象情報抽出部13aは、閾値記録部1301、比較部1302、カウンタ1303、記録部1304を有している。
カウンタ1303は、制御部12の制御のもと、クロック信号発生部15からのシステムクロックを計数する。これにより、ノイズ情報の発生タイミングを計数している。
以下、第1の実施の形態の半導体装置10aの動作を説明する。
縦軸は電圧[V]、横軸は時間である。なお、横軸の時間はシステムクロックごとのサイクル(例えば1ns)の精度で刻まれている。この時間はカウンタ1303の計数値で表すことができる。
次に、第2の実施の形態の半導体装置を説明する。
図2で示した第1の実施の形態の半導体装置10aと同一の構成要素については同一符号とし、説明を省略する。
カウンタ1305は、制御部12の制御のもと、クロック信号発生部15からのシステムクロックを計数する。これにより、ノイズ情報の発生タイミングを計数している。
終了値記録部1307は、ノイズ情報の抽出の終了タイミングを記録する。
なお、開始タイミングや終了タイミングは、具体的にはカウンタ1305のある計数値として記録され、例えば制御部12により変更可能である。
外部装置20から、解析対象情報を要求する旨の命令が半導体装置10bの通信部14に入力されると、通信部14はその命令を制御部12に転送する。ADC11は、制御部12の制御のもと、被観測ノードn10から入力されたアナログのノイズを、デジタルのノイズ情報に変換し、解析対象情報抽出部13bに入力する。
縦軸は電圧[V]、横軸は時間である。なお、横軸の時間はシステムクロックごとのサイクル(例えば1ns)の精度で刻まれている。この時間はカウンタ1305の計数値で表すことができる。
上記のような第2の実施の形態の半導体装置10bによれば、非周期的なノイズ情報から、所望の期間のノイズ情報を解析対象情報として抽出することができる。これにより、例えば、半導体装置10bが誤動作する期間がある程度特定されている場合、その期間におけるノイズ情報を抽出して解析することができる。また、このとき、通信部14は、必要な期間のノイズ情報のみ解析対象情報として出力するので、シリアル通信装置などの安価なものを用いることができる。
次に、第3の実施の形態の半導体装置を説明する。
図2で示した第1の実施の形態の半導体装置10aと同一の構成要素については同一符号とし、説明を省略する。
周波数成分演算部1311は、例えば、FFT(Fast Fourier Transform)を行い、ADC11から出力されたデジタル値のノイズ情報から、周波数記録部1312に記録された特定の周波数のノイズ情報を、解析対象情報として抽出する。
以下、第3の実施の形態の半導体装置10cの動作を説明する。
外部装置20から、解析対象情報を要求する旨の命令が半導体装置10cの通信部14に入力されると、通信部14はその命令を制御部12に転送する。ADC11は、制御部12の制御のもと、被観測ノードn10から入力されたアナログのノイズを、デジタルのノイズ情報に変換し、解析対象情報抽出部13cに入力する。
図7は、第4の実施の形態の半導体装置の構成図である。
図2で示した第1の実施の形態の半導体装置10aと同一の構成要素については同一符号とし、説明を省略する。
カウンタ1314_1〜1314_nは、入力されるノイズ情報の大きさごとに設けられている。
以下、第4の実施の形態の半導体装置10dの動作を説明する。
横軸がノイズ情報の大きさ(基準となる電圧値からの差分ΔV)であり、縦軸がノイズ発生頻度(カウンタ1314_1〜1314_nの計数値)である。
これにより、例えば、設計時において、ノイズが許容範囲内に収まっているか確認することなどができる。また、統計情報のみを解析対象情報として扱うため、通信部14は、シリアル通信装置などの安価なものを用いることができる。
図9は、ADCの詳細を示す構成図であり、(A)はデータ処理を行う回路ブロックを示し、(B)は(A)の各回路ブロックの動作を制御する制御レジスタを示す図である。
・DAC116の閾値電圧を設定する信号
・アナログコンパレータ115_1〜115_nの電源をオンまたはオフさせるnビットの信号
・MUX113が、どのノイズ情報を選択するか制御する信号(例えば4ビット)
・サンプルホールド/ピークホールド回路114a、114bにおいてサンプルホールドを用いるかピークホールドを用いるかを選択する1ビットの信号
・回路ブロック(マクロ)全体の電源をオンまたはオフさせる1ビットの信号
なお、これらの制御信号の他、図9(A)のサンプルホールド/ピークホールド回路114a、114b、アナログコンパレータ115_1〜115_n、FF117には、システムクロック(サンプリングクロック)が、前述したクロック信号発生部15から入力される。また、制御情報は、制御レジスタ118からスキャンクロックに応じて出力するようにしてもよい。
図10は、あるノイズ情報に対してAD変換を行う様子を示す図である。
例えば、閾値th3以下、閾値th4以上のノイズ情報を解析対象情報として抽出する場合、DAC116は閾値th3以下と、閾値th4以上の電圧レベルの範囲で複数の閾値を生成すればよい。この場合、アナログコンパレータ115_1〜115_nの数を削減できる。図10のように、抽出する電圧レベルの範囲で、6つの閾値th1、th2、th3、th4、th5、th6を設定した場合には、6つのアナログコンパレータ115_1〜115_6ですむ。図10のように、閾値th1、th2、th3、th4、th5、th6を設定した場合、FF117から出力される6ビットのデータは、例えば以下のようになる。
ノイズ情報が閾値th1より大きく閾値th2以下の場合(領域B)→(000001)
ノイズ情報が閾値th2より大きく閾値th3以下の場合(領域C)→(000011)
ノイズ情報が閾値th3より大きく閾値th4以下の場合(領域D)→(000111)
ノイズ情報が閾値th4より大きく閾値th5以下の場合(領域E)→(001111)
ノイズ情報が閾値th5より大きく閾値th6以下の場合(領域F)→(011111)
ノイズ情報が閾値th6より大きい場合(領域G)→(111111)
なお、解析対象情報として、例えば、閾値th4以上のノイズ情報のみ抽出する場合には、閾値th1、th2、th3は必要ないため、制御レジスタ118の制御のもと、例えば、閾値th1、th2、th3とノイズ情報を比較していたコンパレータ115_1、115_2、115_3の電源をオフすればよい。同様に、閾値th3以下のノイズ情報のみ抽出する場合には、コンパレータ115_4、115_5、115_6の電源をオフすればよい。
図11は、第5の実施の形態の半導体装置の構成図である。
第5の実施の形態の半導体装置200は、第1、第2及び第4の実施の形態の半導体装置の機能を集約したものである。
ADC201a、201bはそれぞれ、例えば、図9で示したように構成されており、スキャンクロックに応じて制御情報を入力し、システムクロック(サンプリングクロック)と制御情報に応じて、ノイズ情報をAD変換する。なお、第5の実施の形態の半導体装置200で、ADC201a、201bを2つ設けているのは、異なる場所でのノイズ情報を測定するためである。前段のADC201bに入力された制御情報は、スキャンクロックに応じて後段のADC201bにもスキャン入力される。また、ADC201bからは制御情報がスキャン出力される。なお、ADC201a、201bは、2以上あってもよい。
カウンタ211は、図示しないクロック信号発生部で発生したシステムクロックを計数する。図2のカウンタ1303、図4のカウンタ1305に相当する。カウンタ211の計数値は、外部からの制御によりリセット可能である。
2つのADC201a、201bに対応して設けられたメモリ216a、216bは、図2、図4の記録部1304、1310に相当する。メモリコントローラ217の制御に応じて、カウンタ211の計数値や、ADC201a、201bからのノイズ情報を記録する。
2つのADC201a、201bに対応して設けられたセレクタ218a、218bは、図7の選択部1313に相当し、ADC201a、201bから入力されるノイズ情報の大きさに応じて、いずれの統計情報用カウンタ219a_1〜219a_n、219b_1〜219b_nで計数を行うか選択する。
2 ADC
3 制御部
4 解析対象情報抽出部
5 通信部
6 外部装置
n1 被観測ノード
Claims (7)
- 半導体装置内で発生するノイズを計測する半導体装置において、
観測されるノイズ情報から誤動作の原因となるノイズを解析するための解析対象情報を指定し、指定した前記解析対象情報のみを前記ノイズ情報から抽出する解析対象情報抽出部と、
抽出した前記解析対象情報を外部出力する通信部と、を含み、
前記解析対象情報抽出部は、入力された前記ノイズ情報の値と所定の閾値とを比較し、前記閾値以下または前記閾値以上の大きさの前記ノイズ情報を前記解析対象情報として抽出し、クロック信号をもとに前記ノイズ情報の発生タイミングを示す計数値を前記ノイズ情報とともに前記解析対象情報として出力し、
前記解析対象情報抽出部は、更に、
前記クロック信号をもとに前記ノイズ情報の発生タイミングを計数するカウンタと、
前記ノイズ情報を抽出する開始タイミングを記録する開始値記録部と、
前記ノイズ情報の抽出の終了タイミングを記録する終了値記録部と、
前記カウンタの計数値と前記開始タイミングを比較して、前記計数値と前記開始タイミングが一致した場合に、前記ノイズ情報の記録開始信号を出力する第1の比較部と、
前記計数値と前記終了タイミングを比較して、前記計数値と前記終了タイミングが一致した場合に、前記ノイズ情報の記録終了信号を出力する第2の比較部と、
前記記録開始信号が入力されると前記ノイズ情報の記録を開始し、前記記録終了信号が入力されると前記ノイズ情報の記録を終了し、記録した前記ノイズ情報を前記解析対象情報として出力する記録部と、
を有することを特徴とする半導体装置。 - 前記ノイズ情報をアナログ−デジタル変換してから前記解析対象情報抽出部に入力するアナログ−デジタル変換器を更に有することを特徴とする請求項1記載の半導体装置。
- 前記アナログ−デジタル変換器は、前記ノイズ情報のうち、前記解析対象情報として抽出する前記ノイズ情報の電圧レベルの範囲で複数の閾値電圧を発生するデジタル−アナログ変換器と、
入力した前記ノイズ情報のアナログ値と、前記閾値電圧とを比較する複数のアナログコンパレータと、
を有することを特徴とする請求項2記載の半導体装置。 - 前記解析対象情報抽出部は、所定期間内の前記ノイズ情報を前記解析対象情報として抽出することを特徴とする請求項1記載の半導体装置。
- 前記解析対象情報抽出部は、特定の周波数成分の前記ノイズ情報を前記解析対象情報として抽出することを特徴とする請求項1記載の半導体装置。
- 半導体装置内で発生するノイズを計測する半導体装置において、
観測されるノイズ情報から誤動作の原因となるノイズを解析するための解析対象情報を指定し、指定した前記解析対象情報のみを前記ノイズ情報から抽出する解析対象情報抽出部と、
抽出した前記解析対象情報を外部出力する通信部と、を含み、
前記解析対象情報抽出部は、入力された前記ノイズ情報の値と所定の閾値とを比較し、前記閾値以下または前記閾値以上の大きさの前記ノイズ情報を前記解析対象情報として抽出し、クロック信号をもとに前記ノイズ情報の発生タイミングを示す計数値を前記ノイズ情報とともに前記解析対象情報として出力し、
前記解析対象情報抽出部は、前記ノイズ情報の大きさごとの発生頻度を示す統計情報を、前記解析対象情報として抽出すること、
を特徴とする半導体装置。 - 半導体装置内で発生するノイズを前記半導体装置内で計測するノイズ計測方法において、
観測されるノイズ情報から誤動作の原因となるノイズを解析するための解析対象情報を指定し、
入力された前記ノイズ情報の値と所定の閾値とを比較し、前記閾値以下または前記閾値以上の大きさの前記ノイズ情報を前記解析対象情報として抽出し、
クロック信号をもとに前記ノイズ情報の発生タイミングを計数し、
抽出する前記ノイズ情報の前記発生タイミングを示す計数値を前記ノイズ情報とともに前記解析対象情報として前記半導体装置の外部に出力し、
出力される前記ノイズ情報は、ノイズが許容範囲に収まっているか否かを確認するための前記ノイズ情報に対応する、前記ノイズ情報の大きさごとの発生頻度であること、
を特徴とするノイズ計測方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/301669 WO2007088603A1 (ja) | 2006-02-01 | 2006-02-01 | 半導体装置及びノイズ計測方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007088603A1 JPWO2007088603A1 (ja) | 2009-06-25 |
JP5270173B2 true JP5270173B2 (ja) | 2013-08-21 |
Family
ID=38327191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007556741A Expired - Fee Related JP5270173B2 (ja) | 2006-02-01 | 2006-02-01 | 半導体装置及びノイズ計測方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8060343B2 (ja) |
JP (1) | JP5270173B2 (ja) |
WO (1) | WO2007088603A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110054827A1 (en) * | 2009-08-26 | 2011-03-03 | Advantest Corporation, a Japanese Corporation | Test apparatus and method for modulated signal |
JP5560080B2 (ja) * | 2010-03-30 | 2014-07-23 | 京セラドキュメントソリューションズ株式会社 | 半導体装置 |
TWI483555B (zh) * | 2011-12-15 | 2015-05-01 | Silicon Motion Inc | 測試裝置以及類比至數位轉換器之測試方法 |
WO2021246405A1 (ja) * | 2020-06-01 | 2021-12-09 | 国立大学法人大阪大学 | 計測装置 |
JP2022168364A (ja) * | 2021-04-26 | 2022-11-08 | 富士通株式会社 | 半導体装置及びクロック制御方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334457A (ja) * | 1992-06-01 | 1993-12-17 | Fuji Elelctrochem Co Ltd | ノイズ解析装置 |
JP2004233235A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | ノイズ検知回路および情報処理装置 |
JP2005098981A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体集積回路装置、測定結果管理システム、及び管理サーバ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06130093A (ja) | 1992-10-16 | 1994-05-13 | Sony Corp | 電源電圧検出装置 |
EP1007983A4 (en) * | 1997-03-13 | 2000-07-12 | Wavecrest Corp | NOISE ANALYSIS IN REPETITIVE WAVE FORMS |
US6292517B1 (en) * | 1998-09-15 | 2001-09-18 | Tut Systems, Inc. | Method and apparatus for detecting a data signal on a carrier medium |
US7460499B2 (en) * | 2003-01-17 | 2008-12-02 | Texas Instruments Incorporated | Modulation noise estimation mechanism |
-
2006
- 2006-02-01 WO PCT/JP2006/301669 patent/WO2007088603A1/ja active Application Filing
- 2006-02-01 JP JP2007556741A patent/JP5270173B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-24 US US12/179,174 patent/US8060343B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334457A (ja) * | 1992-06-01 | 1993-12-17 | Fuji Elelctrochem Co Ltd | ノイズ解析装置 |
JP2004233235A (ja) * | 2003-01-31 | 2004-08-19 | Matsushita Electric Ind Co Ltd | ノイズ検知回路および情報処理装置 |
JP2005098981A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体集積回路装置、測定結果管理システム、及び管理サーバ |
Also Published As
Publication number | Publication date |
---|---|
WO2007088603A1 (ja) | 2007-08-09 |
US8060343B2 (en) | 2011-11-15 |
JPWO2007088603A1 (ja) | 2009-06-25 |
US20080306697A1 (en) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4153026B2 (ja) | Ad変換器およびad変換方法 | |
US7126515B1 (en) | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter | |
US9369137B2 (en) | Clock generation circuit, successive comparison A/D converter, and integrated circuit device | |
KR100972370B1 (ko) | 시간 아날로그-대-디지털 컨버터들을 위한 레일-대-레일지연 라인 | |
Park et al. | A 0.5-V fully synthesizable SAR ADC for on-chip distributed waveform monitors | |
US8587466B2 (en) | System and method for a successive approximation analog to digital converter | |
JP5657783B2 (ja) | データ処理システム | |
TWI770128B (zh) | 免於變動之晶粒上電壓降檢測器 | |
JP5270173B2 (ja) | 半導体装置及びノイズ計測方法 | |
JP2008157971A (ja) | サンプリングタイミング信号発生器 | |
KR20140041126A (ko) | 연속 근사 레지스터 아날로그 디지털 컨버터 | |
EP2842230A1 (en) | Method and apparatus for analog-to-digital converter | |
US10401391B1 (en) | Low overhead on chip scope | |
JP2019201394A (ja) | アナログデジタル変換器装置と被テスト信号発生方法 | |
Araga et al. | An on-chip waveform capturing technique pursuing minimum cost of integration | |
JP4266350B2 (ja) | テスト回路 | |
JP3960858B2 (ja) | アナログ/ディジタル信号変換方法 | |
US20110234282A1 (en) | Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope | |
US10326465B1 (en) | Analog to digital converter device and method for generating testing signal | |
JP2009236627A (ja) | 電圧測定装置、集積回路基板、及び、電圧測定方法 | |
JP6157483B2 (ja) | Ad変換器及び受信装置 | |
JP6036330B2 (ja) | ジッタモニタ回路 | |
US20130154860A1 (en) | Use of logic circuit embedded into comparator for foreground offset cancellation | |
US20090105993A1 (en) | Histogram generation with multiple increment read-modify-write cycles | |
US10951221B2 (en) | Testing an analog-to-digital converter using counters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120112 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5270173 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |