JP5265438B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5265438B2
JP5265438B2 JP2009089229A JP2009089229A JP5265438B2 JP 5265438 B2 JP5265438 B2 JP 5265438B2 JP 2009089229 A JP2009089229 A JP 2009089229A JP 2009089229 A JP2009089229 A JP 2009089229A JP 5265438 B2 JP5265438 B2 JP 5265438B2
Authority
JP
Japan
Prior art keywords
groove
underfill agent
semiconductor element
wiring board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009089229A
Other languages
English (en)
Other versions
JP2010245108A5 (ja
JP2010245108A (ja
Inventor
隆史 小澤
聖二 佐藤
和之 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009089229A priority Critical patent/JP5265438B2/ja
Priority to US12/751,296 priority patent/US8575765B2/en
Publication of JP2010245108A publication Critical patent/JP2010245108A/ja
Publication of JP2010245108A5 publication Critical patent/JP2010245108A5/ja
Application granted granted Critical
Publication of JP5265438B2 publication Critical patent/JP5265438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置としての半導体パッケージに関する。
半導体装置には、図６に示す様に、配線基板上に半導体素子が搭載された半導体パッケージ上に、他の半導体素子又は半導体装置等の電子部品が三次元実装された半導体装置が提案されている。図６（ａ）に示す半導体装置は、配線基板１００の一面側にフリップチップ方式によって搭載された半導体素子１０２上に積層された半導体素子１０４が、配線基板１００の一面側にワイヤ１０６，１０６・・によって電気的に接続されている。
また、図６（ｂ）に示すＰＯＰ構造の半導体装置も提案されている。図６（ｂ）に示す半導体装置は、配線基板２００の一面側にフリップチップ方式によって搭載された半導体素子２０２から成る第１半導体装置上に積層された第２半導体装置２０４が、配線基板２００の一面側に接続端子２０６，２０６・・によって電気的に接続されている。
かかる図６に示す半導体装置では、いずれも配線基板１００（２００）と半導体素子１０２（２０２）との隙間にはアンダーフィル剤１０８（２０８）が充填されている。
かかるアンダーフィル剤１０８（２０８）は、液状のアンダーフィル剤を搭載された半導体素子１０２（２０２）の近傍にノズル（図示せず）から滴下して、半導体素子１０２（２０２）と配線基板１００（２００）との隙間に充填する。
しかし、図６に示す半導体装置においても、その薄層化の要望に応えるべく、搭載された半導体素子と配線基板との隙間が狭くなり、滴下された液状のアンダーフィル剤が半導体素子と配線基板との隙間に進入し難くなる。このため、滴下された液状のアンダーフィル剤が、配線基板の外周縁方向に広がり易くなって、図６に示す配線基板１００（２００）の外周縁近傍に設けられている、ワイヤ１０６の端部が接続されるパッドや接続端子２０６が装着されるパッドがアンダーフィル剤によって部分的又は全面が被覆され易くなる。
かかる液状のアンダーフィル剤によってパッドの部分的又は全面が被覆される事態を防止しすべく、下記特許文献１には、図７（ａ）に示す半導体パッケージが提案されている。
図７に示す半導体パッケージでは、配線基板３００の一面側を被覆するソルダーレジスト３０２に、フリップチップ方式で搭載された半導体素子３０４と配線基板３００の外周縁との間に、半導体素子３０４とソルダーレジスト３０２との間の隙間に充填されなかった余剰のアンダーフィル剤３０８が配線基板３００の外周縁方向に広がることを防止する凹溝３０６が形成されている。
特開２００４−３４９３９９号公報
図７（ａ）に示す半導体パッケージによれば、図７（ｂ）に示す様に、余剰のアンダーフィル剤３０８の配線基板３００の外周縁方向への広がりは、凹溝３０６によって妨げられる。このため、配線基板３００の外周縁近傍に設けられているパッド３１０等の部材が、アンダーフィル剤によって部分的又は全面的に被覆されることを防止できる。
しかしながら、半導体パッケージには、薄層化の要請と共に小型化の要請があり、図７に示す半導体パッケージの如く、搭載された半導体素子３０４と配線基板３００の外周縁との間に、凹溝３０６を形成する隙間がなくなりつつある。
そこで、本発明は、配線基板の外周縁近傍に形成された部材が余剰のアンダーフィル剤によって被覆されないように、余剰のアンダーフィル剤の配線基板の外周縁方向への広がりを防止する凹溝を、搭載された半導体素子と配線基板との間に形成することを要し、小型化が困難な従来の半導体パッケージの課題を解決し、配線基板の外周縁近傍に形成された部材が余剰のアンダーフィル剤によって被覆されることがなく、且つ小型化が可能な半導体パッケージを提供することを目的とする。
本発明者等は、前記課題を解決すべく、図８に示す半導体パッケージを試作した。図８に示す半導体パッケージは、配線基板４００の一面側を覆うソルダーレジスト４０２に、長方形状の溝部４０６を形成し、溝部４０６の底面にパッド４０８，４０８・・から成るパッド群を形成した。このパッド４０８，４０８・・は、配線基板４００にフリップチップ方式によって搭載された半導体素子４０４上に積層される半導体素子とワイヤボンディングされるパッドである。
しかし、半導体素子４０４と溝部４０６との間のＡ位置に、ノズルから液状のアンダーフィル剤４１０の滴下を開始し、矢印の方向にノズルを移動させて、アンダーフィル剤４１０を半導体素子４０４と配線基板４００との隙間に充填したところ、図８に示す如く、余剰のアンダーフィル剤４１０が溝部４０６内に進入し、アンダーフィル剤４１０によって部分的又は全面が被覆されたパッド４０８が発生した。
ところで、溝部４０６にアンダーフィル剤４１０が進入開始した箇所について調査すると、ノズルから液状のアンダーフィル剤４１０の滴下を開始した箇所に近い溝部４０６の角部縁（図８に○印で示す角部縁）であることが判明した。
このため、本発明者等は、液状のアンダーフィル剤４１０の滴下を開始したＡ位置に近い溝部４０６の角部を鈍角にしたところ、溝部４０６内へのアンダーフィル剤４１０の進入を防止できることを見出し、本発明に到達した。
すなわち、本発明は、配線基板の一面側に形成されたフリップチップ搭載用パッドに半導体素子がフリップチップ方式で搭載され、前記半導体素子と前記配線基板との間にアンダーフィル剤が滴下されて充填された半導体装置であって、前記配線基板の一面側を被覆するソルダーレジストに溝部が形成され、前記溝部の底部には複数のパッドが形成され、前記溝部は、前記半導体素子の周縁部と前記配線基板の周縁部との間に、前記配線基板の周縁部に沿って配置され、前記アンダーフィル剤の滴下開始部は、前記半導体素子の周縁部と前記溝部との間であり、前記アンダーフィル剤の滴下開始部近傍の前記溝部の角部縁が、滴下されたアンダーフィル剤の溝部内への進入を防止できるように、鈍角又は円弧状に形成されていることを特徴とする半導体装置にある。
かかる本発明において、アンダーフィル剤の滴下開始部近傍の溝部の角部縁を鈍角とし、前記アンダーフィル剤の滴下開始近傍の複数の溝部同士を、前記溝部よりも幅狭の細幅溝部によって連結することによって、アンダーフィル剤の滴下開始近傍の溝部の角部よりも配線基板の外周縁側に位置する角部縁からのアンダーフィル剤の進入を防止できる。
また、前記溝部の底部に形成された複数のパッドは、前記半導体素子の上方に配置される電子部品と電気的に接続される。これによって、例えば、多数のワイヤボンディング用パッドが形成された溝部内に、アンダーフィル剤の進入を防止できる。
図８に示す半導体パッケージの如く、底面にパッド４０８，４０８・・から成るパッド群を形成した長方形状の溝部４０６では、液状のアンダーフィル剤の滴下を開始したＡ位置に近い溝部４０６の角部縁から内部にアンダーフィル剤４１０が進入し易い。
この現象は、滴下されたアンダーフィル剤４１０は、その滴下開始部に近い溝部４０６の角部縁に最初に接触する。この最初にアンダーフィル剤４１０が接触した角部縁の角度が直角である場合、角部縁の交点部にアンダーフィル剤４１０の表面張力が集中して、交点部に接触するアンダーフィル剤量が増加し、遂には交点部から溝部４０６内にアンダーフィル剤４１０が進入するものと考えられる。
この点、本発明では、底面にパッド群を形成した溝部のうち、アンダーフィル剤の滴下開始部近傍の溝部の角部縁を鈍角又は円弧状に形成することによって、溝部内にアンダーフィル剤が進入することを防止できる。
この現象は、液状のアンダーフィル剤の滴下を開始した滴下開始部に近い溝部の角部縁にアンダーフィル剤が接触しても、アンダーフィル剤の表面張力が分散され、角部縁に接触するアンダーフィル剤量を平均化できることによるものと推察される。
この様に、溝部内にアンダーフィル剤が進入することを防止できる結果、溝部内に進入したアンダーフィル剤によってパッドが部分的又は全面的に被覆されることによる不良率の低下を図ることができる。
本発明に係る半導体パッケージの一例を示す正面図である。 図１に示す半導体パッケージの部分拡大図である。 半導体素子と配線基板との間の隙間にアンダーフィル剤を充填した半導体パッケージの部分断面図である。 本発明に係る半導体パッケージの他の例を説明する部分拡大図である。 本発明に係る半導体パッケージの他の例を説明する正面図である。 電子部品として他の半導体素子又は半導体装置が三次元実装された半導体装置を説明する断面図である。 半導体素子と配線基板との間の隙間に充填したアンダーフィル剤の流出を防止する凹溝を形成した従来の半導体パッケージを説明する断面図及び正面図である。 本発明者がパッド群を底面に形成した溝部によって半導体素子と配線基板との間の隙間に充填したアンダーフィル剤の流出を防止できるか試作した半導体パッケージの正面図である。
本発明に係る半導体パッケージの一例を図１に示す。図１に示す半導体パッケージ１０は、配線基板１２の一面側を覆うソルダーレジスト１４に、溝部１６を形成し、溝部１６の底面にパッド１８，１８・・から成るパッド群を形成した。このパッド１８，１８・・は、配線基板１２にフリップチップ方式によって搭載された半導体素子２０上に積層される半導体素子とワイヤボンディングされるパッドである。かかる溝部１６は、搭載された半導体素子２０の各辺に対応して形成した。
この溝部１６，１６・・は、図１に示す様に、台形形状であって、短辺側が半導体素子２０側に位置するように形成されている。このため、溝部１６の角部縁の角度θは、図２に示すように鈍角に形成されている。
かかる図１に示す配線基板１２に搭載した半導体素子２０と配線基板１２との間の隙間にアンダーフィル剤２２を充填する際には、半導体素子２０と溝部１６との間であって、半導体素子２０の角部近傍、例えば図１に示すＡ位置でノズル（図示せず）から液状のアンダーフィル剤２２の滴下を開始し、ノズルからアンダーフィル剤２２を滴下しつつ、半導体素子２０の外周縁に沿って矢印方向にノズルを移動する。
この際に、ノズルからアンダーフィル剤２２の滴下を開始したＡ位置（滴下開始部）に近い溝部１６の角部縁に接触するアンダーフィル剤２２は、角部縁の交点部に集中せず分散し、角部縁の交点部からアンダーフィル剤２２が溝部１６内に進入することを防止できる。
この現象は、Ａ位置で滴下開始されたアンダーフィル剤２２は、Ａ位置に近い溝部１６の角部縁に接触する。この溝部１６の角部縁の角度θが鈍角であるため、角部縁の全体にアンダーフィル剤２２の表面張力が分散され、角部縁の交点部にアンダーフィル剤２２が集中することを防止できるためであると推察される。
この様にして、半導体素子２０と配線基板１２との間の隙間にアンダーフィル剤２２を充填することによって、図３（ａ）に示す様に、半導体素子２０と溝部１６との間のソルダーレジスト１４上に流出したアンダーフィル剤２２は、ソルダーレジスト１４上に留まっている。従って、溝部１６の底面には、パッド１８，１８・・の各上面が露出している。
かかるパッド１８，１８・・の各上面には、例えば図３（ａ）に示す様に、半導体素子２０上に搭載される半導体素子３０の電極端子に一端部が接続されたワイヤ３２の他端部が接続される。
或いは、パッド１８，１８・・の各上面は、図３（ｂ）に示す様に、半導体素子２０の上方に搭載される半導体装置４０と一端部が接続された接続端子４２の他端部が接続される。
図１及び図２に示す半導体パッケージの様に、溝部１６が台形形状であるため、図２に示す様に、液状のアンダーフィル剤２２が溝部１６の長辺側に回り込む場合がある。この場合、長辺側の角部縁の角度θ′が鋭角であるため、この角部縁の交点部からアンダーフィル剤２２が溝部１６内に進入するおそれがある。
この場合、図４に示す様に、アンダーフィル剤２２の滴下開始部であるＡ位置に近い、溝部１６，１６が、溝部１６よりも幅狭の細幅溝部２４、２４によって連結することによって、長辺側の角部縁の角度θ′を鈍角とすることができる。
尚、図４に示す細幅溝部２４、２４が直角に交差しているが、この交差部に到達するアンダーフィル剤２２の量は少なく、この交差部から細幅溝部２４、２４内にアンダーフィル剤２２が進入するおそれはない。
図１〜図４に示す半導体パッケージでは、溝部１６を台形形状としたが、図５に示す半導体パッケージの様に、溝部１６の端部形状を円弧状に形成することによって、ノズルから滴下した液状のアンダーフィル剤が溝部１６内に進入することを更に一層防止できる。この端部が円弧状に形成された溝部１６によれば、図２に示す様に、配線基板１２の周縁側に回り込んでくるアンダーフィル剤２２に対しても、溝部１６の角部縁を弧状に形成できる。このため、図４に示す細幅溝部２４、２４によって、溝部１６，１６を連結することを要しない。
また、図１〜図５に示す半導体パッケージでは、配線基板１２に搭載した半導体素子２０の各辺に対応して台形形状の溝部１６や端部が円弧状に形成された溝部１６を形成しているが、ノズルから液状のアンダーフィル剤２２の滴下を開始するＡ位置（滴下開始部）に近い溝部１６，１６を、台形形状の溝部１６や端部が円弧状に形成された溝部１６に形成することによって、溝部１６内へのアンダーフィル剤の進入を防止できる。
更に、図１〜図５に示す半導体パッケージでは、配線基板１２に搭載した半導体素子２０の各辺に対応して溝部１６が形成されているが、図７に示す様に、配線基板１２の一方側に片寄って半導体素子２０を搭載し、半導体素子２０の一方側のみに溝部１６を形成してもよい。
また、図１〜図５に示す半導体パッケージの溝部１６の角部縁に、鈍角に形成された複数の屈曲部が設けられていてもよい。
尚、半導体パッケージ１０上に三次元実装する電子部品としては、半導体素子、半導体装置の他に、チップコンデンサーやチップ抵抗等を用いることができる。
１０ 半導体パッケージ
１２ 配線基板
１４ ソルダーレジスト
１６ 溝部
１８ パッド
２０，３０ 半導体素子
２２ アンダーフィル剤
２４ 細幅溝部
３２ ワイヤ
４０ 半導体装置
４２ 接続端子

Claims (3)

  1. 配線基板の一面側に形成されたフリップチップ搭載用パッドに半導体素子がフリップチップ方式で搭載され、前記半導体素子と前記配線基板との間にアンダーフィル剤が滴下されて充填された半導体装置であって、
    前記配線基板の一面側を被覆するソルダーレジストに溝部が形成され、
    前記溝部の底部には複数のパッドが形成され、
    前記溝部は、前記半導体素子の周縁部と前記配線基板の周縁部との間に、前記配線基板の周縁部に沿って配置され、
    前記アンダーフィル剤の滴下開始部は、前記半導体素子の周縁部と前記溝部との間であり、
    前記アンダーフィル剤の滴下開始部近傍の前記溝部の角部縁が、滴下されたアンダーフィル剤の溝部内への進入を防止できるように、鈍角又は円弧状に形成されていることを特徴とする半導体装置。
  2. 前記溝部の角部縁が鈍角であって、前記アンダーフィル剤の滴下開始近傍の複数の溝部同士が、前記溝部よりも幅狭の細幅溝部によって連結されている請求項１記載の半導体装置。
  3. 前記溝部の底部に形成された複数のパッドは、前記半導体素子の上方に配置される電子部品と電気的に接続される請求項１又は請求項２記載の半導体装置。
JP2009089229A 2009-04-01 2009-04-01 半導体装置 Active JP5265438B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009089229A JP5265438B2 (ja) 2009-04-01 2009-04-01 半導体装置
US12/751,296 US8575765B2 (en) 2009-04-01 2010-03-31 Semiconductor package having underfill agent dispersion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009089229A JP5265438B2 (ja) 2009-04-01 2009-04-01 半導体装置

Publications (3)

Publication Number Publication Date
JP2010245108A JP2010245108A (ja) 2010-10-28
JP2010245108A5 JP2010245108A5 (ja) 2012-03-29
JP5265438B2 true JP5265438B2 (ja) 2013-08-14

Family

ID=42825500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089229A Active JP5265438B2 (ja) 2009-04-01 2009-04-01 半導体装置

Country Status (2)

Country Link
US (1) US8575765B2 (ja)
JP (1) JP5265438B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766461B1 (en) * 2013-01-16 2014-07-01 Texas Instruments Incorporated Substrate with bond fingers
TW201614778A (en) * 2014-10-03 2016-04-16 Powertech Technology Inc Semiconductor packaging structure
CN109786273B (zh) * 2017-11-14 2021-02-12 中芯国际集成电路制造(上海)有限公司 集成电路结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292033B1 (ko) * 1998-05-13 2001-07-12 윤종용 반도체칩패키지및그제조방법
JP4727850B2 (ja) * 2001-06-21 2011-07-20 ローム株式会社 半導体電子部品
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
US6555924B2 (en) * 2001-08-18 2003-04-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash preventing mechanism and fabrication method thereof
US20040155358A1 (en) * 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
JP2004349399A (ja) 2003-05-21 2004-12-09 Nec Corp 部品実装基板
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
JP4142680B2 (ja) * 2005-10-28 2008-09-03 ハリマ化成株式会社 はんだバンプ形成方法
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
US7808089B2 (en) * 2007-12-18 2010-10-05 National Semiconductor Corporation Leadframe having die attach pad with delamination and crack-arresting features

Also Published As

Publication number Publication date
US8575765B2 (en) 2013-11-05
JP2010245108A (ja) 2010-10-28
US20100252938A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
JP4438006B2 (ja) 半導体装置及び半導体装置の製造方法
JP5164599B2 (ja) 半導体パッケージ、半導体パッケージの製造方法、電子システムの製造方法、および、電子システム
KR101070277B1 (ko) 반도체 장치
CN104134651B (zh) 半导体装置
JP5265438B2 (ja) 半導体装置
US8304918B2 (en) Method for manufacturing electronic device and electronic device
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
US7149091B2 (en) Electronic circuit device
US11837569B2 (en) Semiconductor device and manufacturing method thereof
US7968997B2 (en) Semiconductor device
JP2017175018A (ja) 半導体装置
JP4435187B2 (ja) 積層型半導体装置
US10553558B2 (en) Semiconductor device
CN102646657A (zh) 凸块和具有凸块的半导体器件
JP2010245108A5 (ja)
TW201114008A (en) Fabricating method of back-to-back chip assembly with flip-chip and wire-bonding connections and its structure
TWI394252B (zh) 封裝基板結構
US11430706B2 (en) Packaging structure
JP6182928B2 (ja) 半導体装置
KR20220048129A (ko) 서포터를 포함한 스택 패키지
CN116547791A (zh) 一种芯片封装以及芯片封装的制备方法
KR101534849B1 (ko) 플립칩 패키지 및 그 제조방법
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
JP2013030568A (ja) 半導体装置
US20170110387A1 (en) Semiconductor device with heat information mark

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5265438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150