JP5263887B2 - 自動調整発振器 - Google Patents
自動調整発振器 Download PDFInfo
- Publication number
- JP5263887B2 JP5263887B2 JP2009104479A JP2009104479A JP5263887B2 JP 5263887 B2 JP5263887 B2 JP 5263887B2 JP 2009104479 A JP2009104479 A JP 2009104479A JP 2009104479 A JP2009104479 A JP 2009104479A JP 5263887 B2 JP5263887 B2 JP 5263887B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- frequency
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 72
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 230000003247 decreasing effect Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、出力する周波数を自動的に調整する自動調整発振器に関する。
従来、ＲＣ発振器は、半導体製品において広く使われている。この理由は、安価なクロックソースであり、抵抗値及びキャパシタンスを変更することにより様々な周波数を発生できるという利点による。しかしながら、発振器を構成する回路内に発生する遅延が、発振周波数に影響を及ぼしてしまうという問題点があった。この遅延時間は、電源電圧、環境温度や製造プロセス等に依存する。このため、実際の使用では、低周波数や低精度のものに用途が限定されていた。
そこで、高精度で発振するＲＣ発振器が検討されている（例えば、特許文献１参照。）。この特許文献１に記載の発振器は、抵抗器及びキャパシタを用いており、抵抗値及びキャパシタンスで規定される時定数を有している。この発振器においては、従来と異なり、ＲＣ回路自体を周波数発生のために使用しない。この代わりに、ＲＣ時定数と他の発振回路を用いて発生させた周波数から生成した期間とを比較して、比較した結果に応じてＲＣ発振回路全体の周波数の自動調整を行なう。
しかし、上述した特許文献１に記載の発振器では、発振周波数を調整するための電圧信号を生成するチャージポンプが必要である。加えて、この発振器は、周波数を常に自動調整する構成になっているため、常に電力を消費することになる。
本発明は、上述した問題に鑑みてなされ、その目的は、効率的に出力周波数の精度を高くすることのできる自動調整発振器を提供することにある。
上記課題を解決するために、本発明は、調整値に応じた周波数を出力する発振回路と、予め定めた時定数に応じて単調変化する第１電圧を出力する第１電圧供給回路と、前記発振回路からの出力信号の周波数に応じたスイッチング動作によって変化する第２電圧を出力する第２電圧供給回路と、前記第１電圧が変化開始時刻から基準電圧に到達するまでの基準時間に対して、前記第２電圧が前記変化開始時刻から前記基準電圧に到達するまでの時間の差分に応じた調整値を前記発振回路に供給する調整値生成回路とを含むことを要旨とする。第１電圧は、時定数に応じて単調変化するので、発振回路の周波数に関係なく、第１電圧が変化開始時刻から基準電圧に到達するまでの基準時間は常に一定になる。一方、第２電圧は、出力信号の周波数に応じたスイッチング動作によって変化するので、第２電圧が変化開始時刻から基準電圧に到達するまでの時間は、周波数に応じて変化する。従って、第２電圧が基準電圧になるまでの時間を基準時間と等しくなるように発振回路の周波数を調整することにより、発振器は周波数を自動的に調整することができる。従って、チャージポンプを用いずに、より高い精度の周波数を出力することができる。
本発明は、調整値生成回路は、前記第１電圧と前記基準電圧とを比較し、前記第１電圧
が前記基準電圧になったことを識別する第１識別信号を出力する第１比較器と、前記第２電圧と前記基準電圧とを比較し、前記第２電圧が前記基準電圧になったことを識別する第２識別信号を出力する第２比較器と、前記第１識別信号と前記第２識別信号とが供給され、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、前記調整用アップダウンカウンタは、前記第２識別信号を受信するより前に、前記第１識別信号を受信した場合には、前記第２識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、前記第１識別信号を受信するより前に、前記第２識別信号を受信した場合には、前記第１識別信号を受信するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを要旨とする。このため、一度の調整において、第２電圧が基準電圧に到達するまでの時間と、基準時間との時間差におけるパルス信号の数が減算又は加算されて、計数値が更新される。発振回路は、更新された計数値に応じた調整値を取得する。従って、一度の調整で、周波数を調整するためのより適切な調整値を発振回路に提供することができる。よって、短時間で、周波数を自動的に調整することができるので、より高い精度の周波数を迅速に出力することができる。
が前記基準電圧になったことを識別する第１識別信号を出力する第１比較器と、前記第２電圧と前記基準電圧とを比較し、前記第２電圧が前記基準電圧になったことを識別する第２識別信号を出力する第２比較器と、前記第１識別信号と前記第２識別信号とが供給され、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、前記調整用アップダウンカウンタは、前記第２識別信号を受信するより前に、前記第１識別信号を受信した場合には、前記第２識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、前記第１識別信号を受信するより前に、前記第２識別信号を受信した場合には、前記第１識別信号を受信するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを要旨とする。このため、一度の調整において、第２電圧が基準電圧に到達するまでの時間と、基準時間との時間差におけるパルス信号の数が減算又は加算されて、計数値が更新される。発振回路は、更新された計数値に応じた調整値を取得する。従って、一度の調整で、周波数を調整するためのより適切な調整値を発振回路に提供することができる。よって、短時間で、周波数を自動的に調整することができるので、より高い精度の周波数を迅速に出力することができる。
本発明は、前記第１比較器及び前記第２比較器は、同じ回路特性を有していることを要旨とする。このため、第１比較器及び第２比較器は、第１電圧及び第２電圧が基準電圧に到達した場合に生じる検出誤差をほぼ同じにすることができる。従って、一度の調整で周波数を調整するためのより適切な調整値を発振回路に提供することができる。
本発明は、前記第１電圧供給回路は、抵抗器と第１キャパシタとが直列に構成されており、抵抗器と第１キャパシタとの第１接続ノードの電圧が第１電圧として機能し、前記第２電圧供給回路は、前記出力信号の周波数に応じて交互に切断及び接続を行なう第１スイッチング手段及び第２スイッチング手段を直列に配置し、前記第１スイッチング手段は、高電位ラインに接続されており、前記第２スイッチング手段は、第２キャパシタを介して低電位ラインに接続されており、前記第１スイッチング手段と前記第２スイッチング手段との間には、前記第２キャパシタと並列に第３キャパシタが接続されており、前記第２スイッチング手段と前記第２キャパシタとの第２接続ノードの電圧が第２電圧として機能することを要旨とする。このため、第１電圧供給回路及び第２電圧供給回路を、簡単な構成で実現することができる。
本発明は、前記第１接続ノード及び前記第２接続ノードには、前記変化開始時刻よりも前に、前記第１電圧及び前記第２電圧を、予め定めた初期値にするためのリセット回路を接続したことを要旨とする。このため、第１電圧及び第２電圧は、変化開始時刻よりも前に強制的に初期値電圧に設定される。従って、第１電圧及び前記第２電圧は、この初期値電圧から必ず変化するので、基準時間に対して第２電圧が基準電圧に到達するまでの時間の差分をより正確に検出することができる。
本発明によれば、チャージポンプを用いずに、発振器は発振回路から出力される周波数を自動的に調整して、より高精度の周波数を出力することができる。
（第１実施形態）
以下、本発明を具体化した第１実施形態の発振器１０について図１〜図３を用いて説明する。
以下、本発明を具体化した第１実施形態の発振器１０について図１〜図３を用いて説明する。
図１に示すように、本実施形態の発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４、リセット回路１５及び調整値生成回路１６を備えている。この発振器１０は、発振回路１１の周波数ｆ０を調整する調整時に、充電期間及びロード・リセット期間から構成される１サイクルを、調整期間が経過するまで繰り返して行なう。そして、発振器１０は、予め定めた調整期間が経過したときの周波数ｆ０を調整後の周波数として出力する。
この発振器１０には、タイミング制御部（図示せず）が設けられている。このタイミング制御部は、外部からの調整開始信号を取得した場合、充電期間及びロード・リセット期間を開始する信号を出力する。具体的には、タイミング制御部は、充電期間になった場合（変化開始時刻）には、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２を第２電圧供給回路１４に供給し、第２電圧供給回路１４の後述するキャパシタＣ２，Ｃ３を充電する。更に、タイミング制御部は、充電期間が終了してロード・リセット期間になった場合に、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。そして、タイミング制御部は、ロード信号ＬＳ１を出力してから予め定めた第２の所定時間経過後、リセット回路１５にリセット信号を供給する。タイミング制御部は、リセット信号を出力してから予め定めたリセット期間終了後に、再び、充電期間を開始する。また、このタイミング制御部は、周波数ｆ０の調整を終了する調整期間を記憶しており、調整期間が経過するまで、ロード信号ＬＳ１及びリセット信号の出力を繰り返して行なう。
（発振回路１１）
図１に示す発振回路１１は、例えば、公知の電圧制御発振回路により構成されており、周波数ｆ０の出力信号を出力する。この発振回路１１は、複数のデータ線を介して調整値生成回路１６に接続されている。発振回路１１は、これらデータ線を介して調整データを取得し、この調整データにより表わされる調整値に応じて出力信号の周波数ｆ０を調整する。本実施形態では、発振回路１１は、データ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４によって、「３２」段階の調整値を取得可能となっている。本実施形態の発振回路１１は、アップした調整値を取得した場合には、出力信号の周波数ｆ０を低くし、ダウンした調整値を取得した場合には、出力信号の周波数ｆ０を高くする。更に、この発振回路１１の出力信号に対応するパルス信号Ｓ１，Ｓ２が、第２電圧供給回路１４に供給される。ここで、パルス信号Ｓ１，Ｓ２は、出力信号の周波数に同期してハイレベル又はローレベルを繰り返す信号である。また、パルス信号Ｓ１は、パルス信号Ｓ２に対して反転信号になっている。具体的には、パルス信号Ｓ１は、パルス信号Ｓ２がハイレベルの場合にはローレベル、パルス信号Ｓ２がローレベルの場合にはハイレベルとなる。
図１に示す発振回路１１は、例えば、公知の電圧制御発振回路により構成されており、周波数ｆ０の出力信号を出力する。この発振回路１１は、複数のデータ線を介して調整値生成回路１６に接続されている。発振回路１１は、これらデータ線を介して調整データを取得し、この調整データにより表わされる調整値に応じて出力信号の周波数ｆ０を調整する。本実施形態では、発振回路１１は、データ信号Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４によって、「３２」段階の調整値を取得可能となっている。本実施形態の発振回路１１は、アップした調整値を取得した場合には、出力信号の周波数ｆ０を低くし、ダウンした調整値を取得した場合には、出力信号の周波数ｆ０を高くする。更に、この発振回路１１の出力信号に対応するパルス信号Ｓ１，Ｓ２が、第２電圧供給回路１４に供給される。ここで、パルス信号Ｓ１，Ｓ２は、出力信号の周波数に同期してハイレベル又はローレベルを繰り返す信号である。また、パルス信号Ｓ１は、パルス信号Ｓ２に対して反転信号になっている。具体的には、パルス信号Ｓ１は、パルス信号Ｓ２がハイレベルの場合にはローレベル、パルス信号Ｓ２がローレベルの場合にはハイレベルとなる。
（第１電圧供給回路１３）
第１電圧供給回路１３は、抵抗器Ｒ１とキャパシタＣ１とを直列に接続して構成されている。抵抗器Ｒ１は高電位ラインに接続され、キャパシタＣ１は低電位ラインに接続され
る。高電位ラインには、高電位の電源電圧ＶＤＤが印加され、低電位ラインには、低電位の電源電圧が印加されている。本実施形態では、抵抗器Ｒ１とキャパシタＣ１とが接続される第１ノードＮＤ１が第１接続ノードとなる。この第１ノードＮＤ１の電圧が第１電圧Ｖ１となる。
第１電圧供給回路１３は、抵抗器Ｒ１とキャパシタＣ１とを直列に接続して構成されている。抵抗器Ｒ１は高電位ラインに接続され、キャパシタＣ１は低電位ラインに接続され
る。高電位ラインには、高電位の電源電圧ＶＤＤが印加され、低電位ラインには、低電位の電源電圧が印加されている。本実施形態では、抵抗器Ｒ１とキャパシタＣ１とが接続される第１ノードＮＤ１が第１接続ノードとなる。この第１ノードＮＤ１の電圧が第１電圧Ｖ１となる。
また、抵抗器Ｒ１の抵抗値及びキャパシタＣ１のキャパシタンスは、第１電圧Ｖ１が、予め定められた基準時間ｔ１で基準電圧Ｖrefに到達する時定数となるように設定されて
いる。この基準時間ｔ１は、調整後の周波数ｆ０が出力されている場合に第２電圧供給回路１４で生成される第２電圧Ｖ２が基準電圧Ｖrefに到達するための目標時間である。
いる。この基準時間ｔ１は、調整後の周波数ｆ０が出力されている場合に第２電圧供給回路１４で生成される第２電圧Ｖ２が基準電圧Ｖrefに到達するための目標時間である。
（第２電圧供給回路１４）
第２電圧供給回路１４は、スイッチドキャパシタ回路ＳＣ１とキャパシタＣ２とを直列に接続して構成されている。スイッチドキャパシタ回路ＳＣ１は、高電位ラインに接続され、キャパシタＣ２は低電位ラインに接続される。そして、スイッチドキャパシタ回路ＳＣ１は、このキャパシタＣ２に、所定の電流を供給する抵抗器と等価な回路として機能する。スイッチドキャパシタ回路ＳＣ１とキャパシタＣ２とが接続される第２ノードＮＤ２が第２接続ノードとなる。この第２ノードＮＤ２の電圧が第２電圧Ｖ２となる。また、本実施形態では、キャパシタＣ２のキャパシタンスは、第１電圧供給回路１３のキャパシタＣ１のキャパシタンスと同じ値に設定されている。
第２電圧供給回路１４は、スイッチドキャパシタ回路ＳＣ１とキャパシタＣ２とを直列に接続して構成されている。スイッチドキャパシタ回路ＳＣ１は、高電位ラインに接続され、キャパシタＣ２は低電位ラインに接続される。そして、スイッチドキャパシタ回路ＳＣ１は、このキャパシタＣ２に、所定の電流を供給する抵抗器と等価な回路として機能する。スイッチドキャパシタ回路ＳＣ１とキャパシタＣ２とが接続される第２ノードＮＤ２が第２接続ノードとなる。この第２ノードＮＤ２の電圧が第２電圧Ｖ２となる。また、本実施形態では、キャパシタＣ２のキャパシタンスは、第１電圧供給回路１３のキャパシタＣ１のキャパシタンスと同じ値に設定されている。
スイッチドキャパシタ回路ＳＣ１は、高電位ラインに接続された第１スイッチング手段ＳＷ１と、この第１スイッチング手段ＳＷ１とキャパシタＣ２とに接続された第２スイッチング手段ＳＷ２と、第１及び第２スイッチング手段ＳＷ１，ＳＷ２の接続ノードに接続されたキャパシタＣ３とを備えている。キャパシタＣ３は、低電位ラインに接続されており、第２スイッチング手段ＳＷ２及びキャパシタＣ２に対して並列に接続されている。
第１スイッチング手段ＳＷ１は、パルス信号Ｓ１がハイレベルの場合に、高電位ラインとキャパシタＣ３とを接続し、パルス信号Ｓ１がローレベルの場合に、高電位ラインとキャパシタＣ３とを切り離す。
第２スイッチング手段ＳＷ２は、パルス信号Ｓ２がハイレベルの場合に、キャパシタＣ３とキャパシタＣ２とを接続し、パルス信号Ｓ２がローレベルの場合に、キャパシタＣ３とキャパシタＣ２とを切り離す。
従って、パルス信号Ｓ１がハイレベルでパルス信号Ｓ２がローレベルの場合には、高電位の電源電圧ＶＤＤによってキャパシタＣ３が充電される。また、パルス信号Ｓ１がローレベルでパルス信号Ｓ２がハイレベルの場合には、充電されたキャパシタＣ３によってキャパシタＣ２が充電される。そして、第１及び第２スイッチング手段ＳＷ１，ＳＷ２の切断及び接続を繰り返して行なうことによって、キャパシタＣ２は徐々に充電されて、第２電圧Ｖ２が徐々に上昇する。
本実施形態では、第２電圧供給回路１４のキャパシタＣ２，Ｃ３は、パルス信号Ｓ１，Ｓ２を予め定めた回数（図２（ａ）及び図３（ａ）に示すように５０カウント）分が供給された場合に、第２電圧Ｖ２が基準電圧Ｖrefになる値に設定される。
（リセット回路１５）
第１電圧供給回路１３の第１ノードＮＤ１及び第２電圧供給回路１４の第２ノードＮＤ２には、リセット回路１５が接続されている。このリセット回路１５は、リセット信号に応じて、キャパシタＣ１，Ｃ２に蓄積した電荷を放電して、第１電圧Ｖ１及び第２電圧Ｖ２を低電位ラインの電圧（初期値）にリセットする。具体的には、このリセット回路１５
は、タイミング制御部からリセット信号を取得した場合、第１ノードＮＤ１及び第２ノードＮＤ２を低電位ラインに接続して、第１電圧Ｖ１及び第２電圧Ｖ２を初期値の電圧にする。そして、リセット信号に対応したリセット期間が終了した場合、このリセット回路１５は、キャパシタＣ２，Ｃ３の放電を停止する。
第１電圧供給回路１３の第１ノードＮＤ１及び第２電圧供給回路１４の第２ノードＮＤ２には、リセット回路１５が接続されている。このリセット回路１５は、リセット信号に応じて、キャパシタＣ１，Ｃ２に蓄積した電荷を放電して、第１電圧Ｖ１及び第２電圧Ｖ２を低電位ラインの電圧（初期値）にリセットする。具体的には、このリセット回路１５
は、タイミング制御部からリセット信号を取得した場合、第１ノードＮＤ１及び第２ノードＮＤ２を低電位ラインに接続して、第１電圧Ｖ１及び第２電圧Ｖ２を初期値の電圧にする。そして、リセット信号に対応したリセット期間が終了した場合、このリセット回路１５は、キャパシタＣ２，Ｃ３の放電を停止する。
（調整値生成回路１６）
本実施形態における調整値生成回路１６は、第１電圧Ｖ１が基準電圧Ｖrefになった基
準時間ｔ１と、第２電圧Ｖ２が基準電圧Ｖrefになった時間ｔ２との時間差（Δｔ１，Δ
ｔ２）に応じた調整値を、データ信号Ｄ０〜Ｄ４を介して発振回路１１に供給する。具体的には、調整値生成回路１６は、第１比較器ＣＭ１、第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備えている。本実施形態においては、第１比較器ＣＭ１及び第２比較器ＣＭ２は、同じ回路特性（オフセット電圧及び遅延特性等）を有している。
本実施形態における調整値生成回路１６は、第１電圧Ｖ１が基準電圧Ｖrefになった基
準時間ｔ１と、第２電圧Ｖ２が基準電圧Ｖrefになった時間ｔ２との時間差（Δｔ１，Δ
ｔ２）に応じた調整値を、データ信号Ｄ０〜Ｄ４を介して発振回路１１に供給する。具体的には、調整値生成回路１６は、第１比較器ＣＭ１、第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備えている。本実施形態においては、第１比較器ＣＭ１及び第２比較器ＣＭ２は、同じ回路特性（オフセット電圧及び遅延特性等）を有している。
第１比較器ＣＭ１の非反転入力端子は、第１ノードＮＤ１に接続されており、反転入力端子には、基準電圧Ｖrefが印加されている。そして、第１比較器ＣＭ１は、第１電圧Ｖ
１と基準電圧Ｖrefとを比較する。第１比較器ＣＭ１は、第１電圧Ｖ１が基準電圧Ｖref以下の場合には、出力信号をローレベルとし、第１電圧Ｖ１が基準電圧Ｖrefを超えた場合
には、出力信号をハイレベルにする。
１と基準電圧Ｖrefとを比較する。第１比較器ＣＭ１は、第１電圧Ｖ１が基準電圧Ｖref以下の場合には、出力信号をローレベルとし、第１電圧Ｖ１が基準電圧Ｖrefを超えた場合
には、出力信号をハイレベルにする。
第２比較器ＣＭ２の非反転入力端子は、第２ノードＮＤ２に接続されており、反転入力端子には、基準電圧Ｖrefが印加されている。そして、第２比較器ＣＭ２は、第２電圧Ｖ
２と基準電圧Ｖrefとを比較する。第２比較器ＣＭ２は、第２電圧Ｖ２が基準電圧Ｖref以下の場合には、出力信号をローレベルとし、第２電圧Ｖ２が基準電圧Ｖrefを超えた場合
には、出力信号をハイレベルにする。
２と基準電圧Ｖrefとを比較する。第２比較器ＣＭ２は、第２電圧Ｖ２が基準電圧Ｖref以下の場合には、出力信号をローレベルとし、第２電圧Ｖ２が基準電圧Ｖrefを超えた場合
には、出力信号をハイレベルにする。
第１比較器ＣＭ１の出力端子は、インバータＮ１の入力端子に接続されている。このインバータＮ１の出力端子は、第１論理積回路Ａ１の第１の入力端子に接続されている。更に、第１比較器ＣＭ１の出力端子は、第２論理積回路Ａ２の第１の入力端子に接続されている。
第２比較器ＣＭ２の出力端子は、インバータＮ２の入力端子に接続されている。このインバータＮ２の出力端子は、第２論理積回路Ａ２の第２の入力端子に接続されている。更に、この第２比較器ＣＭ２の出力端子は、第１論理積回路Ａ１の第２の入力端子に接続されている。
第１論理積回路Ａ１及び第２論理積回路Ａ２は、それぞれ２つの入力端子を有する。そして、第１論理積回路Ａ１は信号Ｘを出力し、第２論理積回路Ａ２は信号Ｙを出力する。第１論理積回路Ａ１から出力される信号Ｘは、２つの入力信号が両方ともハイレベルの場合にハイレベルになり、その他の場合にはローレベルになる。同様に、第２論理積回路Ａ２から出力される信号Ｙは、２つの入力信号が両方ともハイレベルの場合にハイレベルになり、その他の場合にはローレベルになる。
第１論理積回路Ａ１には、第１比較器ＣＭ１の出力信号の反転信号と、第２比較器ＣＭ２の出力信号とが供給される。このため、第１論理積回路Ａ１の信号Ｘは、第２電圧Ｖ２が基準電圧Ｖrefになってから、第１電圧Ｖ１が基準電圧Ｖrefになるまでの間、ハイレベルの信号を出力する。
また、第２論理積回路Ａ２には、第１比較器ＣＭ１の出力信号と、第２比較器ＣＭ２の出力信号の反転信号とが供給される。このため、第２論理積回路Ａ２の信号Ｙは、第１電
圧Ｖ１が基準電圧Ｖrefになってから、第２電圧Ｖ２が基準電圧Ｖrefになるまでの間、ハイレベルの信号を出力する。
圧Ｖ１が基準電圧Ｖrefになってから、第２電圧Ｖ２が基準電圧Ｖrefになるまでの間、ハイレベルの信号を出力する。
第１論理積回路Ａ１からの信号Ｘ及び第２論理積回路Ａ２からの信号Ｙは、アップダウンカウンタＢＣ１に供給される。また、このアップダウンカウンタＢＣ１には、発振回路１１からのパルス信号が供給されている。このアップダウンカウンタＢＣ１は、調整開始時には予め定めた初期の計数値を記憶している。アップダウンカウンタＢＣ１は、信号Ｘ，Ｙのハイレベルに応じて計数値を更新し、調整期間中及び調整期間終了後は、更新した計数値を記憶している。具体的には、アップダウンカウンタＢＣ１には、入力される信号Ｘがハイレベルのときに、発振回路１１からのパルス信号毎に計数値を１つ増加させて、記憶している計数値を更新する。また、アップダウンカウンタＢＣ１は、入力される信号Ｙがハイレベルのときに、発振回路１１からのパルス信号毎に計数値を１つ減少させて、記憶している計数値を更新する。なお、アップダウンカウンタＢＣ１は、信号Ｘ，Ｙがローレベルのときには、記憶している計数値をそのまま維持する。そして、アップダウンカウンタＢＣ１は、この計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。
（自動調整処理）
次に、以上のように構成した発振器１０の自動調整処理について、図２及び図３を用いて説明する。ここで、発振器１０のタイミング制御部は、調整期間が経過するまで、充電期間及びロード・リセット期間を繰り返す。なお、ここでは、アップダウンカウンタＢＣ１は、初期の計数値として「０」を記憶している。
次に、以上のように構成した発振器１０の自動調整処理について、図２及び図３を用いて説明する。ここで、発振器１０のタイミング制御部は、調整期間が経過するまで、充電期間及びロード・リセット期間を繰り返す。なお、ここでは、アップダウンカウンタＢＣ１は、初期の計数値として「０」を記憶している。
（充電期間における処理）
タイミング制御部は、充電期間になる場合、リセット信号を停止する。これ以降、第１電圧供給回路１３においては、抵抗器Ｒ１とキャパシタＣ１によって決定される時定数によって、キャパシタＣ１が充電されて、第１電圧Ｖ１が上昇（単調増加）する。また、第２電圧供給回路１４は、発振回路１１の周波数ｆ０に応じてスイッチング動作を繰り返して行なう。具体的には、第１スイッチング手段ＳＷ１が閉じ、かつ第２スイッチング手段ＳＷ２が開いている場合には、キャパシタＣ３が充電される一方で、第２電圧Ｖ２は保持される。また、第１スイッチング手段ＳＷ１が開き、かつ第２スイッチング手段ＳＷ２が閉じている場合には、キャパシタＣ２が充電されて、第２電圧Ｖ２は上昇する。この２つの動作が繰り返して行なわれる。
タイミング制御部は、充電期間になる場合、リセット信号を停止する。これ以降、第１電圧供給回路１３においては、抵抗器Ｒ１とキャパシタＣ１によって決定される時定数によって、キャパシタＣ１が充電されて、第１電圧Ｖ１が上昇（単調増加）する。また、第２電圧供給回路１４は、発振回路１１の周波数ｆ０に応じてスイッチング動作を繰り返して行なう。具体的には、第１スイッチング手段ＳＷ１が閉じ、かつ第２スイッチング手段ＳＷ２が開いている場合には、キャパシタＣ３が充電される一方で、第２電圧Ｖ２は保持される。また、第１スイッチング手段ＳＷ１が開き、かつ第２スイッチング手段ＳＷ２が閉じている場合には、キャパシタＣ２が充電されて、第２電圧Ｖ２は上昇する。この２つの動作が繰り返して行なわれる。
ここで、充電期間が開始されてから、第１電圧Ｖ１が基準電圧Ｖrefを超えない場合に
は、第１比較器ＣＭ１の出力はローレベルである。また、第２電圧Ｖ２が基準電圧Ｖref
を超えない場合には、第２比較器ＣＭ２の出力はローレベルである。このため、第１論理積回路Ａ１の信号Ｘ及び第２論理積回路Ａ２の信号Ｙは、ローレベルになり、アップダウンカウンタＢＣ１は、記憶している計数値をそのまま維持する。
は、第１比較器ＣＭ１の出力はローレベルである。また、第２電圧Ｖ２が基準電圧Ｖref
を超えない場合には、第２比較器ＣＭ２の出力はローレベルである。このため、第１論理積回路Ａ１の信号Ｘ及び第２論理積回路Ａ２の信号Ｙは、ローレベルになり、アップダウンカウンタＢＣ１は、記憶している計数値をそのまま維持する。
（第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになる場合）
図２（ａ）に示すように、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefにな
る場合の周波数ｆ０の調整について説明する。
図２（ａ）に示すように、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefにな
る場合の周波数ｆ０の調整について説明する。
第２電圧Ｖ２が基準電圧Ｖrefを超えた場合には、第２比較器ＣＭ２の出力がハイレベ
ルになる。この場合、第１電圧Ｖ１は基準電圧Ｖrefを超えていないので、第１比較器Ｃ
Ｍ１の出力はローレベルを維持する。
ルになる。この場合、第１電圧Ｖ１は基準電圧Ｖrefを超えていないので、第１比較器Ｃ
Ｍ１の出力はローレベルを維持する。
このため、第１論理積回路Ａ１の各入力端子にはハイレベルが入力され、第１論理積回路Ａ１の信号Ｘはハイレベルになる。また、第２論理積回路Ａ２の各入力端子には、ローレベルが入力され、第２論理積回路Ａ２の信号Ｙはローレベルになる。従って、アップダ
ウンカウンタＢＣ１には、ハイレベルの信号Ｘ、ローレベルの信号Ｙが入力される。アップダウンカウンタＢＣ１は、ハイレベルの信号Ｘが供給されているときに、発振回路１１からパルス信号が供給される毎に、計数値を１つ増加させて更新記録する。アップダウンカウンタＢＣ１は、更新された計数値に応じたデータ信号Ｄ０〜Ｄ４を生成する。図２（ｂ）に、周波数ｆ０に応じて計数値を徐々に増加した場合のデータ信号Ｄ０〜Ｄ４の変化を示す。
ウンカウンタＢＣ１には、ハイレベルの信号Ｘ、ローレベルの信号Ｙが入力される。アップダウンカウンタＢＣ１は、ハイレベルの信号Ｘが供給されているときに、発振回路１１からパルス信号が供給される毎に、計数値を１つ増加させて更新記録する。アップダウンカウンタＢＣ１は、更新された計数値に応じたデータ信号Ｄ０〜Ｄ４を生成する。図２（ｂ）に、周波数ｆ０に応じて計数値を徐々に増加した場合のデータ信号Ｄ０〜Ｄ４の変化を示す。
その後、第１電圧Ｖ１が基準電圧Ｖrefを超えた場合には、第１比較器ＣＭ１の出力が
ハイレベルになる。従って、第１論理積回路Ａ１には、ローレベルの信号とハイレベルの信号とが供給されるため、信号Ｘは、ハイレベルからローレベルになる。なお、第２論理積回路Ａ２には、ローレベルの信号とハイレベルの信号が供給されることになるため、信号Ｙはローレベルを維持する。従って、アップダウンカウンタＢＣ１は、計数値の増加を停止し、記憶している計数値をそのまま維持する。
ハイレベルになる。従って、第１論理積回路Ａ１には、ローレベルの信号とハイレベルの信号とが供給されるため、信号Ｘは、ハイレベルからローレベルになる。なお、第２論理積回路Ａ２には、ローレベルの信号とハイレベルの信号が供給されることになるため、信号Ｙはローレベルを維持する。従って、アップダウンカウンタＢＣ１は、計数値の増加を停止し、記憶している計数値をそのまま維持する。
（第１電圧Ｖ１が第２電圧Ｖ２よりも先に基準電圧Ｖrefになる場合）
次に、図３（ａ）に示すように、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになる場合の周波数ｆ０の調整について説明する。
次に、図３（ａ）に示すように、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになる場合の周波数ｆ０の調整について説明する。
第１電圧Ｖ１が基準電圧Ｖrefを超えた場合には、第１比較器ＣＭ１の出力がハイレベ
ルになる。この場合、第２電圧Ｖ２は基準電圧Ｖrefを超えていないので、第２比較器Ｃ
Ｍ２の出力はローレベルを維持する。
ルになる。この場合、第２電圧Ｖ２は基準電圧Ｖrefを超えていないので、第２比較器Ｃ
Ｍ２の出力はローレベルを維持する。
このため、第２論理積回路Ａ２の各入力端子にはハイレベルが入力され、第２論理積回路Ａ２の信号Ｙはハイレベルになる。また、第１論理積回路Ａ１の各入力端子には、ローレベルが入力され、第１論理積回路Ａ１の信号Ｘはローレベルになる。従って、アップダウンカウンタＢＣ１には、ローレベルの信号Ｘ、ハイレベルの信号Ｙが入力される。アップダウンカウンタＢＣ１は、ハイレベルの信号Ｙが供給されているときに、発振回路１１からパルス信号が供給される毎に、計数値を１つ減少させて更新記録する。なお、アップダウンカウンタＢＣ１は、初期値「０」から計数値を減少させた場合には、マイナスの値が発振回路１１に供給される。アップダウンカウンタＢＣ１は、更新された計数値に応じたデータ信号Ｄ０〜Ｄ４を生成する。図３（ｂ）には、周波数ｆ０に応じて計数値を徐々に減少した場合のデータ信号Ｄ０〜Ｄ４の変化が示されている。
その後、第２電圧Ｖ２が基準電圧Ｖrefを超えた場合には、第２比較器ＣＭ２の出力が
ハイレベルになる。従って、第２論理積回路Ａ２には、ローレベルの信号とハイレベルの信号とが供給され、信号Ｙは、ハイレベルからローレベルになる。なお、第１論理積回路Ａ１には、ローレベルの信号とハイレベルの信号が供給され、信号Ｘはローレベルを維持する。従って、アップダウンカウンタＢＣ１は、記憶している計数値をそのまま維持する。
ハイレベルになる。従って、第２論理積回路Ａ２には、ローレベルの信号とハイレベルの信号とが供給され、信号Ｙは、ハイレベルからローレベルになる。なお、第１論理積回路Ａ１には、ローレベルの信号とハイレベルの信号が供給され、信号Ｘはローレベルを維持する。従って、アップダウンカウンタＢＣ１は、記憶している計数値をそのまま維持する。
（ロード・リセット期間）
その後、充電期間の終了時、すなわちロード・リセット期間の開始時には、タイミング制御部は、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。このロード信号ＬＳ１を受信すると、アップダウンカウンタＢＣ１は、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。
その後、充電期間の終了時、すなわちロード・リセット期間の開始時には、タイミング制御部は、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。このロード信号ＬＳ１を受信すると、アップダウンカウンタＢＣ１は、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。
ここで、第２電圧Ｖ２が第１電圧Ｖ１より、時間Δｔ１だけ先に基準電圧Ｖrefに到達
していた場合には、アップダウンカウンタＢＣ１は、時間Δｔ１の間に増加された計数値に応じた調整値を発振回路１１に供給する。発振回路１１は、取得した調整値に応じて周
波数ｆ０を低くする調整を行なう。
していた場合には、アップダウンカウンタＢＣ１は、時間Δｔ１の間に増加された計数値に応じた調整値を発振回路１１に供給する。発振回路１１は、取得した調整値に応じて周
波数ｆ０を低くする調整を行なう。
また、第２電圧Ｖ２が第１電圧Ｖ１より、時間Δｔ２だけ遅れて基準電圧Ｖrefに到達
していた場合には、アップダウンカウンタＢＣ１は、時間Δｔ２の間に減少された計数値に応じた調整値を発振回路１１に供給する。発振回路１１は、取得した調整値に応じて周波数ｆ０を高くする調整を行なう。
していた場合には、アップダウンカウンタＢＣ１は、時間Δｔ２の間に減少された計数値に応じた調整値を発振回路１１に供給する。発振回路１１は、取得した調整値に応じて周波数ｆ０を高くする調整を行なう。
なお、第１電圧Ｖ１が第２電圧Ｖ２とほぼ同時に基準電圧Ｖrefになった場合には、ア
ップダウンカウンタＢＣ１は、１つ前のロード信号ＬＳ１のときと同じ計数値に応じた調整値を発振回路１１に供給する。発振回路１１は、同じ周波数ｆ０の出力信号を出力する。
ップダウンカウンタＢＣ１は、１つ前のロード信号ＬＳ１のときと同じ計数値に応じた調整値を発振回路１１に供給する。発振回路１１は、同じ周波数ｆ０の出力信号を出力する。
その後、タイミング制御部は、リセット回路１５にリセット信号を供給する。リセット信号を受信したリセット回路１５は、第１ノードＮＤ１及び第２ノードＮＤ２の電位を低電位ラインの電圧にする。そして、リセット期間が経過することにより、ロード・リセット期間が終了する。
（周波数ｆ０の誤差）
次に、発振器１０において調整された周波数ｆ０の誤差について説明する。本実施形態の発振器１０は、周波数ｆ０を調整するので、調整期間の終わりには、第２電圧Ｖ２が基準電圧Ｖrefに到達する時間ｔ２は基準時間ｔ１と同じになるはずである。従って、以下
の式が成立する。
次に、発振器１０において調整された周波数ｆ０の誤差について説明する。本実施形態の発振器１０は、周波数ｆ０を調整するので、調整期間の終わりには、第２電圧Ｖ２が基準電圧Ｖrefに到達する時間ｔ２は基準時間ｔ１と同じになるはずである。従って、以下
の式が成立する。
〔Ｃ２〕／（〔Ｃ３〕×ｆ０）＝〔Ｃ１〕×〔Ｒ１〕
ここで、〔Ｃ１〕，〔Ｃ２〕，〔Ｃ３〕は、それぞれキャパシタＣ１，Ｃ２，Ｃ３のキャパシタンスである。また、〔Ｒ１〕は抵抗器Ｒ１の抵抗値である。従って、調整後の周波数ｆ０は、次式で表される。
ここで、〔Ｃ１〕，〔Ｃ２〕，〔Ｃ３〕は、それぞれキャパシタＣ１，Ｃ２，Ｃ３のキャパシタンスである。また、〔Ｒ１〕は抵抗器Ｒ１の抵抗値である。従って、調整後の周波数ｆ０は、次式で表される。
ｆ０＝〔Ｃ２〕／（〔Ｃ１〕×〔Ｃ３〕×〔Ｒ１〕） …（１）
この方法による周波数の誤差は、第２電圧Ｖ２が初期値から基準電圧Ｖrefに到達する
までのカウント数（回数）に依存している。ここで、Ｎ回の周波数で基準電圧Ｖrefに到
達するとした場合、ｔ２＝Ｎ／ｆ０となる。
この方法による周波数の誤差は、第２電圧Ｖ２が初期値から基準電圧Ｖrefに到達する
までのカウント数（回数）に依存している。ここで、Ｎ回の周波数で基準電圧Ｖrefに到
達するとした場合、ｔ２＝Ｎ／ｆ０となる。
ここで、周波数１つ以内に第１電圧Ｖ１及び第２電圧Ｖ２が基準電圧Ｖrefに到達した
場合には、アップダウンカウンタＢＣ１は、計数値の増減を行なわず、記憶している計数値をそのまま維持する。このため、時間ｔ２は、実際には、目標時間である基準時間ｔ１に対して（Ｎ−１）／ｆ１〜（Ｎ＋１）／ｆ２の誤差があることになる。ここで、ｆ１は、周波数ｆ０の許容範囲における最も低い周波数であり、ｆ２は、周波数ｆ０の許容範囲における最も高い周波数である。従って、周波数ｆ１，ｆ２は、次式で表される。
場合には、アップダウンカウンタＢＣ１は、計数値の増減を行なわず、記憶している計数値をそのまま維持する。このため、時間ｔ２は、実際には、目標時間である基準時間ｔ１に対して（Ｎ−１）／ｆ１〜（Ｎ＋１）／ｆ２の誤差があることになる。ここで、ｆ１は、周波数ｆ０の許容範囲における最も低い周波数であり、ｆ２は、周波数ｆ０の許容範囲における最も高い周波数である。従って、周波数ｆ１，ｆ２は、次式で表される。
Ｎ／ｆ０＝（Ｎ−１）／ｆ１ → ｆ１＝（Ｎ−１）／Ｎ×ｆ０…（２）
Ｎ／ｆ０＝（Ｎ＋１）／ｆ２ → ｆ２＝（Ｎ＋１）／Ｎ×ｆ０…（３）
従って、高い精度の周波数ｆ０を得るためには、「Ｎ」を大きくすればよい。ここで、「Ｎ」を大きくするためには、基準電圧Ｖrefを高く設定し、又はキャパシタンスの比（
〔Ｃ２〕／〔Ｃ３〕）を大きくする。すなわち、調整する周波数ｆ０の誤差を小さくするためには、充電期間において第１電圧Ｖ１及び第２電圧Ｖ２が取り得る電圧の範囲で基準電圧Ｖrefを高く設定し、又はキャパシタＣ２，Ｃ３のキャパシタンスの比（〔Ｃ２〕／
〔Ｃ３〕）を大きくすることが有効である。
Ｎ／ｆ０＝（Ｎ＋１）／ｆ２ → ｆ２＝（Ｎ＋１）／Ｎ×ｆ０…（３）
従って、高い精度の周波数ｆ０を得るためには、「Ｎ」を大きくすればよい。ここで、「Ｎ」を大きくするためには、基準電圧Ｖrefを高く設定し、又はキャパシタンスの比（
〔Ｃ２〕／〔Ｃ３〕）を大きくする。すなわち、調整する周波数ｆ０の誤差を小さくするためには、充電期間において第１電圧Ｖ１及び第２電圧Ｖ２が取り得る電圧の範囲で基準電圧Ｖrefを高く設定し、又はキャパシタＣ２，Ｃ３のキャパシタンスの比（〔Ｃ２〕／
〔Ｃ３〕）を大きくすることが有効である。
本実施形態によれば、以下のような効果を得ることができる。
（１） 本実施形態では、第１電圧供給回路１３は、抵抗器Ｒ１とキャパシタＣ１から構成されており、第１ノードＮＤ１の第１電圧Ｖ１を上昇させる。抵抗器Ｒ１の抵抗値〔Ｒ１〕及びキャパシタＣ１のキャパシタンス〔Ｃ１〕は、予め定めた基準時間ｔ１で、第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数を構成するように設定されている。
第２電圧供給回路１４は、発振回路１１の出力信号の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２を備えて、第２ノードＮＤ２の第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第１電圧Ｖ１が基準電圧Ｖrefになった基準時間ｔ１と、第２電圧Ｖ２が基準電圧Ｖrefになった時間ｔ２との時間差（Δｔ１，Δｔ２）に応じた調整値を、発振回路１１に供給する。発振回路１１は、第２電圧Ｖ２が基準電圧Ｖrefに到達するまでの時間ｔ２が基準時間ｔ１に等し
くなるように、時間差（Δｔ１，Δｔ２）に対応する調整値に基づいて周波数ｆ０の調整を行なう。従って、チャージポンプを用いずに、発振器１０は、自動的に周波数ｆ０を効率的に調整することができる。
（１） 本実施形態では、第１電圧供給回路１３は、抵抗器Ｒ１とキャパシタＣ１から構成されており、第１ノードＮＤ１の第１電圧Ｖ１を上昇させる。抵抗器Ｒ１の抵抗値〔Ｒ１〕及びキャパシタＣ１のキャパシタンス〔Ｃ１〕は、予め定めた基準時間ｔ１で、第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数を構成するように設定されている。
第２電圧供給回路１４は、発振回路１１の出力信号の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２を備えて、第２ノードＮＤ２の第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第１電圧Ｖ１が基準電圧Ｖrefになった基準時間ｔ１と、第２電圧Ｖ２が基準電圧Ｖrefになった時間ｔ２との時間差（Δｔ１，Δｔ２）に応じた調整値を、発振回路１１に供給する。発振回路１１は、第２電圧Ｖ２が基準電圧Ｖrefに到達するまでの時間ｔ２が基準時間ｔ１に等し
くなるように、時間差（Δｔ１，Δｔ２）に対応する調整値に基づいて周波数ｆ０の調整を行なう。従って、チャージポンプを用いずに、発振器１０は、自動的に周波数ｆ０を効率的に調整することができる。
（２） 本実施形態では、調整値生成回路１６は、第１比較器ＣＭ１、第２比較器ＣＭ２、インバータＮ１，Ｎ２、第１論理積回路Ａ１、第２論理積回路Ａ２及びアップダウンカウンタＢＣ１を備えている。第１比較器ＣＭ１は、基準電圧Ｖrefと第１電圧Ｖ１とを
比較する。第２比較器ＣＭ２は、基準電圧Ｖrefと第２電圧Ｖ２とを比較する。第１論理
積回路Ａ１には、第１比較器ＣＭ１の出力信号の反転信号と第２比較器ＣＭ２の出力信号とが入力される。このため、第１論理積回路Ａ１の信号Ｘは、第２電圧Ｖ２が基準電圧Ｖrefになってから、第１電圧Ｖ１が基準電圧Ｖrefになるまでの間、ハイレベルになる。また、第２論理積回路Ａ２には、第１比較器ＣＭ１の出力信号と、第２比較器ＣＭ２の出力信号の反転信号とが入力される。このため、第２論理積回路Ａ２の信号Ｙは、第１電圧Ｖ１が基準電圧Ｖrefになってから、第２電圧Ｖ２が基準電圧Ｖrefになるまでの間、ハイレベルになる。アップダウンカウンタＢＣ１は、信号Ｘがハイレベルのときに、パルス信号毎に計数値を１つ増加させて計数値を更新し、信号Ｙがハイレベルのときに、パルス信号毎に計数値を１つ減少させて計数値を更新する。なお、アップダウンカウンタＢＣ１は、信号Ｘ，Ｙがローレベルのときには、記憶している計数値をそのまま維持する。アップダウンカウンタＢＣ１は計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給し、発振回路１１は、これらデータ信号Ｄ０〜Ｄ４で表示される調整値に応じて出力信号の周波数ｆ０を調整する。従って、発振器１０は、簡単な構成で、周波数ｆ０を自動的に調整することができる。
比較する。第２比較器ＣＭ２は、基準電圧Ｖrefと第２電圧Ｖ２とを比較する。第１論理
積回路Ａ１には、第１比較器ＣＭ１の出力信号の反転信号と第２比較器ＣＭ２の出力信号とが入力される。このため、第１論理積回路Ａ１の信号Ｘは、第２電圧Ｖ２が基準電圧Ｖrefになってから、第１電圧Ｖ１が基準電圧Ｖrefになるまでの間、ハイレベルになる。また、第２論理積回路Ａ２には、第１比較器ＣＭ１の出力信号と、第２比較器ＣＭ２の出力信号の反転信号とが入力される。このため、第２論理積回路Ａ２の信号Ｙは、第１電圧Ｖ１が基準電圧Ｖrefになってから、第２電圧Ｖ２が基準電圧Ｖrefになるまでの間、ハイレベルになる。アップダウンカウンタＢＣ１は、信号Ｘがハイレベルのときに、パルス信号毎に計数値を１つ増加させて計数値を更新し、信号Ｙがハイレベルのときに、パルス信号毎に計数値を１つ減少させて計数値を更新する。なお、アップダウンカウンタＢＣ１は、信号Ｘ，Ｙがローレベルのときには、記憶している計数値をそのまま維持する。アップダウンカウンタＢＣ１は計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給し、発振回路１１は、これらデータ信号Ｄ０〜Ｄ４で表示される調整値に応じて出力信号の周波数ｆ０を調整する。従って、発振器１０は、簡単な構成で、周波数ｆ０を自動的に調整することができる。
（３） 本実施形態では、高い精度の周波数ｆ０を得るために、基準電圧Ｖrefに到達
するための周波数の数Ｎを多くする。従って、充電期間中に第１電圧Ｖ１及び第２電圧Ｖ２が到達可能な範囲内で基準電圧Ｖrefを高く設定し、又はキャパシタＣ２，Ｃ３のキャ
パシタンスの比（〔Ｃ２〕／〔Ｃ３〕）を大きくすることにより、周波数ｆ０の精度を高くすることができる。
するための周波数の数Ｎを多くする。従って、充電期間中に第１電圧Ｖ１及び第２電圧Ｖ２が到達可能な範囲内で基準電圧Ｖrefを高く設定し、又はキャパシタＣ２，Ｃ３のキャ
パシタンスの比（〔Ｃ２〕／〔Ｃ３〕）を大きくすることにより、周波数ｆ０の精度を高くすることができる。
（４） 本実施形態では、このタイミング制御部は、周波数ｆ０の調整を終了する調整期間を記憶しており、調整期間が経過するまで、充電期間及びロード・リセット期間を繰り返す。従って、調整期間が経過して調整が終了した後には、タイミング制御部は、周波数ｆ０を調整するための信号の供給を停止するので、消費電力を抑えることができる。
（５） 本実施形態では、第１ノードＮＤ１及び第２ノードＮＤ２には、リセット回路１５が接続されている。リセット回路１５は、ロード・リセット期間においてタイミング制御部からリセット信号を受信すると、第１ノードＮＤ１の第１電圧Ｖ１及び第２ノードＮＤ２の第２電圧Ｖ２を低電位ラインの電圧にする。このため、充電期間になる前には、第１電圧Ｖ１及び第２電圧Ｖ２は強制的に低電位ラインの電圧になる。従って、第１電圧Ｖ１が基準電圧Ｖrefになるまでの基準時間ｔ１の開始時刻（変化開始時刻）における電
圧を、第２電圧Ｖ２が基準電圧Ｖrefになるまでの時間ｔ２の開始時刻（変化開始時刻）
における電圧と同じにすることができるので、時間ｔ２と基準時間ｔ１との時間差をより正確に検出することができる。
圧を、第２電圧Ｖ２が基準電圧Ｖrefになるまでの時間ｔ２の開始時刻（変化開始時刻）
における電圧と同じにすることができるので、時間ｔ２と基準時間ｔ１との時間差をより正確に検出することができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態について、図４及び図５を用いて説明する。本実施形態においては、上記第１実施形態と同様の部分については、同一の符号を付し、その詳細な説明は省略する。
次に、本発明を具体化した第２実施形態について、図４及び図５を用いて説明する。本実施形態においては、上記第１実施形態と同様の部分については、同一の符号を付し、その詳細な説明は省略する。
本実施形態では、上記第１実施形態における第１電圧供給回路１３の代わりに、図４に示す第１電圧供給回路２３を用いる。
図４に示すように、本実施形態の第１電圧供給回路２３は、第１電圧供給回路１３の抵抗器Ｒ１の代わりに、定電流源Ｐ１を用いる。すなわち、第１電圧供給回路２３は、定電流源Ｐ１とキャパシタＣ１とを直列に接続して構成される。
図４に示すように、本実施形態の第１電圧供給回路２３は、第１電圧供給回路１３の抵抗器Ｒ１の代わりに、定電流源Ｐ１を用いる。すなわち、第１電圧供給回路２３は、定電流源Ｐ１とキャパシタＣ１とを直列に接続して構成される。
定電流源Ｐ１は、一定の電流Ｉ１をキャパシタＣ１に供給する。この定電流源Ｐ１は、比較器ＶＣＭ１と抵抗器Ｒ２とトランジスタＭ１，Ｍ２，Ｍ３とを備える。トランジスタＭ１は、ＮチャンネルのＭＯＳトランジスタであり、トランジスタＭ２，Ｍ３は、ＰチャンネルＭＯＳトランジスタである。
比較器ＶＣＭ１の非反転入力端子には、基準電圧Ｖrefが印加されている。比較器ＶＣ
Ｍ１の反転入力端子は、トランジスタＭ１のソース端子に接続されている。比較器ＶＣＭ１の出力端子は、トランジスタＭ１のゲート端子に接続されている。
Ｍ１の反転入力端子は、トランジスタＭ１のソース端子に接続されている。比較器ＶＣＭ１の出力端子は、トランジスタＭ１のゲート端子に接続されている。
このトランジスタＭ１のソース端子は、抵抗器Ｒ２を介して低電位ラインに接続されている。トランジスタＭ１のドレイン端子には、トランジスタＭ２を介して高電位ラインに接続されている。このため、トランジスタＭ２，Ｍ１及び抵抗器Ｒ２を流れる電流が変化しようとすると、比較器ＶＣＭ１は、トランジスタＭ１のゲート端子の電圧を制御するので、トランジスタＭ２，Ｍ１及び抵抗器Ｒ２を流れる電流が一定に保たれる。
更に、トランジスタＭ２，Ｍ３は、カレントミラー回路を構成している。具体的には、トランジスタＭ２，Ｍ３のソース端子は、高電位ラインに接続されている。トランジスタＭ２，Ｍ３のゲート端子は、トランジスタＭ２のドレイン端子に接続されている。トランジスタＭ３のドレイン端子は、キャパシタＣ１に接続されている。このトランジスタＭ３とキャパシタＣ１とを接続する第１ノードＮＤ１が本実施形態における第１接続ノードとなる。このため、定電流源Ｐ１は、トランジスタＭ２を流れる電流に比例する電流Ｉ１を、キャパシタＣ１に供給する。本実施形態では、キャパシタＣ１は、定電流源Ｐ１から電流供給を受けるので、時間に比例して充電され、第１ノードＮＤ１の第１電圧Ｖ１は時間に比例して上昇する。
更に、本実施形態の調整値生成回路１６においても、上記実施形態と同様に、同じ回路特性を有する第１比較器ＣＭ１及び第２比較器ＣＭ２を用いる。但し、本実施形態においては、上記第１実施形態と異なり、第１比較器ＣＭ１及び第２比較器ＣＭ２は、自動調整処理において無視できない遅延があるものとして説明する。すなわち、図５に示すように、第１比較器ＣＭ１は、第１電圧Ｖ１が基準電圧Ｖrefに到達し、遅延時間Ｔos１が経過
した後に、ハイレベルの信号を出力する。また、第２比較器ＣＭ２は、第２電圧Ｖ２が基準電圧Ｖrefに到達し、遅延時間Ｔos２が経過した後に、ハイレベルの信号を出力する。
した後に、ハイレベルの信号を出力する。また、第２比較器ＣＭ２は、第２電圧Ｖ２が基準電圧Ｖrefに到達し、遅延時間Ｔos２が経過した後に、ハイレベルの信号を出力する。
（自動調整処理）
次に、本実施形態の自動調整処理について説明する。本実施形態においても、上記第１
実施形態と同様に、タイミング制御部は、調整期間が経過するまで、充電期間及びロード・リセット期間を繰り返して行ない、ロード信号ＬＳ１及びリセット信号を繰り返して供給する。なお、図５において、充電期間はＴＣ１で、ロード・リセット期間はＴＬ１で示している。
次に、本実施形態の自動調整処理について説明する。本実施形態においても、上記第１
実施形態と同様に、タイミング制御部は、調整期間が経過するまで、充電期間及びロード・リセット期間を繰り返して行ない、ロード信号ＬＳ１及びリセット信号を繰り返して供給する。なお、図５において、充電期間はＴＣ１で、ロード・リセット期間はＴＬ１で示している。
本実施形態においても、上記第１実施形態と同様に、充電期間ＴＣ１になった場合には、第１電圧供給回路１３のキャパシタＣ１が充電されて第１電圧Ｖ１が上昇し、第２電圧供給回路１４のキャパシタＣ２が充電されて第２電圧Ｖ２が上昇する。この場合、本実施形態では、第１電圧Ｖ１は、時間に比例して充電される。
（第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになる場合）
そして、図５（ａ）に示すように、第２電圧Ｖ２が先に基準電圧Ｖrefになる場合には
、上記第１実施形態と同様に、第２比較器ＣＭ２の出力が第１比較器ＣＭ１の出力よりも先にハイレベルになる。
そして、図５（ａ）に示すように、第２電圧Ｖ２が先に基準電圧Ｖrefになる場合には
、上記第１実施形態と同様に、第２比較器ＣＭ２の出力が第１比較器ＣＭ１の出力よりも先にハイレベルになる。
この場合、第２比較器ＣＭ２は、第２電圧Ｖ２が基準電圧Ｖrefに到達した後、遅延時
間Ｔos２が経過した場合に、ハイレベルの信号を出力する。これ以降、第１論理積回路Ａ１の信号Ｘがハイレベルとなって、アップダウンカウンタＢＣ１は、記憶した計数値を、パルス信号が供給される度に増加させる。
間Ｔos２が経過した場合に、ハイレベルの信号を出力する。これ以降、第１論理積回路Ａ１の信号Ｘがハイレベルとなって、アップダウンカウンタＢＣ１は、記憶した計数値を、パルス信号が供給される度に増加させる。
その後、第１電圧Ｖ１が基準電圧Ｖrefに到達した後、遅延時間Ｔos１が経過した場合
に、第１比較器ＣＭ１の出力はハイレベルになる。この場合、第１論理積回路Ａ１の信号Ｘがローレベルとなって、アップダウンカウンタＢＣ１は、パルス信号が供給されても計数値を増加させずに、記憶した計数値を、そのまま維持する。
に、第１比較器ＣＭ１の出力はハイレベルになる。この場合、第１論理積回路Ａ１の信号Ｘがローレベルとなって、アップダウンカウンタＢＣ１は、パルス信号が供給されても計数値を増加させずに、記憶した計数値を、そのまま維持する。
その後、ロード・リセット期間の開始時に、タイミング制御部は、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。このロード信号ＬＳ１を受信すると、アップダウンカウンタＢＣ１は、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。
従って、本実施形態においても、上記第１実施形態と同様に、第２電圧Ｖ２が第１電圧Ｖ１より先に基準電圧Ｖrefに到達していた場合には、アップダウンカウンタＢＣ１は、
第２電圧Ｖ２が基準電圧Ｖrefに到達してから第１電圧Ｖ１が到達するまでの時間Δｔ１
の間に増加された計数値を発振回路１１に供給する。発振回路１１は、出力する信号の周波数ｆ０を低くする調整を行なう。
第２電圧Ｖ２が基準電圧Ｖrefに到達してから第１電圧Ｖ１が到達するまでの時間Δｔ１
の間に増加された計数値を発振回路１１に供給する。発振回路１１は、出力する信号の周波数ｆ０を低くする調整を行なう。
（第１電圧Ｖ１が第２電圧Ｖ２よりも先に基準電圧Ｖrefになる場合）
一方、第１電圧Ｖ１が第２電圧Ｖ２よりも先に基準電圧Ｖrefになる場合には、上記第
１実施形態と同様に、第１比較器ＣＭ１の出力が第２比較器ＣＭ２の出力よりも先にハイレベルになる。
一方、第１電圧Ｖ１が第２電圧Ｖ２よりも先に基準電圧Ｖrefになる場合には、上記第
１実施形態と同様に、第１比較器ＣＭ１の出力が第２比較器ＣＭ２の出力よりも先にハイレベルになる。
この場合、第１比較器ＣＭ１は、第１電圧Ｖ１が基準電圧Ｖrefに到達した後、遅延時
間Ｔos１が経過した場合に、ハイレベルの信号を出力する。これ以降、第２論理積回路Ａ２の信号Ｙがハイレベルとなって、アップダウンカウンタＢＣ１は、記憶した計数値を、パルス信号が供給される度に減少させる。
間Ｔos１が経過した場合に、ハイレベルの信号を出力する。これ以降、第２論理積回路Ａ２の信号Ｙがハイレベルとなって、アップダウンカウンタＢＣ１は、記憶した計数値を、パルス信号が供給される度に減少させる。
その後、第２電圧Ｖ２が基準電圧Ｖrefに到達した後、遅延時間Ｔos２が経過した場合
に、第２比較器ＣＭ２の出力はハイレベルになる。この場合、第２論理積回路Ａ２の信号Ｙがローレベルとなって、アップダウンカウンタＢＣ１は、パルス信号が供給されても計
数値を減少させずに、記憶した計数値を、そのまま維持する。
に、第２比較器ＣＭ２の出力はハイレベルになる。この場合、第２論理積回路Ａ２の信号Ｙがローレベルとなって、アップダウンカウンタＢＣ１は、パルス信号が供給されても計
数値を減少させずに、記憶した計数値を、そのまま維持する。
その後、ロード・リセット期間の開始時に、タイミング制御部は、アップダウンカウンタＢＣ１にロード信号ＬＳ１を供給する。このロード信号ＬＳ１を受信すると、アップダウンカウンタＢＣ１は、記憶している計数値に応じたデータ信号Ｄ０〜Ｄ４を発振回路１１に供給する。発振回路１１は、このデータ信号Ｄ０〜Ｄ４の調整値に応じて出力信号の周波数ｆ０を調整する。
従って、本実施形態においても、上記第１実施形態と同様に、第１電圧Ｖ１が第２電圧Ｖ２より先に基準電圧Ｖrefに到達していた場合には、アップダウンカウンタＢＣ１は、
第１電圧Ｖ１が基準電圧Ｖrefに到達してから第２電圧Ｖ２が到達するまでに減少された
計数値を発振回路１１に供給する。発振回路１１は、出力する信号の周波数ｆ０を高くする調整を行なう。
第１電圧Ｖ１が基準電圧Ｖrefに到達してから第２電圧Ｖ２が到達するまでに減少された
計数値を発振回路１１に供給する。発振回路１１は、出力する信号の周波数ｆ０を高くする調整を行なう。
その後、発振回路１１は、調整値に応じて出力信号の周波数ｆ０を調整した場合には、図５（ｂ）に示すように、基準時間ｔ１と同じになる。
本実施形態によれば、上記（１）〜（５）に記載の効果に加えて、以下のような効果を得ることができる。
本実施形態によれば、上記（１）〜（５）に記載の効果に加えて、以下のような効果を得ることができる。
（６） 本実施形態の第１電圧供給回路２３は、定電流源Ｐ１とキャパシタＣ１とを備える。定電流源Ｐ１を用いるので、時間的に比例して第１電圧Ｖ１は上昇するため、第１電圧Ｖ１は、時間の経過に対して上昇率が減少しない。従って、基準電圧Ｖrefを定める
ことにより、基準時間ｔ１により正確に調整することができ、出力信号の周波数ｆ０をより正確に調整することができる。
ことにより、基準時間ｔ１により正確に調整することができ、出力信号の周波数ｆ０をより正確に調整することができる。
（７） 本実施形態では、同じ回路特性を有する第１比較器ＣＭ１及び第２比較器ＣＭ２を備えた調整値生成回路１６を用いる。このため、オフセットや遅延特性によって無視できない遅延がある第１比較器ＣＭ１と第２比較器ＣＭ２を用いた場合であっても、基準時間ｔ１と時間ｔ２との時間差をより正確に検出することができるので、より適切な調整値を発振回路１１に供給することができる。
また、上記実施形態は、以下のように変更してもよい。
○ 上記各実施形態における調整値生成回路１６は、周波数ｆ０を低くなるように調整する場合には計数値を増加させ、周波数ｆ０を高くなるように調整する場合には計数値を減少させるアップダウンカウンタＢＣ１を設けた。更に、この調整値生成回路１６は、第１電圧Ｖ１及び第２電圧Ｖ２が基準電圧Ｖrefに到達した場合に、出力信号がハイレベル
となる第１比較器ＣＭ１及び第２比較器ＣＭ２を設けた。これらに代えて、周波数ｆ０を低くなるように調整する場合には計数値を減少させ、周波数ｆ０を高くなるように調整する場合には計数値を増加させるアップダウンカウンタＢＣ１を設けてもよい。また、第１電圧Ｖ１及び第２電圧Ｖ２が基準電圧Ｖrefに到達した場合には、ハイレベルであった出
力信号をローレベルとする第１及び第２比較器ＣＭ１，ＣＭ２を設けてもよい。すなわち、基準時間ｔ１に対して、第２電圧Ｖ２が基準電圧Ｖrefに到達するまでの時間ｔ２との
差分（Δｔ１，Δｔ２）に応じた調整値を発振回路１１に供給することができる調整値生成回路１６であれば、どのような構成であってもよい。
○ 上記各実施形態における調整値生成回路１６は、周波数ｆ０を低くなるように調整する場合には計数値を増加させ、周波数ｆ０を高くなるように調整する場合には計数値を減少させるアップダウンカウンタＢＣ１を設けた。更に、この調整値生成回路１６は、第１電圧Ｖ１及び第２電圧Ｖ２が基準電圧Ｖrefに到達した場合に、出力信号がハイレベル
となる第１比較器ＣＭ１及び第２比較器ＣＭ２を設けた。これらに代えて、周波数ｆ０を低くなるように調整する場合には計数値を減少させ、周波数ｆ０を高くなるように調整する場合には計数値を増加させるアップダウンカウンタＢＣ１を設けてもよい。また、第１電圧Ｖ１及び第２電圧Ｖ２が基準電圧Ｖrefに到達した場合には、ハイレベルであった出
力信号をローレベルとする第１及び第２比較器ＣＭ１，ＣＭ２を設けてもよい。すなわち、基準時間ｔ１に対して、第２電圧Ｖ２が基準電圧Ｖrefに到達するまでの時間ｔ２との
差分（Δｔ１，Δｔ２）に応じた調整値を発振回路１１に供給することができる調整値生成回路１６であれば、どのような構成であってもよい。
また、上記各実施形態における調整値生成回路１６は、パルス信号に応じて計数値を減算又は加算するアップダウンカウンタＢＣ１を備え、この増減した計数値に応じた調整値を発振回路１１に供給した。調整値生成回路１６は、これに限らず、基準時間ｔ１に対する第２電圧Ｖ２が基準電圧Ｖref以上になった時間ｔ２の差分（プラス又はマイナス）に
応じて調整値を変化させる構成であってもよい。例えば、１つの充電時間において計数値
が１つしか変化しない構成の調整値生成回路１６を用いてもよい。具体的には、ロード信号ＬＳ１の受信に応じて、記憶している計数値を１つ加算又は減算した新たな計数値に更新するアップダウンカウンタを用いてもよい。この場合には、１サイクル毎に１つずつ調整値が調整されるが、アップダウンカウンタＢＣ１は発振回路１１の信号を供給しない簡単な構成にすることができる。
応じて調整値を変化させる構成であってもよい。例えば、１つの充電時間において計数値
が１つしか変化しない構成の調整値生成回路１６を用いてもよい。具体的には、ロード信号ＬＳ１の受信に応じて、記憶している計数値を１つ加算又は減算した新たな計数値に更新するアップダウンカウンタを用いてもよい。この場合には、１サイクル毎に１つずつ調整値が調整されるが、アップダウンカウンタＢＣ１は発振回路１１の信号を供給しない簡単な構成にすることができる。
○ 上記第１実施形態においては、抵抗器Ｒ１とキャパシタＣ１とから構成される第１電圧供給回路１３を用いた。第２実施形態においては、定電流源Ｐ１とキャパシタＣ１とから構成される第１電圧供給回路２３を用いた。第１電圧供給回路１３，２３は、この構成に限られず、発振回路１１の周波数に無関係な予め定めた時定数で、第１電圧Ｖ１を上昇させる構成の回路であればよい。また、上記各実施形態においては、スイッチドキャパシタ回路ＳＣ１とキャパシタＣ２とから構成される第２電圧供給回路１４を用いた。第２電圧供給回路１４も、この構成に限られず、発振回路１１の周波数ｆ０に応じて、基準電圧Ｖrefまでの時間ｔ２が変化する第２電圧Ｖ２を上昇させる構成の回路であればよい。
○ 上記各実施形態においては、第１比較器ＣＭ１及び第２比較器ＣＭ２として、同じ回路特性を有する比較器を用いた。これに限らず、第１比較器ＣＭ１が、第２比較器ＣＭ２と、異なる回路特性を有する場合には、第１比較器ＣＭ１の遅延時間と第２比較器ＣＭ２の遅延時間との時間差に応じて調整値を調整してもよい。具体的には、第１比較器ＣＭ１の遅延時間と第２比較器ＣＭ２の遅延時間の時間差を算出する。そして、アップダウンカウンタＢＣ１は、信号Ｘ，Ｙに応じて計数値の増減を行った場合、更に遅延時間の時間差に応じて、記憶した計数値に対して増減を行なう。例えば、第１比較器ＣＭ１が第２比較器ＣＭ２よりも２パルス分遅延して出力信号が切り替わると仮定する。この場合、アップダウンカウンタＢＣ１は、信号Ｘがハイレベルになることにより計数値を増加した場合には、この計数値から「２」を減算した調整値を発振回路１１に供給する。また、アップダウンカウンタＢＣ１は、信号Ｙがハイレベルになることにより計数値を減少した場合には、この計数値から「２」を加算した調整値を発振回路１１に供給する。これにより、第１比較器ＣＭ１及び第２比較器ＣＭ２が異なる回路特性を有していても、より適切な調整値を発振回路１１に供給することができる。
○ 上記各実施形態においては、基準電圧Ｖrefを一定とし、調整後の周波数ｆ０を一
定とした。これに限らず、状況に応じて基準電圧Ｖrefを変更する構成としてもよい。例
えば、スリープモードの場合等、低い精度の周波数ｆ０でよい場合には基準電圧Ｖrefを
低く設定し、アクティブモードの場合等、高い精度の周波数ｆ０でよい場合には、基準電圧Ｖrefを高く設定してもよい。
定とした。これに限らず、状況に応じて基準電圧Ｖrefを変更する構成としてもよい。例
えば、スリープモードの場合等、低い精度の周波数ｆ０でよい場合には基準電圧Ｖrefを
低く設定し、アクティブモードの場合等、高い精度の周波数ｆ０でよい場合には、基準電圧Ｖrefを高く設定してもよい。
○ 上記各実施形態においては、充電期間において第１電圧Ｖ１及び第２電圧Ｖ２を上昇させた。これに代えて、第１電圧Ｖ１及び第２電圧Ｖ２を降下させてもよい。すなわち、基準時間ｔ１に対して第２電圧Ｖ２が基準電圧Ｖrefに到達した時間ｔ２の差分（Δｔ
１，Δｔ２）に応じた調整ができれば、第１電圧Ｖ１の単調変化は増加であっても減少であってもよい。
１，Δｔ２）に応じた調整ができれば、第１電圧Ｖ１の単調変化は増加であっても減少であってもよい。
Ａ１…第１論理積回路、Ａ２…第２論理積回路、Ｃ１，Ｃ２，Ｃ３…キャパシタ、ＣＭ１…第１比較器、ＣＭ２…第２比較器、ＢＣ１…アップダウンカウンタ、Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４…データ信号、ｆ０，ｆ１，ｆ２…周波数、Ｉ１…電流、ＬＳ１…ロード信号、Ｍ１，Ｍ２，Ｍ３…トランジスタ、Ｎ１，Ｎ２…インバータ、Ｐ１…定電流源、Ｒ１，Ｒ２…抵抗器、Ｓ１，Ｓ２…パルス信号、ｔ１…基準時間、ｔ２…時間、ＳＣ１…スイッチドキャパシタ回路、ＳＷ１…第１スイッチング手段、ＳＷ２…第２スイッチング手段、ＴＣ１…充電期間、ＶＣＭ１…比較器、ＶＤＤ…高電位の電源電圧、Ｖｒｅｆ…基準
電圧、Ｖ１…第１電圧、Ｖ２…第２電圧、Ｘ，Ｙ…信号、１０…発振器、１１…発振回路、１３，２３…第１電圧供給回路、１４…第２電圧供給回路、１５…リセット回路、１６…調整値生成回路。
電圧、Ｖ１…第１電圧、Ｖ２…第２電圧、Ｘ，Ｙ…信号、１０…発振器、１１…発振回路、１３，２３…第１電圧供給回路、１４…第２電圧供給回路、１５…リセット回路、１６…調整値生成回路。
Claims (5)
- 調整値に応じた周波数を出力する発振回路と、
予め定めた時定数に応じて単調変化する第１電圧を出力する第１電圧供給回路と、
前記発振回路からの出力信号の周波数に応じたスイッチング動作によって変化する第２電圧を出力する第２電圧供給回路と、
前記第１電圧が変化開始時刻から基準電圧に到達するまでの基準時間に対して、前記第２電圧が前記変化開始時刻から前記基準電圧に到達するまでの時間の差分に応じた調整値を前記発振回路に供給する調整値生成回路とを含むことを特徴とする自動調整発振器。 - 調整値生成回路は、
前記第１電圧と前記基準電圧とを比較し、前記第１電圧が前記基準電圧になったことを識別する第１識別信号を出力する第１比較器と、
前記第２電圧と前記基準電圧とを比較し、前記第２電圧が前記基準電圧になったことを識別する第２識別信号を出力する第２比較器と、
前記第１識別信号と前記第２識別信号とが供給され、記憶している計数値に応じた調整値を出力する調整用アップダウンカウンタとを備え、
前記調整用アップダウンカウンタは、
前記第２識別信号を受信するより前に、前記第１識別信号を受信した場合には、前記第２識別信号を受信するまで、前記周波数を高くするために、前記発振回路からのパルス信号毎に計数値を減算又は加算し続けて更新し、
前記第１識別信号を受信するより前に、前記第２識別信号を受信した場合には、前記第１識別信号を受信するまで、前記周波数を低くするために、発振回路からのパルス信号毎に計数値を加算又は減算し続けて更新し、更新された計数値を新たに記憶することを特徴とする請求項１に記載の自動調整発振器。 - 前記第１比較器及び前記第２比較器は、同じ回路特性を有していることを特徴とする請求項２に記載の自動調整発振器。
- 前記第１電圧供給回路は、
抵抗器と第１キャパシタとが直列に構成されており、
抵抗器と第１キャパシタとの間の第１接続ノードの電圧が第１電圧として機能し、
前記第２電圧供給回路は、
前記出力信号の周波数に応じて交互に切断及び接続を行なう第１スイッチング手段及び第２スイッチング手段を直列に配置し、
前記第１スイッチング手段は、高電位ラインに接続されており、
前記第２スイッチング手段と低電位ラインとの間には、第２キャパシタが接続されており、
前記第２スイッチング手段と前記第２キャパシタとの間の第２接続ノードの電圧が第２電圧として機能し、
前記第１スイッチング手段と前記第２スイッチング手段との間の第３接続ノードと前記低電位ラインとの間には、第３キャパシタが接続されていることを特徴とする請求項１〜３のいずれか１項に記載の自動調整発振器。 - 前記第１接続ノード及び前記第２接続ノードには、前記変化開始時刻よりも前に、前記第１電圧及び前記第２電圧を、予め定めた初期値にするためのリセット回路を接続したことを特徴とする請求項４に記載の自動調整発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009104479A JP5263887B2 (ja) | 2009-04-22 | 2009-04-22 | 自動調整発振器 |
| US12/750,723 US8076981B2 (en) | 2009-04-22 | 2010-03-31 | Self-calibrating oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009104479A JP5263887B2 (ja) | 2009-04-22 | 2009-04-22 | 自動調整発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010258625A JP2010258625A (ja) | 2010-11-11 |
| JP5263887B2 true JP5263887B2 (ja) | 2013-08-14 |
Family
ID=42991619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009104479A Active JP5263887B2 (ja) | 2009-04-22 | 2009-04-22 | 自動調整発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8076981B2 (ja) |
| JP (1) | JP5263887B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI501555B (zh) * | 2012-04-24 | 2015-09-21 | Elan Microelectronics Corp | 動態調整振盪源起振電流的控制電路及方法 |
| WO2016039688A1 (en) | 2014-09-08 | 2016-03-17 | Agency For Science, Technology And Research | Reference clock signal generators and methods for generating a reference clock signal |
| US10250269B2 (en) | 2017-07-24 | 2019-04-02 | Nxp B.V. | Oscillator system |
| US10250266B2 (en) | 2017-07-24 | 2019-04-02 | Nxp B.V. | Oscillator calibration system |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594388A (en) | 1995-06-07 | 1997-01-14 | American Microsystems, Inc. | Self-calibrating RC oscillator |
| US5942949A (en) | 1997-10-14 | 1999-08-24 | Lucent Technologies Inc. | Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve |
| EP1351389A1 (en) * | 2002-04-02 | 2003-10-08 | Dialog Semiconductor GmbH | Method and circuit for compensating mosfet capacitance variations in integrated circuits |
| US20040133912A1 (en) | 2002-10-22 | 2004-07-08 | Chris Thomas | Method and apparatus of IEEE 1394 tone transmission in beta mode |
| US7126433B2 (en) | 2004-03-16 | 2006-10-24 | Freescale Semiconductor, Inc. | Self-calibrating oscillator system |
| US7372342B2 (en) | 2006-07-31 | 2008-05-13 | Freescale Semiconductor, Inc. | Oscillator |
| JP5461852B2 (ja) * | 2009-03-04 | 2014-04-02 | フリースケール セミコンダクター インコーポレイテッド | 自動調整発振器 |
-
2009
- 2009-04-22 JP JP2009104479A patent/JP5263887B2/ja active Active
-
2010
- 2010-03-31 US US12/750,723 patent/US8076981B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8076981B2 (en) | 2011-12-13 |
| US20100271139A1 (en) | 2010-10-28 |
| JP2010258625A (ja) | 2010-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5461852B2 (ja) | 自動調整発振器 | |
| US9099994B2 (en) | Relaxation oscillator | |
| JP5280449B2 (ja) | 基準周波数生成回路、半導体集積回路、電子機器 | |
| US8710939B2 (en) | Oscillator circuit which compensates for external voltage supply, temperature and process | |
| US8884676B2 (en) | Clock generator with duty cycle control and method | |
| US8878621B2 (en) | Temperature-compensated semiconductor resistor device | |
| US10742200B2 (en) | Oscillator circuit and method for generating a clock signal | |
| US20190207591A1 (en) | Temperature sensor circuit and semiconductor device including the same | |
| JP2011223375A (ja) | 発振回路 | |
| JP5263887B2 (ja) | 自動調整発振器 | |
| JP2010178051A (ja) | パワーオンリセット回路 | |
| US10666235B1 (en) | Temperature compensated oscillation circuit | |
| KR100857696B1 (ko) | 오실레이터 회로 및 반도체 기억 장치 | |
| CN111108684A (zh) | 振荡电路、芯片、电子设备 | |
| CN113411084B (zh) | 使用偏置电流的振荡器补偿 | |
| US20090128243A1 (en) | Semiconductor device outputting oscillation signal | |
| KR20100052675A (ko) | 주기 신호 생성 회로 | |
| JP6228770B2 (ja) | 充放電型発振回路 | |
| JP2004364313A (ja) | 遅延回路 | |
| CN108649900B (zh) | 一种振荡器链路延时校正电路 | |
| WO2010134228A1 (ja) | 電源発生回路及び集積回路 | |
| KR20160025520A (ko) | 지연 회로, 발진 회로 및 반도체 장치 | |
| JP7053564B2 (ja) | 発振回路、計時回路、電子機器および発振回路の制御方法 | |
| JP6763661B2 (ja) | 発振回路 | |
| KR101006697B1 (ko) | 공정조건의 변화에 대해 안정적인 밴드갭 기준전압을 발생하는 밴드갭 기준전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5263887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |