JP5262031B2 - Electro-optical device and electronic apparatus including the same - Google Patents

Electro-optical device and electronic apparatus including the same Download PDF

Info

Publication number
JP5262031B2
JP5262031B2 JP2007236295A JP2007236295A JP5262031B2 JP 5262031 B2 JP5262031 B2 JP 5262031B2 JP 2007236295 A JP2007236295 A JP 2007236295A JP 2007236295 A JP2007236295 A JP 2007236295A JP 5262031 B2 JP5262031 B2 JP 5262031B2
Authority
JP
Japan
Prior art keywords
sampling
image signal
lines
signal lines
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007236295A
Other languages
Japanese (ja)
Other versions
JP2009069338A (en
Inventor
栄仁 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007236295A priority Critical patent/JP5262031B2/en
Publication of JP2009069338A publication Critical patent/JP2009069338A/en
Application granted granted Critical
Publication of JP5262031B2 publication Critical patent/JP5262031B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To miniaturize an electro-optical apparatus while improving the quality of a display image. <P>SOLUTION: The electro-optical apparatus is provided with a substrate (10), a plurality of scanning lines (6a) and a plurality of data lines (11a) which intersect with each other, a plurality of image signal lines (6) for supplying image signals, a sampling circuit (7) for sampling the image signals supplied to the image signal lines (6) and supplying the sampled image signals to the plurality of data lines (11a), a plurality of sampling signal lines (114) for supplying sampling signals to the sampling circuit (7), and a shield wire (606) arranged between a first layer on which the plurality of image signal lines (6) are formed and a second layer on which the plurality of sampling signal lines (114) are formed. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置では、例えば画像信号に対するノイズを抑制して、表示画像の品質を高めることが図られる。例えば、特許文献1には、複数の信号線の上層部を第1のシールド部で覆うと共に、信号線間の要所に第2シールド部を介在させることによって、画像信号に対するノイズの影響を抑制する技術が記載されている。   In this type of electro-optical device, for example, noise with respect to an image signal can be suppressed to improve the quality of a display image. For example, in Patent Document 1, the upper layer part of a plurality of signal lines is covered with a first shield part, and the influence of noise on the image signal is suppressed by interposing a second shield part at a key point between the signal lines. The technology to do is described.

特開2007−41265号公報JP 2007-41265 A

しかしながら上述の背景技術によれば、例えば信号線が交差する場所のノイズの影響の抑制が十分ではないという技術的問題点がある。また、電気光学装置の小型化の要求に伴い、配線間隔が狭くなると、例えば信号線間の要所に第2シールド部を介在させることが困難になる等、配置が困難になる可能性があるという技術的問題点がある。   However, according to the background art described above, there is a technical problem in that the influence of noise at a location where signal lines intersect, for example, is not sufficient. In addition, if the wiring interval is reduced due to the demand for miniaturization of the electro-optical device, the arrangement may be difficult, for example, it may be difficult to interpose the second shield part at a point between the signal lines. There is a technical problem.

本発明は例えば上記問題点に鑑みてなされたものであり、ノイズの影響を抑制して高品質な画像を表示でき、且つ小型化に適する電気光学装置、及びこれを備えた電子機器を提供することを課題とする。   The present invention has been made in view of the above problems, for example, and provides an electro-optical device that can suppress the influence of noise and display a high-quality image and is suitable for downsizing, and an electronic apparatus including the same. This is the issue.

本発明の電気光学装置は、上記課題を解決するために、第1基板と、前記第1基板に対向配置された第2基板と、備え、前記第1基板は、互いに交差する複数の走査線及び複数のデータ線と、前記複数の走査線及び前記複数のデータ線の交差に対応するように設けられた複数の画素電極と、画像信号が供給される複数の画像信号線と、サンプリング信号に応じて、前記複数の画像信号線に供給される画像信号をサンプリングして、前記複数のデータ線に供給するサンプリング回路と、前記サンプリング回路に前記サンプリング信号を供給する複数のサンプリング信号線と、前記複数の画像信号線と、前記複数のサンプリング信号線との間の層に配置されたシールド層と、前記サンプリング信号線と前記シールド層との層間に配置された第1層間絶縁層と、前記画像信号線と前記シールド層との層間に配置された第2層間絶縁層と、を備え、前記第2基板は、記複数の画素電極と対向するように配置され、共通電位が印加される対向電極を備え、前記画像信号は、前記共通電位に対して極性反転し、前記シールド層には、前記共通電位が供給される。
また、前記複数のデータ線に対応して設けられ、前記複数のサンプリング信号線と前記サンプリング回路とを電気的に接続し、前記複数の画像信号線の前記シールド層と反対側の層に配置された複数の中継配線を備え、前記複数の中継配線は、前記複数の画像信号線と交差するように延設され、前記サンプリング信号線は、前記複数の画像信号線と交差するように延設され、前記シールド層は、前記複数の画像信号線を覆い、前記複数の中継配線及び前記複数のサンプリング信号線と交差するように延設されている。
また、前記第1基板は、前記対向電極と電気的に接続された対向電極電位線を備え、前記シールド層は、前記対向電極電位線から分岐した配線層である。

In order to solve the above-described problems, an electro-optical device according to an aspect of the invention includes a first substrate and a second substrate disposed to face the first substrate, and the first substrate has a plurality of scanning lines intersecting each other. And a plurality of data lines, a plurality of pixel electrodes provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines, a plurality of image signal lines to which an image signal is supplied, and a sampling signal In response, a sampling circuit that samples image signals supplied to the plurality of image signal lines and supplies the sampling signals to the plurality of data lines, a plurality of sampling signal lines that supply the sampling signals to the sampling circuit, and A plurality of image signal lines; a shield layer disposed in a layer between the plurality of sampling signal lines; and a first layer disposed between layers of the sampling signal line and the shield layer An insulating layer; and a second interlayer insulating layer disposed between the image signal line and the shield layer. The second substrate is disposed to face the plurality of pixel electrodes, and has a common potential. There comprises a counter electrode applied, the image signal, the polarity inverted with respect to the common potential to the shield layer, the common potential is supplied.
Also, provided corresponding to the plurality of data lines, electrically connecting the plurality of sampling signal lines and the sampling circuit, and disposed on a layer opposite to the shield layer of the plurality of image signal lines. A plurality of relay wires, the plurality of relay wires extending so as to intersect with the plurality of image signal lines, and the sampling signal line extending so as to intersect with the plurality of image signal lines. The shield layer covers the plurality of image signal lines, and extends so as to intersect with the plurality of relay lines and the plurality of sampling signal lines.
The first substrate includes a counter electrode potential line electrically connected to the counter electrode, and the shield layer is a wiring layer branched from the counter electrode potential line.

本発明の電気光学装置によれば、例えば石英基板等の基板上の画素領域において、複数の走査線及び複数のデータ線が互いに交差しており、該交差の夫々に対応して複数の画素電極が設けられている。ここに「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素が平面配列された領域全体を意味し、典型的には、「画像表示領域」或いは「表示領域」に相当する。画素領域には、例えば複数の画素電極がマトリックス状に配置されて構成されている。   According to the electro-optical device of the present invention, a plurality of scanning lines and a plurality of data lines intersect each other in a pixel region on a substrate such as a quartz substrate, and a plurality of pixel electrodes correspond to each of the intersections. Is provided. Here, the “pixel area” does not mean an area of individual pixels, but means an entire area in which a plurality of pixels are arranged in a plane, and is typically an “image display area” or “display area”. It corresponds to. In the pixel region, for example, a plurality of pixel electrodes are arranged in a matrix.

サンプリング回路は、複数のサンプリング信号線を介して供給されるサンプリング信号に応じて、画像信号線を介して供給される画像信号をサンプリングして、複数のデータ線に供給する。具体的には例えば、サンプリング回路は、画像信号線に電気的に接続されたソース電極、データ線に電気的に接続されたドレイン電極、及びサンプリング信号線に電気的に接続されたゲート電極を有する、片チャネル又は両チャネルの薄膜トランジスタからなるサンプリングスイッチを、データ線毎に含む。そして、供給されるサンプリング信号がハイレベルである場合に、データ線に対し、画像信号が出力されることとなる。サンプリング信号は、典型的には、データ線駆動回路から、シフトレジスタ出力に基づいて順次出力される信号であり、複数のサンプリング信号線に順番に供給される。この際、シリアル−パラレル変換或いは相展開された画像信号が用いられる場合には、同一のサンプリング信号が複数のデータ線毎に、同時に供給される。   The sampling circuit samples the image signal supplied through the image signal line in accordance with the sampling signal supplied through the plurality of sampling signal lines, and supplies the sampled signal to the plurality of data lines. Specifically, for example, the sampling circuit has a source electrode electrically connected to the image signal line, a drain electrode electrically connected to the data line, and a gate electrode electrically connected to the sampling signal line. Each data line includes a sampling switch composed of a thin film transistor of one channel or both channels. When the supplied sampling signal is at a high level, an image signal is output to the data line. The sampling signal is typically a signal that is sequentially output from the data line driving circuit based on the shift register output, and is sequentially supplied to the plurality of sampling signal lines. At this time, when an image signal subjected to serial-parallel conversion or phase expansion is used, the same sampling signal is simultaneously supplied for each of a plurality of data lines.

シールド配線は、一又は複数の画像信号線が設けられた第1層、及びサンプリング信号線が設けられた第2層間に配置されている。   The shield wiring is disposed between the first layer provided with one or a plurality of image signal lines and the second layer provided with the sampling signal lines.

本願発明者の研究によれば、一般に、画像信号等の高周波信号はノイズの影響を受け易く、仮に個々の層において高周波信号用配線の相互の間隔を広げて配置したとしても、他の層に配置された配線との交差部分でノイズの影響を受けてしまう。他方、電気光学装置の小型化の要求に伴い配線間隔が狭くなったり、表示画像の高精細化の要求に伴い配線数が増加したりすることにより、例えば配線間にシールド部等を設けることが困難であることが判明している。   According to the inventor's research, in general, high-frequency signals such as image signals are easily affected by noise, and even if the high-frequency signal wirings are spaced apart from each other in each layer, It is affected by noise at the intersection with the arranged wiring. On the other hand, for example, a shield portion or the like may be provided between the wirings because the wiring interval is narrowed with the demand for miniaturization of the electro-optical device or the number of wirings is increased with the demand for high definition of the display image. It turns out to be difficult.

しかるに本発明では、基板上に構築される積層構造において、複数の画像信号線が設けられた第1層、及び複数のサンプリング信号線が設けられた第2層の層間に、シールド配線が配置されている。これにより、画像信号線に対するノイズの影響を抑制することができ、高品位の画像表示を実現することができる。特に、画像信号線と複数のサンプリング信号線との交差部分におけるノイズの影響を防止することができる。第1層の上層又は下層に、他の導電層或いは信号配線を介さずに、即ち層間絶縁膜のみを介してシールド配線を配置すれば、確実にノイズの影響を防止することができる。加えて、シールド配線を、例えばグランド電位等とすれば、シールド配線の電磁シールド膜としての機能を高めることができる。   However, in the present invention, in the laminated structure constructed on the substrate, the shield wiring is arranged between the first layer provided with a plurality of image signal lines and the second layer provided with a plurality of sampling signal lines. ing. Thereby, the influence of noise on the image signal lines can be suppressed, and high-quality image display can be realized. In particular, it is possible to prevent the influence of noise at the intersection of the image signal line and the plurality of sampling signal lines. If the shield wiring is arranged on the upper layer or the lower layer of the first layer without any other conductive layer or signal wiring, that is, only through the interlayer insulating film, the influence of noise can be surely prevented. In addition, if the shield wiring is set to a ground potential, for example, the function of the shield wiring as an electromagnetic shield film can be enhanced.

しかも、シールド配線は、配線であるので、シールドとして機能させるのに好適な電位に落とせると共に、シールド以外の機能を有する電源配線や信号配線としても利用できる。   Moreover, since the shield wiring is a wiring, it can be dropped to a potential suitable for functioning as a shield, and can also be used as a power supply wiring or a signal wiring having a function other than the shield.

尚、シールド配線に代えて、シールド電極や、シールド専用のシールド層を設けてもよい。シールド電極やシールド層の大きさによっては、浮遊電位であってもよい。また、この際、シールド配線又はシールド電極若しくはシールド層は、所定電位に落とされてもよい。   Instead of the shield wiring, a shield electrode or a shield layer dedicated to the shield may be provided. Depending on the size of the shield electrode or shield layer, a floating potential may be used. At this time, the shield wiring, the shield electrode, or the shield layer may be dropped to a predetermined potential.

また、画像信号線間等の配線間にシールド部を設ける必要がないので、配線間隔を狭くしたり、配線数を増加したりすることができ、当該電気光学装置の小型化や表示画像の高精細化を実現することができる。   Further, since it is not necessary to provide a shield portion between the wirings such as between the image signal lines, the wiring interval can be reduced and the number of wirings can be increased, and the electro-optical device can be downsized and the display image can be increased. Refinement can be realized.

尚、画像信号がシリアル−パラレル変換(即ち、相展開)され、画像信号線が増加する場合、例えば画像信号線を複数の層に形成し、該画像信号線が形成された複数の層各々の間にも、シールド配線を設けてもよい。   When the image signal is subjected to serial-parallel conversion (that is, phase expansion) and the number of image signal lines increases, for example, the image signal lines are formed in a plurality of layers, and each of the plurality of layers in which the image signal lines are formed A shield wiring may be provided between them.

本発明の電気光学装置の一態様では、前記基板上で平面的に見て、前記シールド配線が形成された領域内に、前記画像信号線及び前記複数のサンプリング信号線が少なくとも部分的に配置されている。   In one aspect of the electro-optical device of the present invention, the image signal line and the plurality of sampling signal lines are at least partially arranged in a region where the shield wiring is formed in a plan view on the substrate. ing.

この態様によれば、より高レベルでノイズの影響を抑制することができ、高品位の画像表示を実現することができる。特に、シールド配線を、データ線の配列方向(例えばX方向或いは横方向)に延びるように延設すれば、画像信号線のうちこの配列方向に延びる部分と、サンプリング信号線のうち、データ線に沿った方向(即ち、例えばY方向或いは縦方向)に延びる部分との主要部を、このようにシールド配線が形成された領域内に配置できる。これらにより、シールド配線によるシールド効果が十二分に発揮される。   According to this aspect, the influence of noise can be suppressed at a higher level, and high-quality image display can be realized. In particular, if the shield wiring is extended so as to extend in the arrangement direction of the data lines (for example, the X direction or the horizontal direction), the portion extending in the arrangement direction of the image signal lines and the data lines of the sampling signal lines. The main portion with the portion extending in the direction along the direction (that is, the Y direction or the vertical direction, for example) can be arranged in the region where the shield wiring is formed in this way. Thus, the shielding effect by the shield wiring is fully exhibited.

本発明の電気光学装置の他の態様では、前記シールド配線は、所定電位とされる。   In another aspect of the electro-optical device of the present invention, the shield wiring is set to a predetermined potential.

この態様によれば、シールド配線には所定電位が供給されるので、シールド配線の電位変動が、シールド配線の近くにある画像信号線上の画像信号や、サンプリング信号線上のサンプリング信号に対して、電磁ノイズとして悪影響を及ぼすことを回避できる。更に、例えば画像信号線、サンプリング信号線等からの電磁的な干渉によってシールド配線の電位が変動してしまうことを防止できる。よって、シールド配線の電磁シールド膜としての機能を高めることができる。即ち、シールド配線の電位が変動してしまうことで、例えば、相隣接する二つの画像信号線間の電磁的な干渉がシールド配線を介して発生してしまうことを抑制することができる。   According to this aspect, since a predetermined potential is supplied to the shield wiring, the potential variation of the shield wiring is electromagnetic with respect to the image signal on the image signal line near the shield wiring and the sampling signal on the sampling signal line. It is possible to avoid adverse effects as noise. Further, it is possible to prevent the potential of the shield wiring from fluctuating due to electromagnetic interference from an image signal line, a sampling signal line, or the like. Therefore, the function of the shield wiring as an electromagnetic shield film can be enhanced. That is, the fluctuation of the potential of the shield wiring can suppress, for example, the occurrence of electromagnetic interference between two adjacent image signal lines via the shield wiring.

ここに、本発明に係る「所定電位」とは、画像信号の内容によらずに少なくとも所定期間ずつ固定された電位を意味する。例えば、接地電位或いはグランド電位の如く、時間軸に対して完全に一定電位に固定された固定電位であってもよい。或いは、共通電位或いは対向電極電位の如く、例えば画像信号に係る奇数フィールド期間で第1の固定電位に固定されると共に偶数フィールド期間で第2の固定電位に固定されるというように、時間軸に対して一定期間ずつ一定電位に固定された固定電位であってもよい。   Here, the “predetermined potential” according to the present invention means a potential fixed at least for a predetermined period regardless of the content of the image signal. For example, it may be a fixed potential that is completely fixed at a constant potential with respect to the time axis, such as a ground potential or a ground potential. Alternatively, like the common potential or the counter electrode potential, the time axis is fixed to the first fixed potential in the odd field period related to the image signal and fixed to the second fixed potential in the even field period. On the other hand, it may be a fixed potential fixed at a constant potential for a certain period.

本発明の電気光学装置の他の態様では、前記基板上に、前記第1層及び前記シールド配線の層間に配置された一の層間絶縁膜と、前記シールド配線及び前記第2層の層間に配置された他の層間絶縁膜とを更に備える
この態様によれば、第1層及びシールド配線間の層間絶縁を保ちつつ、シールドに好適な層間距離をとることが可能となると共に、シールド配線及び第2層間の層間絶縁を保ちつつ、シールドに好適な層間距離をとることが可能となる。従って、より高レベルでノイズの影響を抑制することができ、高品位の画像表示を実現することができる。また、シールド配線を設けることによる当該電気光学装置の高さの増加を抑制することができる。
In another aspect of the electro-optical device of the present invention, on the substrate, one interlayer insulating film disposed between the first layer and the shield wiring, and between the shield wiring and the second layer. According to this aspect, while maintaining the interlayer insulation between the first layer and the shield wiring, it is possible to take a suitable interlayer distance for the shield, An interlayer distance suitable for a shield can be obtained while maintaining interlayer insulation between two layers. Therefore, the influence of noise can be suppressed at a higher level, and high-quality image display can be realized. In addition, an increase in the height of the electro-optical device due to the provision of the shield wiring can be suppressed.

このシリアル−パラレル変換に係る態様では、前記基板上に、前記他の導電層、前記第1層、前記シールド配線及び前記第2層がこの順に、層間絶縁膜を夫々介して積層されており、前記中継配線及び前記パラレル信号線は、前記他の導電層及び前記第1層の層間を結ぶコンタクトホールにより電気的に接続されていてもよい。   In the aspect related to the serial-parallel conversion, the other conductive layer, the first layer, the shield wiring, and the second layer are stacked in this order via an interlayer insulating film on the substrate, The relay wiring and the parallel signal line may be electrically connected through a contact hole connecting the other conductive layer and the first layer.

このように構成すれば、中継配線を、画像信号線よりも、サンプリング信号線からの層間距離を大きくとることができ、中継配線上における画像信号及びサンプリング信号間における相互の電磁ノイズを確実に抑制できる。   With this configuration, the relay wiring can have a larger interlayer distance from the sampling signal line than the image signal line, and the mutual electromagnetic noise between the image signal and the sampling signal on the relay wiring is reliably suppressed. it can.

本発明の電子機器は、上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品質な画像を表示可能であり、且つ小型化に適した、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, since it includes the above-described electro-optical device of the present invention, it can display a high-quality image and is suitable for miniaturization, a projection display device, a mobile phone, and an electronic notebook. Various electronic devices such as a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下図1乃至図7を参照しながら、本発明に係る電気光学装置及び電子機器の各実施形態を説明する。尚、以下の図では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFT(Thin Film Transistor)アクティブマトリックス駆動方式の液晶装置を例に挙げる。   Hereinafter, embodiments of the electro-optical device and the electronic apparatus according to the invention will be described with reference to FIGS. 1 to 7. In the following drawings, the scales are different for each layer and each member so that each layer and each member can be recognized on the drawing. In the present embodiment, as an example of an electro-optical device, a TFT (Thin Film Transistor) active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.

先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図2は、図1のH−H´線断面図である。   First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. Here, FIG. 1 is a plan view of the TFT array substrate viewed from the side of the counter substrate together with the components formed thereon, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10及び対向基板20が対向配置されている。TFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の透明基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の透明基板からなる。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、本発明に係る「表示領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are arranged to face each other. The TFT array substrate 10 is made of a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of a transparent substrate such as a quartz substrate or a glass substrate, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are around the image display region 10 a as an example of the “display region” according to the present invention. They are bonded to each other by a sealing material 52 provided in a sealing region located in the area.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or an ultraviolet / heat combination type curable resin for bonding the two substrates, and is applied to the TFT array substrate 10 in the manufacturing process, and then irradiated with ultraviolet rays. And cured by heating or the like. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (ie, gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aを規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the image display region 10 a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側にサンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域52aの内側の額縁領域に、額縁遮光膜53に覆われるようにして設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. The scanning line driving circuit 104 is provided so as to be covered with the frame light shielding film 53 in the frame area inside the seal area 52a along two sides adjacent to the one side.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20. Further, a lead wiring 90 for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like is formed.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO (Indium Tin Oxide) are provided on the laminated structure in a predetermined pattern for each pixel. It is formed in an island shape.

画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。   The pixel electrode 9a is formed in the image display region 10a on the TFT array substrate 10 so as to face a counter electrode 21 described later. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクタ用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area that transmits light emitted from, for example, a projector lamp or a direct viewing backlight. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光膜23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9a. In order to perform color display in the image display region 10a on the light shielding film 23, a color filter (not shown in FIG. 2) may be formed in a region including a part of the opening region and the non-opening region. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the data line driving circuit 101, the scanning line driving circuit 104, the sampling circuit 7, etc., a plurality of data lines are pre-set at a predetermined voltage level on the TFT array substrate 10 shown in FIGS. A precharge circuit that supplies a charge signal prior to an image signal, an inspection circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の電気的な構成について、図3及び図4を参照して説明する。ここに図3は、本実施形態に係る液晶装置の電気的な構成を概略的に示すブロック図であり、図4は、図3に示すサンプリング回路及びその周辺に設けられた各種信号線の構成を拡大して示すブロック図である。   Next, the electrical configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. FIG. 3 is a block diagram schematically showing the electrical configuration of the liquid crystal device according to the present embodiment, and FIG. 4 is a configuration of the sampling circuit shown in FIG. 3 and various signal lines provided around it. It is a block diagram which expands and shows.

図3において、TFTアレイ基板10上における画像表示領域10aには、複数の走査線11a及び複数のデータ線6aが互いに交差して配線され、これら交差に対応して画素に対応する画素部9がマトリックス状に設けられている。画素部9は、走査線11a及びデータ線6aの各々に電気的に接続されている。画素部9は、基本的に、データ線6aにより供給される画像信号を選択的に印加するための画素スイッチッグ用のTFTと、入力された画像信号を液晶層50(図2参照)に印加し保持するための、即ち対向電極21(図2参照)と共に液晶保持容量をなす画素電極9a(図2参照)とを含んで構成されている。尚、画素部9には、液晶保持容量に保持された画像信号がリークするのを防ぐために、該液晶保持容量と並列に付加された蓄積容量を設けてもよい。   In FIG. 3, a plurality of scanning lines 11a and a plurality of data lines 6a intersect with each other in the image display region 10a on the TFT array substrate 10, and pixel portions 9 corresponding to the pixels correspond to these intersections. It is provided in a matrix. The pixel portion 9 is electrically connected to each of the scanning line 11a and the data line 6a. The pixel unit 9 basically applies a pixel switching TFT for selectively applying an image signal supplied from the data line 6a and the input image signal to the liquid crystal layer 50 (see FIG. 2). It includes a pixel electrode 9a (see FIG. 2) for holding, that is, a liquid crystal holding capacitor together with the counter electrode 21 (see FIG. 2). The pixel unit 9 may be provided with a storage capacitor added in parallel with the liquid crystal storage capacitor in order to prevent the image signal stored in the liquid crystal storage capacitor from leaking.

図3において、TFTアレイ基板10上における周辺領域には、データ線駆動回路101、サンプリング回路7及び走査線駆動回路104が設けられている。   In FIG. 3, a data line driving circuit 101, a sampling circuit 7, and a scanning line driving circuit 104 are provided in the peripheral region on the TFT array substrate 10.

走査線駆動回路104には、図示しない、例えば外部回路より外部回路接続端子102(図1参照)を介して、Yクロック信号CLY(及びその反転信号である反転Yクロック信号CLYinv)、YスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで走査信号を順次生成して走査線11aに出力する。   The scanning line driving circuit 104 is supplied with a Y clock signal CLY (and its inverted Y clock signal CLYinv) and a Y start pulse from an external circuit (not shown) via an external circuit connection terminal 102 (see FIG. 1). DY is supplied. When the Y start pulse DY is input, the scanning line driving circuit 104 sequentially generates a scanning signal at a timing based on the Y clock signal CLY and the inverted Y clock signal CLYinv and outputs the scanning signal to the scanning line 11a.

データ線駆動回路101には、外部回路より外部回路接続端子102を介して、Xクロック信号CLX(及びその反転信号である反転Xクロック信号CLXinv)、XスタートパルスDXが供給される。そして、データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号CLXinvに基づくタイミングで、サンプリング信号S1、…、Snを順次生成してサンプリング信号線114に出力する。   The data line driving circuit 101 is supplied with an X clock signal CLX (and an inverted X clock signal CLXinv which is an inverted signal thereof) and an X start pulse DX from an external circuit via the external circuit connection terminal 102. Then, when the X start pulse DX is input, the data line driving circuit 101 sequentially generates the sampling signals S1,..., Sn at the timing based on the X clock signal CLX and the inverted X clock signal CLXinv to generate the sampling signal line 114. Output to.

サンプリング回路7は、画像信号線6から画像信号が供給されるデータ線6aを選択するためにデータ線6a毎に設けられたスイッチング素子(即ち、サンプリングスイッチ)からなり、そのスイッチング動作は、データ線駆動回路101からのサンプリング信号S1、…、Snによってタイミング制御されるように構成されている。   The sampling circuit 7 includes switching elements (that is, sampling switches) provided for each data line 6a in order to select the data line 6a to which the image signal is supplied from the image signal line 6, and the switching operation is performed by the data line 6a. Timing control is performed by sampling signals S1,..., Sn from the drive circuit 101.

サンプリング回路7には、外部回路により6相にシリアル−パラレル変換、即ち相展開された画像信号VID1〜VID6が、6本の画像信号線6を介して供給される。6本の画像信号線6は夫々、外部回路接続端子102から、データ線駆動回路101の周囲を迂回して引き回され、データ線6aの配列方向(即ち、X方向)に沿って配線されている。   The sampling circuit 7 is supplied with image signals VID1 to VID6, which are serial-parallel converted into six phases by an external circuit, that is, phase-expanded, via six image signal lines 6. Each of the six image signal lines 6 is routed around the data line driving circuit 101 from the external circuit connection terminal 102 and wired along the arrangement direction of the data lines 6a (that is, the X direction). Yes.

尚、画像信号の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでなく、例えば9相、12相、24相、48相、96相…等とすることができる。   Note that the number of phase development of the image signal (that is, the number of series of image signals to be developed in serial-parallel) is not limited to 6 phases, for example, 9 phase, 12 phase, 24 phase, 48 phase, 96 phase. ... etc.

図4に示すように、サンプリング回路7のスイッチング素子は、具体的にはサンプリング用TFT71として構成されている。尚、図4では、説明の便宜上、サンプリング回路7に含まれる複数のサンプリング用TFT71のうち、第iデータ線群に属するデータ線6aに対応するサンプリング用TFT71についてのみ代表的に表している。以下では、第iデータ線群に属するデータ線6aに対応するサンプリング用TFT71について説明するが、他のデータ線群に関しても同様に構成されている。   As shown in FIG. 4, the switching element of the sampling circuit 7 is specifically configured as a sampling TFT 71. For convenience of explanation, FIG. 4 representatively shows only the sampling TFT 71 corresponding to the data line 6 a belonging to the i-th data line group among the plurality of sampling TFTs 71 included in the sampling circuit 7. Hereinafter, the sampling TFT 71 corresponding to the data line 6a belonging to the i-th data line group will be described, but the other data line groups are similarly configured.

尚、図4では便宜上、片チャネル型のTFTとして、サンプリング回路7の各スイッチング素子を示したが、サンプリング用TFT71は、両チャネル型のTFTであってもよい。   In FIG. 4, for the sake of convenience, each switching element of the sampling circuit 7 is shown as a single-channel TFT. However, the sampling TFT 71 may be a dual-channel TFT.

各サンプリング用TFT71(即ち、第iデータ線群に属する6本のデータ線6aに対応する6つのサンプリング用TFT71の各々)のソース配線71Sは、6本の画像信号線のうち対応する一本に電気的に接続されている。   The source wiring 71S of each sampling TFT 71 (that is, each of the six sampling TFTs 71 corresponding to the six data lines 6a belonging to the i-th data line group) is connected to one of the six image signal lines. Electrically connected.

各サンプリング用TFT71のドレイン配線71Dは、第iデータ線群に属する6本のデータ線6aのうち対応する一本に電気的に接続されている。   The drain wiring 71D of each sampling TFT 71 is electrically connected to a corresponding one of the six data lines 6a belonging to the i-th data line group.

各サンプリング用TFT71のゲート電極を含むゲート配線71Gは、サンプリング信号線114と電気的に接続されており、データ線駆動回路101(図3参照)から出力された第i番目のサンプリング信号Siが供給される。ここに、本実施形態に係る「ゲート配線71G」は、本発明に係る「中継配線」の一例である。   The gate wiring 71G including the gate electrode of each sampling TFT 71 is electrically connected to the sampling signal line 114 and supplied with the i-th sampling signal Si output from the data line driving circuit 101 (see FIG. 3). Is done. Here, the “gate wiring 71G” according to the present embodiment is an example of the “relay wiring” according to the present invention.

このように構成されているので、各サンプリング用TFT71は、サンプリング信号Siに応じて、6本のデータ線6aを1群とするデータ線群(或いはブロック)毎に、画像信号VID1〜VID6を供給する。従って、複数のデータ線6aをデータ線群毎に駆動するため、駆動周波数が抑えられる。   With this configuration, each sampling TFT 71 supplies image signals VID1 to VID6 for each data line group (or block) including six data lines 6a as a group in accordance with the sampling signal Si. To do. Accordingly, since the plurality of data lines 6a are driven for each data line group, the driving frequency can be suppressed.

尚、クロック信号CLXやCLY等の各種タイミング信号は、例えば図示しない外部回路に形成されたタイミングジェネレータにて生成され、TFTアレイ基板10上の各回路に外部回路接続端子102を介して供給される。また、各駆動回路の駆動に必要な電源等もまた例えば外部回路から供給される。   Various timing signals such as the clock signals CLX and CLY are generated by, for example, a timing generator formed in an external circuit (not shown) and supplied to each circuit on the TFT array substrate 10 via the external circuit connection terminal 102. . Further, the power necessary for driving each drive circuit is also supplied from an external circuit, for example.

再び図3において、TFTアレイ基板10上における周辺領域には、例えば外部回路から本発明に係る「共通電位」の一例としての対向電極電位LCCを供給する対向電極電位線605が、外部回路接続端子102から上下導通端子106まで配線されている。対向電極電位線605には、データ線6aの配列方向(即ち、X方向)に沿って配線された、本発明に係る「シールド配線」の一例としての対向電極電位分岐配線606が電気的に接続されている。   In FIG. 3 again, in the peripheral region on the TFT array substrate 10, a counter electrode potential line 605 for supplying a counter electrode potential LCC as an example of the “common potential” according to the present invention from an external circuit is connected to the external circuit connection terminal. Wired from 102 to the vertical conduction terminal 106. The counter electrode potential line 605 is electrically connected to the counter electrode potential branch wiring 606 as an example of the “shield wiring” according to the present invention, which is wired along the arrangement direction of the data lines 6a (that is, the X direction). Has been.

これにより、対向電極電位LCCは、上下導通端子106及び上下導通材107(図1参照)を介して対向電極21に供給される。対向電極電位LCCは、画素電極9aとの電位差を適正に保持して液晶保持容量を形成するための対向電極21の基準電位となる。本実施形態では、1H反転駆動方式が採用されており、画像信号VID1〜VID6は、所定周期で電位が対向電極電位LCCに対して高位側の正極性と低位側の負極性とで極性反転される。より具体的には、画像信号VID1〜VID6は、一のフレームに対応する表示を行う間、奇数行に配列された画素部9には対向電極電位LCCに対して正極性の電位で供給されると共に偶数行に配列された画素部9には対向電極電位LCCに対して負極性の電位で供給されるように、且つ、これに続く次のフレームに対応する表示を行う間は、逆に偶数行に配列された画素部9には正極性の電位で供給されると共に奇数行に配列された画素部9には負極性の電位で供給されるように、電位が極性反転される。即ち、画像信号VID1〜VID6は、同一行の画素部9には同一極性の電位で供給されると共に相隣接する行の画素部9には異なる極性の電位で供給されるように、且つ係る電位極性を行毎にフレーム周期で反転するように、電位が極性反転される。   Thus, the counter electrode potential LCC is supplied to the counter electrode 21 via the vertical conduction terminal 106 and the vertical conduction material 107 (see FIG. 1). The counter electrode potential LCC is a reference potential of the counter electrode 21 for appropriately holding the potential difference from the pixel electrode 9a and forming a liquid crystal storage capacitor. In the present embodiment, the 1H inversion driving method is employed, and the image signals VID1 to VID6 are inverted in polarity with a positive polarity on the higher side and a negative polarity on the lower side with respect to the counter electrode potential LCC in a predetermined cycle. The More specifically, the image signals VID <b> 1 to VID <b> 6 are supplied to the pixel portions 9 arranged in the odd rows at a positive potential with respect to the counter electrode potential LCC during display corresponding to one frame. At the same time, the pixels 9 arranged in even rows are supplied with a negative potential with respect to the counter electrode potential LCC, and while the display corresponding to the next frame is performed, the even number is reversed. The polarity of the potential is inverted so that the pixel portions 9 arranged in rows are supplied with a positive potential and the pixel portions 9 arranged in odd rows are supplied with a negative potential. That is, the image signals VID <b> 1 to VID <b> 6 are supplied to the pixel portions 9 in the same row with the same polarity potential and are supplied to the pixel portions 9 in adjacent rows with different polarity potentials. The polarity of the potential is inverted so that the polarity is inverted every frame at the frame period.

次に、画像信号線6、サンプリング信号線114及び対向電極電位分岐線606各々の位置関係について、図5及び図6を参照して具体的に説明する。図5は、画像信号線、サンプリング信号線及び対向電極電位分岐線を対向基板の側から見た平面図であり、図6は、図5のA−A´線断面図である。尚、図6では、後述する層間絶縁膜43より上層側の構成要素、及びゲート配線71Gが設けられている層より下層側の構成要素については図示を省略している。   Next, the positional relationship among the image signal line 6, the sampling signal line 114, and the counter electrode potential branch line 606 will be specifically described with reference to FIGS. FIG. 5 is a plan view of the image signal line, the sampling signal line, and the counter electrode potential branch line as viewed from the counter substrate side, and FIG. 6 is a cross-sectional view taken along line AA ′ of FIG. In FIG. 6, illustration of components on the upper layer side from an interlayer insulating film 43 described later and components on the lower layer side from the layer in which the gate wiring 71G is provided is omitted.

図5に示すように、平面的に見て、対向電極電位分岐配線606は、複数の画像信号線6及び複数のサンプリング信号線114を覆うように配置されている。言い換えれば、対向電極電位分岐配線606内に、複数の画像信号線6及び複数のサンプリング信号線114が配置されている。   As shown in FIG. 5, the counter electrode potential branch wiring 606 is disposed so as to cover the plurality of image signal lines 6 and the plurality of sampling signal lines 114 in plan view. In other words, a plurality of image signal lines 6 and a plurality of sampling signal lines 114 are arranged in the counter electrode potential branch wiring 606.

図6に示すように、画像信号線6が設けられた層と、サンプリング信号線114が設けられた層との間に、対向電極電位分岐配線606が設けられた層が配置されている。ここで、画像信号線6は、例えば下層から順にアルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有している。サンプリング信号線114は、例えば下層にアルミニウムを含んでなる層、上層に窒化チタンを含んでなる層の二層構造を有している。対向電極電位分岐配線606は、例えばアルミニウムを含んで構成されている。   As shown in FIG. 6, the layer provided with the counter electrode potential branch wiring 606 is disposed between the layer provided with the image signal line 6 and the layer provided with the sampling signal line 114. Here, the image signal line 6 has, for example, a three-layer structure of a layer made of aluminum, a layer made of titanium nitride, and a layer made of plasma nitride film in order from the lower layer. The sampling signal line 114 has, for example, a two-layer structure in which a lower layer includes aluminum and an upper layer includes titanium nitride. The counter electrode potential branch wiring 606 includes aluminum, for example.

尚、本実施形態に係る「画像信号線6が設けられた層」及び「サンプリング信号線114が設けられた層」は、夫々、本発明に係る「第1層」及び「第2層」の一例である。   The “layer provided with the image signal line 6” and the “layer provided with the sampling signal line 114” according to the present embodiment are the “first layer” and “second layer” according to the present invention, respectively. It is an example.

画像信号線6が設けられている層及び対向電極電位分岐配線606が設けられている層間には層間絶縁膜42が、対向電極電位分岐配線606が設けられている層及びサンプリング信号線114が設けられている層間には層間絶縁膜43が、サンプリング信号線114が設けられている層の上には層間絶縁膜44が、夫々設けられており、各要素間が短絡することを防止している。また、これら各種の絶縁膜42、43及び44には、各層に含まれる配線等を相互に電気的に接続するためのコンタクトホール等が形成されている。   The interlayer insulating film 42 is provided between the layer where the image signal line 6 is provided and the layer where the counter electrode potential branch wiring 606 is provided, and the layer where the counter electrode potential branch wiring 606 is provided and the sampling signal line 114. An interlayer insulating film 43 is provided between the provided layers, and an interlayer insulating film 44 is provided above the layer where the sampling signal line 114 is provided to prevent short-circuiting between the elements. . Further, in these various insulating films 42, 43 and 44, contact holes and the like for electrically connecting wirings and the like included in each layer are formed.

画像信号線6が設けられている層の下層には、画像信号線6とサンプリング回路7のサンプリング用TFT71とを電気的に中継接続するゲート配線71Gが配置されている。画像信号線6が設けられている層及びゲート配線71Gが設けられている層間には、コンタクトホール711及び712等が形成された層間絶縁膜41が設けられている。画像信号線6及びゲート配線71Gは、コンタクトホール711を介して電気的に接続されており、サンプリング用TFT71及びゲート配線71Gは、コンタクトホール712を介して電気的に接続されている。   A gate wiring 71G that electrically connects the image signal line 6 and the sampling TFT 71 of the sampling circuit 7 is disposed below the layer where the image signal line 6 is provided. Between the layer in which the image signal line 6 is provided and the layer in which the gate wiring 71G is provided, an interlayer insulating film 41 in which contact holes 711 and 712 are formed is provided. The image signal line 6 and the gate wiring 71G are electrically connected through a contact hole 711, and the sampling TFT 71 and the gate wiring 71G are electrically connected through a contact hole 712.

これにより、画像信号線6及びサンプリング信号線114間における容量結合を防止することができる。加えて、相隣接する画像信号線6間、及び相隣接するサンプリング信号線114間における容量結合を抑制することができる。更に、対向電極電位分岐配線606の電位が対向電極電位LCCとなっていることにより、高いシールド効果を実現することができる。従って、ノイズの影響を抑制することができ、高品位の画像表示が可能である。   Thereby, capacitive coupling between the image signal line 6 and the sampling signal line 114 can be prevented. In addition, capacitive coupling between the adjacent image signal lines 6 and between the adjacent sampling signal lines 114 can be suppressed. Furthermore, since the potential of the counter electrode potential branch wiring 606 is the counter electrode potential LCC, a high shielding effect can be realized. Therefore, the influence of noise can be suppressed, and high-quality image display is possible.

<電子機器>
次に、図7を参照しながら、上述した液晶装置を電子機器の一例であるプロジェクタに適用した場合を説明する。上述した液晶装置における液晶パネル100は、プロジェクタのライトバルブとして用いられている。図7は、プロジェクタの構成例を示す平面図である。
<Electronic equipment>
Next, a case where the above-described liquid crystal device is applied to a projector which is an example of an electronic device will be described with reference to FIG. The liquid crystal panel 100 in the above-described liquid crystal device is used as a light valve of a projector. FIG. 7 is a plan view showing a configuration example of the projector.

図7に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   As shown in FIG. 7, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G have the same configuration as that of the above-described liquid crystal device, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit, respectively. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110R、1110Bによる表示像は、液晶パネル1110Gによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display images by the liquid crystal panels 1110R and 1110B need to be horizontally reversed with respect to the display images by the liquid crystal panel 1110G.

尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図7を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 7, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type or a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal device described in the above embodiment, the present invention also includes a reflective liquid crystal device (LCOS) in which elements are formed on a silicon substrate, a plasma display (PDP), a field emission display (FED, SED), The present invention can also be applied to an organic EL display, a digital micromirror device (DMD), an electrophoresis apparatus, and the like.

尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. An optical device and an electronic apparatus including the electro-optical device are also included in the technical scope of the present invention.

本発明の実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on embodiment of this invention. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 本発明の実施形態に係る液晶装置の電気的な構成を概略的に示すブロック図である。1 is a block diagram schematically showing an electrical configuration of a liquid crystal device according to an embodiment of the present invention. 図3に示すサンプリング回路及びその周辺に設けられた各種信号線の構成を拡大して示すブロック図である。FIG. 4 is an enlarged block diagram showing the configuration of the sampling circuit shown in FIG. 3 and various signal lines provided in the periphery thereof. 本発明の実施形態に係る液晶装置における画像信号線、サンプリング信号線及び対向電極電位分岐線を対向基板の側から見た平面図である。It is the top view which looked at the image signal line, sampling signal line, and counter electrode potential branch line in the liquid crystal device concerning the embodiment of the present invention from the counter substrate side. 図5のA−A´線断面図である。FIG. 6 is a cross-sectional view taken along line AA ′ in FIG. 5. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

6…画像信号線、6a…走査線、7…サンプリング回路、10…TFTアレイ基板、10a…画像表示領域、11a…データ線、20…対向基板、100…液晶パネル、101…データ線駆動回路、104…走査線駆動回路、114…サンプリング信号線、606…対向電極電位分岐配線   DESCRIPTION OF SYMBOLS 6 ... Image signal line, 6a ... Scanning line, 7 ... Sampling circuit, 10 ... TFT array substrate, 10a ... Image display area, 11a ... Data line, 20 ... Opposite substrate, 100 ... Liquid crystal panel, 101 ... Data line drive circuit, 104 ... Scanning line drive circuit, 114 ... Sampling signal line, 606 ... Counter electrode potential branch wiring

Claims (4)

第1基板と、
前記第1基板に対向配置された第2基板と、
を備え、
前記第1基板は、
互いに交差する複数の走査線及び複数のデータ線と、
前記複数の走査線及び前記複数のデータ線の交差に対応するように設けられた複数の画素電極と、
画像信号が供給される複数の画像信号線と、
サンプリング信号に応じて、前記複数の画像信号線に供給される画像信号をサンプリングして、前記複数のデータ線に供給するサンプリング回路と、
前記サンプリング回路に前記サンプリング信号を供給する複数のサンプリング信号線と、
前記複数の画像信号線と、前記複数のサンプリング信号線との間の層に配置されたシールド層と、
前記サンプリング信号線と前記シールド層との層間に配置された第1層間絶縁層と、
前記画像信号線と前記シールド層との層間に配置された第2層間絶縁層と、
を備え、
前記第2基板は、
前記複数の画素電極と対向するように配置され、共通電位が印加される対向電極を備え、
前記画像信号は、前記共通電位に対して極性反転し、
前記シールド層には、前記共通電位が供給されることを特徴とする電気光学装置。
A first substrate;
A second substrate disposed opposite the first substrate;
With
The first substrate is
A plurality of scan lines and a plurality of data lines intersecting each other;
A plurality of pixel electrodes provided to correspond to intersections of the plurality of scanning lines and the plurality of data lines;
A plurality of image signal lines to which image signals are supplied;
A sampling circuit that samples the image signals supplied to the plurality of image signal lines and supplies the plurality of data signal lines to the plurality of data lines,
A plurality of sampling signal lines for supplying the sampling signal to the sampling circuit;
A shield layer disposed in a layer between the plurality of image signal lines and the plurality of sampling signal lines;
A first interlayer insulating layer disposed between the sampling signal line and the shield layer;
A second interlayer insulating layer disposed between the image signal line and the shield layer;
With
The second substrate is
A counter electrode that is arranged to face the plurality of pixel electrodes and to which a common potential is applied;
The image signal is inverted in polarity with respect to the common potential,
Wherein the shield layer, an electro-optical device, characterized in that said common potential is supplied.
前記複数のデータ線に対応して設けられ、前記複数のサンプリング信号線と前記サンプリング回路とを電気的に接続し、前記複数の画像信号線の前記シールドと反対側の層に配置された複数の中継配線を備え、
前記複数の中継配線は、前記複数の画像信号線と交差するように延設され、
前記サンプリング信号線は、前記複数の画像信号線と交差するように延設され、
前記シールド層は、前記複数の画像信号線を覆い、前記複数の中継配線及び前記複数のサンプリング信号線と交差するように延設されていることを特徴とする請求項1に記載の電気光学装置。
A plurality of sampling lines provided corresponding to the plurality of data lines, electrically connecting the plurality of sampling signal lines and the sampling circuit, and disposed on a layer opposite to the shield layer of the plurality of image signal lines. With relay wiring,
The plurality of relay lines extend so as to intersect with the plurality of image signal lines,
The sampling signal line is extended so as to intersect the plurality of image signal lines,
The electro-optical device according to claim 1, wherein the shield layer covers the plurality of image signal lines and extends so as to intersect the plurality of relay wirings and the plurality of sampling signal lines. .
前記第1基板は、
前記対向電極と電気的に接続された対向電極電位線を備え、
前記シールド層は、前記対向電極電位線から分岐した配線層であることを特徴とする請求項1又は2に記載の電気光学装置。
The first substrate is
A counter electrode potential line electrically connected to the counter electrode;
The electro-optical device according to claim 1, wherein the shield layer is a wiring layer branched from the counter electrode potential line.
請求項1乃至のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 3.
JP2007236295A 2007-09-12 2007-09-12 Electro-optical device and electronic apparatus including the same Expired - Fee Related JP5262031B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007236295A JP5262031B2 (en) 2007-09-12 2007-09-12 Electro-optical device and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007236295A JP5262031B2 (en) 2007-09-12 2007-09-12 Electro-optical device and electronic apparatus including the same

Publications (2)

Publication Number Publication Date
JP2009069338A JP2009069338A (en) 2009-04-02
JP5262031B2 true JP5262031B2 (en) 2013-08-14

Family

ID=40605690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007236295A Expired - Fee Related JP5262031B2 (en) 2007-09-12 2007-09-12 Electro-optical device and electronic apparatus including the same

Country Status (1)

Country Link
JP (1) JP5262031B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2815264B2 (en) * 1992-06-25 1998-10-27 シャープ株式会社 Liquid crystal display
JP4544239B2 (en) * 1997-10-31 2010-09-15 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP3791208B2 (en) * 1998-10-01 2006-06-28 セイコーエプソン株式会社 Electro-optical device drive circuit
JP4029802B2 (en) * 2003-08-28 2008-01-09 セイコーエプソン株式会社 Electro-optical device drive circuit, electro-optical device, and electronic apparatus
JP4049162B2 (en) * 2004-06-18 2008-02-20 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP2009069338A (en) 2009-04-02

Similar Documents

Publication Publication Date Title
US8269710B2 (en) Electro-optical device and electronic apparatus
JP5239512B2 (en) Electro-optical device and electronic apparatus
US9601041B2 (en) Electro-optic device and electronic device
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP5104176B2 (en) Electro-optical device and electronic apparatus
JP4131283B2 (en) Electro-optical device and electronic apparatus
JP2009168877A (en) Electrooptical device and electronic equipment
US8643014B2 (en) Electro-optical device and electronic apparatus
JP5370221B2 (en) Electro-optical device and electronic apparatus
JP5292969B2 (en) Electro-optical device and electronic apparatus including the same
JP2008026348A (en) Electro-optical device and electronic apparatus
JP2008058864A (en) Electrooptical device and electronic equipment
JP2010210786A (en) Electrooptical device and electronic equipment
JP5262031B2 (en) Electro-optical device and electronic apparatus including the same
JP4935326B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4967516B2 (en) Electro-optical device and electronic apparatus
JP5076741B2 (en) Electro-optical device, drive circuit for electro-optical device, and electronic apparatus
JP5286782B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2010060900A (en) Electro-optical device and electronic apparatus provided with the same
JP5050891B2 (en) Electro-optical device and electronic apparatus
JP5104156B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2007249134A (en) Electro-optical device and electronic apparatus provided with the same
JP2008026537A (en) Electro-optical device and electronic apparatus
JP2007052222A (en) Electrooptical device and electronic equipment
JP2007140267A (en) Electro-optical device and electronic apparatus provided with same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5262031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees