JP5286782B2 - Electro-optical device substrate, electro-optical device, and electronic apparatus - Google Patents

Electro-optical device substrate, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP5286782B2
JP5286782B2 JP2007338591A JP2007338591A JP5286782B2 JP 5286782 B2 JP5286782 B2 JP 5286782B2 JP 2007338591 A JP2007338591 A JP 2007338591A JP 2007338591 A JP2007338591 A JP 2007338591A JP 5286782 B2 JP5286782 B2 JP 5286782B2
Authority
JP
Japan
Prior art keywords
wiring
electro
optical device
resistance
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007338591A
Other languages
Japanese (ja)
Other versions
JP2009157303A (en
Inventor
栄仁 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007338591A priority Critical patent/JP5286782B2/en
Publication of JP2009157303A publication Critical patent/JP2009157303A/en
Application granted granted Critical
Publication of JP5286782B2 publication Critical patent/JP5286782B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、例えば液晶表示装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal display device and an electronic apparatus such as a liquid crystal projector provided with the electro-optical device.

この種の電気光学装置は、製造工程において半導体プロセスが利用されるため、その過程で静電気等による不具合が発生し易い。このような不具合を防止するために、例えば装置を構成するマザー基板などの基板上に、静電気等の過剰な電流を拡散するための配線や回路を設けるという技術が提案されている。   Since this type of electro-optical device uses a semiconductor process in the manufacturing process, problems due to static electricity or the like are likely to occur in the process. In order to prevent such a problem, for example, a technique has been proposed in which a wiring or a circuit for diffusing excessive current such as static electricity is provided on a substrate such as a mother substrate constituting the apparatus.

例えば特許文献1では、基板上に短絡用配線を設けることにより、走査線駆動回路やデータ駆動回路等の周辺回路を静電気から保護するという技術が開示されている。   For example, Patent Document 1 discloses a technique for protecting peripheral circuits such as a scanning line driving circuit and a data driving circuit from static electricity by providing a short-circuit wiring on a substrate.

特開平11−95257号公報JP-A-11-95257

しかしながら、上述した短絡用配線には複数種類の信号が供給されるため、供給される信号の種類によって消費電流が異なる。このため、例えば検査時における画像信号等の周波数が高く、消費電流が小さい信号に対しては、配線における抵抗値が高すぎると、正常な信号の伝達が妨げられてしまうおそれがある。他方で、静電気を効果的に拡散するためには、比較的高い抵抗値とすることが要求される。即ち、上述したような技術では、配線における抵抗値を、検査時などで供給される信号に合わせて適切なものとしなければ、適切に不具合を防止できないおそれがあるという技術的問題点がある。   However, since a plurality of types of signals are supplied to the short-circuit wiring described above, current consumption varies depending on the type of signals supplied. For this reason, for example, for a signal having a high frequency such as an image signal at the time of inspection and a small current consumption, if the resistance value in the wiring is too high, transmission of a normal signal may be hindered. On the other hand, in order to effectively diffuse static electricity, a relatively high resistance value is required. In other words, the above-described technique has a technical problem that there is a possibility that a failure cannot be appropriately prevented unless the resistance value in the wiring is appropriate in accordance with a signal supplied at the time of inspection or the like.

本発明は、例えば上述した問題点に鑑みなされたものであり、製造工程における不具合を適切に防止可能な電気光学装置、及び該電気光学装置を備えた電子機器を提供することを課題とする。   SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device that can appropriately prevent problems in a manufacturing process and an electronic apparatus including the electro-optical device.

本発明の電気光学装置は上記課題を解決するために、基板と、該基板上の画素領域に配列された複数の画素部と、前記基板上の前記画素領域の周辺に位置する周辺領域に配置され、前記複数の画素部に信号を供給する周辺回路と、前記周辺領域に設けられた複数の入力端子と、該複数の入力端子から前記周辺回路へ引き回されており、前記複数の入力端子に入力された信号を前記周辺回路へ供給する複数の信号配線と、静電破壊防止用の外周配線と前記複数の入力端子のうち前記信号として画像信号以外の信号が入力される第1端子との間を電気的に接続するための第1抵抗配線と、前記第1抵抗配線より低い抵抗値を有し、前記外周配線と前記複数の入力端子のうち前記信号として画像信号が入力される第2端子との間を電気的に接続するための第2抵抗配線とを備える。   In order to solve the above problems, an electro-optical device of the present invention is arranged in a substrate, a plurality of pixel portions arranged in a pixel region on the substrate, and a peripheral region located around the pixel region on the substrate. A peripheral circuit for supplying signals to the plurality of pixel portions; a plurality of input terminals provided in the peripheral region; and the plurality of input terminals routed from the plurality of input terminals to the peripheral circuit. A plurality of signal wirings for supplying a signal input to the peripheral circuit, an outer peripheral wiring for preventing electrostatic breakdown, and a first terminal to which a signal other than an image signal is input as the signal among the plurality of input terminals; A first resistance wiring for electrically connecting between the first resistance wiring and a resistance value lower than that of the first resistance wiring, and an image signal is input as the signal among the outer peripheral wiring and the plurality of input terminals. Electrical connection between two terminals And a second resistor wires fit.

本発明に係る電気光学装置によれば、基板上の画素領域には、複数の画素部が配列される。複数の画素部は、例えば縦横に相互に間隔を隔ててマトリクス状に配列される。基板上の周辺領域には、複数の画素部に信号を供給する周辺回路が配置される。周辺回路は、例えば走査線駆動回路、データ線駆動回路、選択回路及び検査回路等の回路である。また周辺領域には、周辺回路に加えて複数の入力端子が設けられており、入力端子から周辺回路には信号配線が引き回されている。入力端子は、例えば基板外部の回路等と電気的に接続される外部回路接続端子等であり、入力された信号は、信号配線によって周辺回路に供給される。   According to the electro-optical device of the invention, the plurality of pixel portions are arranged in the pixel region on the substrate. The plurality of pixel portions are arranged in a matrix, for example, at intervals in the vertical and horizontal directions. Peripheral circuits for supplying signals to a plurality of pixel portions are arranged in the peripheral region on the substrate. The peripheral circuits are circuits such as a scanning line driving circuit, a data line driving circuit, a selection circuit, and an inspection circuit, for example. In addition to the peripheral circuit, a plurality of input terminals are provided in the peripheral region, and signal wiring is routed from the input terminal to the peripheral circuit. The input terminal is, for example, an external circuit connection terminal that is electrically connected to a circuit or the like outside the substrate, and the input signal is supplied to the peripheral circuit through a signal wiring.

本発明では、上述した複数の入力端子のうち画像信号以外の信号が入力される第1端子と、静電破壊防止用の外周配線との間を電気的に接続するための第1抵抗配線が設けられている。また、上述した複数の入力端子のうち画像信号が入力される第2端子と、静電破壊防止用の外周配線との間を電気的に接続するための第2抵抗配線が設けられている。第1端子及び第2端子は夫々、一つであっても複数であってもよく、複数である場合には夫々の端子が、外周配線に電気的に接続される。言い換えれば、第1端子及び第2端子が複数ある場合には、外周配線を介して相互に接続される。   In the present invention, the first resistance wiring for electrically connecting the first terminal to which a signal other than the image signal among the plurality of input terminals is input and the outer peripheral wiring for preventing electrostatic breakdown is provided. Is provided. In addition, a second resistance wiring is provided for electrically connecting the second terminal to which an image signal is input among the plurality of input terminals described above and the outer peripheral wiring for preventing electrostatic breakdown. Each of the first terminal and the second terminal may be one or plural, and in the case of plural, each terminal is electrically connected to the outer peripheral wiring. In other words, when there are a plurality of first terminals and second terminals, they are connected to each other via the peripheral wiring.

尚、「外周配線」とは、例えば検査時に発生する静電気等の過剰な電流を拡散させることによって、装置の故障や誤動作を防止するための配線である。典型的には、その一部又は全部が、製造途中の基板を複数含むマザー基板上における最終的に切り落とされる部分に形成される。或いは、外周配線は、マザー基板からの切り離し後に各基板に残されて、エッチングによる穴あけ等で、カッティング或いは寸断されてもよい。いずれにしろ、製品段階ではもはや、第1及び第2端子並びに外周配線間は電気的に接続されておらず、外周配線又は第1若しくは第2抵抗配線が通常動作の妨げになることはない。   The “peripheral wiring” is wiring for preventing failure or malfunction of the apparatus by diffusing excessive current such as static electricity generated during inspection. Typically, a part or all of it is formed in a part finally cut off on a mother substrate including a plurality of substrates being manufactured. Alternatively, the outer peripheral wiring may be left on each substrate after being separated from the mother substrate, and may be cut or chopped by etching or the like. In any case, the first and second terminals and the outer peripheral wiring are no longer electrically connected at the product stage, and the outer peripheral wiring or the first or second resistance wiring does not interfere with normal operation.

製造工程における検査時には、例えば複数の入力端子に画像信号やクロック信号等の信号が供給される。即ち、通電が行われる。ここで、第1抵抗配線及び第2抵抗配線には夫々、比較的高い抵抗値が有されることで、通電の際に発生する静電気等の過剰な電流を効率的に拡散する。しかしながら、第2抵抗配線に接続された第2端子に入力される画像信号は、画像信号以外の信号と比べて消費電流が小さく周波数が高いため、抵抗値が高すぎると、誤動作等の原因となってしまうおそれがある。   At the time of inspection in the manufacturing process, for example, signals such as image signals and clock signals are supplied to a plurality of input terminals. That is, energization is performed. Here, each of the first resistance wiring and the second resistance wiring has a relatively high resistance value, so that an excessive current such as static electricity generated during energization is efficiently diffused. However, since the image signal input to the second terminal connected to the second resistance wiring has a lower current consumption and a higher frequency than signals other than the image signal, if the resistance value is too high, it may cause malfunction. There is a risk of becoming.

これに対し本発明では特に、第2抵抗配線が、第1抵抗配線より低い抵抗値を有している。このため、上述したように、検査時における通電の際に誤動作等が発生してしまうことを防止することが可能である。また、第1抵抗配線に接続された第1端子に供給される画像信号以外の信号は、画像信号と比較して消費電流が大きいため、第2抵抗配線より高い抵抗値を有している場合であっても誤動作は発生しない。よって、第1抵抗配線においては、静電気等の過剰な電流を効果的に拡散することが可能である。尚、具体的には、例えば第1抵抗配線の抵抗値は約1MΩ、第2抵抗配線の抵抗値は数kΩとされる。   In contrast, in the present invention, in particular, the second resistance wiring has a lower resistance value than the first resistance wiring. For this reason, as described above, it is possible to prevent malfunctions and the like from occurring during energization during inspection. Further, since signals other than the image signal supplied to the first terminal connected to the first resistance wiring have a higher current consumption than the image signal, they have a higher resistance value than the second resistance wiring. However, no malfunction occurs. Therefore, it is possible to effectively diffuse an excessive current such as static electricity in the first resistance wiring. Specifically, for example, the resistance value of the first resistance wiring is about 1 MΩ, and the resistance value of the second resistance wiring is several kΩ.

以上説明したように、本発明に係る電気光学装置によれば、第2抵抗配線の抵抗値を第1抵抗配線よりも低くすることで、検査時における誤動作を防止しつつ、静電気等の過剰な電流によって装置が故障してしまうことを防止することが可能である。即ち、製造工程における検査を、より好適に行うことが可能である。   As described above, according to the electro-optical device according to the invention, the resistance value of the second resistance wiring is made lower than that of the first resistance wiring, thereby preventing malfunction during inspection and excessive static electricity or the like. It is possible to prevent the device from being damaged by the current. That is, the inspection in the manufacturing process can be performed more suitably.

本発明の電気光学装置の一態様では、前記基板は、マザー基板にマトリクス状に複数含まれており、前記外周配線は、前記マザー基板における相隣接する前記基板間の間隙に少なくとも部分的に引き回されており、前記基板が前記マザー基板から分断される際に、少なくとも部分的に切り落とされる。   In one aspect of the electro-optical device of the present invention, a plurality of the substrates are included in a matrix on the mother substrate, and the outer peripheral wiring is at least partially drawn in a gap between the adjacent substrates in the mother substrate. And is at least partially cut off when the substrate is cut from the mother substrate.

この態様によれば、製造途中における基板は、マザー基板にマトリクス状に複数含まれており、最終的に分断されることによって、個々の装置として構成される。尚、「分断」とは、ダイシング、スクライビング及びカッティングなどによる様々な分断を意味しており、以降の態様でも同様の意味であるとする。   According to this aspect, a plurality of substrates in the middle of manufacture are included in a matrix form on the mother substrate, and are finally divided so that they are configured as individual devices. Note that “division” means various divisions by dicing, scribing, cutting, and the like, and the same meaning is used in the following aspects.

ここで外周配線は、上述したマザー基板における相隣接する基板間の間隙に少なくとも部分的に引き回された配線である。即ち、第1抵抗配線は、製造途中におけるマザー基板上に電気光学装置が構築されている最中に、外周配線と第1端子との間を電気的に接続するための配線である。同様に、第2抵抗配線は、製造途中におけるマザー基板上に電気光学装置が構築されている最中に、外周配線と第2端子との間を電気的に接続するための配線である。   Here, the peripheral wiring is wiring that is at least partially routed in the gap between adjacent substrates in the mother substrate. That is, the first resistance wiring is a wiring for electrically connecting the outer peripheral wiring and the first terminal while the electro-optical device is being constructed on the mother substrate in the middle of manufacture. Similarly, the second resistance wiring is a wiring for electrically connecting the outer peripheral wiring and the second terminal while the electro-optical device is being constructed on the mother substrate during the manufacturing.

外周配線は、基板がマザー基板から分断される際に、少なくとも部分的に切り落とされる。よって、マザー基板から分断された基板においては、外周配線は部分的にしか、或いは全く残らない。このように外周配線が切り落とされることにより、第1端子と外周配線との間の電気的な接続、及び第2端子と外周配線との間の電気的な接続が切断される。従って、第1及び第2端子並びに外周配線が、製品段階における装置の通常動作の妨げとならないようにすることが可能である。   The peripheral wiring is cut off at least partially when the substrate is separated from the mother substrate. Therefore, the peripheral wiring is only partially or not left on the substrate separated from the mother substrate. By cutting off the outer peripheral wiring in this way, the electrical connection between the first terminal and the outer peripheral wiring and the electrical connection between the second terminal and the outer peripheral wiring are disconnected. Therefore, it is possible to prevent the first and second terminals and the peripheral wiring from interfering with the normal operation of the apparatus in the product stage.

本発明の電気光学装置の他の態様では、前記基板は、マザー基板にマトリクス状に複数含まれており、前記外周配線は、前記周辺領域又は前記基板の外周に、少なくとも部分的に引き回されており、前記外周配線は、前記基板が前記マザー基板から分断される際に、前記第1端子と前記外周配線との間の電気的な接続が切断されると共に前記第2端子と前記外周配線との間の電気的な接続が切断されるように、少なくとも部分的に切り落とされる。   In another aspect of the electro-optical device according to the aspect of the invention, a plurality of the substrates are included in a matrix form on the mother substrate, and the outer peripheral wiring is at least partially routed around the peripheral region or the outer periphery of the substrate. The outer peripheral wiring is disconnected from the second terminal and the outer peripheral wiring while the electrical connection between the first terminal and the outer peripheral wiring is disconnected when the substrate is separated from the mother substrate. Is cut off at least partly so that the electrical connection between is cut off.

この態様によれば、上述した態様と同様に、製造途中における基板は、マザー基板にマトリクス状に複数含まれている。そして、外周配線は、周辺領域又は基板の外周に、少なくとも部分的に引き回されている。即ち、第1抵抗配線は、製造途中におけるマザー基板上に電気光学装置が構築されている最中に、外周配線と第1端子との間を電気的に接続するための配線である。同様に、第2抵抗配線は、製造途中におけるマザー基板上に電気光学装置が構築されている最中に、外周配線と第2端子との間を電気的に接続するための配線である。   According to this aspect, similarly to the above-described aspect, a plurality of substrates in the middle of manufacture are included in a matrix in the mother substrate. The outer peripheral wiring is at least partially routed around the peripheral region or the outer periphery of the substrate. That is, the first resistance wiring is a wiring for electrically connecting the outer peripheral wiring and the first terminal while the electro-optical device is being constructed on the mother substrate in the middle of manufacture. Similarly, the second resistance wiring is a wiring for electrically connecting the outer peripheral wiring and the second terminal while the electro-optical device is being constructed on the mother substrate during the manufacturing.

外周配線は、基板がマザー基板から分断される際に、第1端子と外周配線との間の電気的な接続が切断されると共に、第2端子と外周配線との間の電気的な接続が切断されるように、少なくとも部分的に切り落とされる。よって、分断された基板において、第1及び第2端子に入力された信号が、第1及び第2抵抗配線を介して外周配線に供給されることはない。従って、第1及び第2端子並びに外周配線が、製品段階における装置の通常動作の妨げとならないようにすることが可能である。   When the substrate is separated from the mother substrate, the outer peripheral wiring is disconnected from the first terminal and the outer peripheral wiring, and the second terminal and the outer peripheral wiring are electrically connected. It is cut off at least partly so as to be cut. Therefore, in the divided substrate, signals input to the first and second terminals are not supplied to the outer peripheral wiring via the first and second resistance wirings. Therefore, it is possible to prevent the first and second terminals and the peripheral wiring from interfering with the normal operation of the apparatus in the product stage.

本発明の電気光学装置の他の態様では、前記基板は、マザー基板にマトリクス状に複数含まれており、前記第1及び第2抵抗配線は、前記基板が前記マザー基板から分断される際に、前記第1端子と前記外周配線との間の電気的な接続が切断されると共に前記第2端子と前記外周配線との間の電気的な接続が切断されるように、部分的に切り落とされる。   In another aspect of the electro-optical device according to the aspect of the invention, a plurality of the substrates are included in a matrix shape on the mother substrate, and the first and second resistance wirings are separated when the substrate is separated from the mother substrate. The electrical connection between the first terminal and the outer peripheral wiring is cut off and the electrical connection between the second terminal and the outer peripheral wiring is partially cut off. .

この態様によれば、上述した態様と同様に、製造途中における基板は、マザー基板にマトリクス状に複数含まれている。そして、基板がマザー基板から分断される際に、第1抵抗配線が部分的に切り落とされることにより、第1端子と外周配線との間の電気的な接続が切断される。同様に、第2抵抗配線が部分的に切り落とされることにより、第2端子と外周配線との間の電気的な接続が切断される。   According to this aspect, similarly to the above-described aspect, a plurality of substrates in the middle of manufacture are included in a matrix in the mother substrate. Then, when the substrate is separated from the mother substrate, the first resistance wiring is partially cut off, so that the electrical connection between the first terminal and the outer peripheral wiring is disconnected. Similarly, when the second resistance wiring is partially cut off, the electrical connection between the second terminal and the outer peripheral wiring is cut.

上述したように第1及び第2抵抗配線が切り落とされることにより、分断された基板において、第1及び第2端子に入力された信号が、第1及び第2抵抗配線を介して外周配線に供給されることはない。従って、第1及び第2端子並びに外周配線が、製品段階における装置の通常動作の妨げとならないようにすることが可能である。   As described above, when the first and second resistance wirings are cut off, the signals input to the first and second terminals are supplied to the outer peripheral wiring via the first and second resistance wirings in the divided substrate. It will never be done. Therefore, it is possible to prevent the first and second terminals and the peripheral wiring from interfering with the normal operation of the apparatus in the product stage.

本発明の電気光学装置の他の態様では、前記外周配線は、前記基板の外周に、少なくとも部分的に引き回されており、前記外周配線は、前記基板の外周が切り落とされる際に、前記第1端子と前記外周配線との間の電気的な接続が切断されると共に前記第2端子と前記外周配線との間の電気的な接続が切断されるように、少なくとも部分的に切り落とされる。   In another aspect of the electro-optical device of the present invention, the outer peripheral wiring is at least partially routed around an outer periphery of the substrate, and the outer peripheral wiring is formed when the outer periphery of the substrate is cut off. It is cut off at least partially so that the electrical connection between one terminal and the peripheral wiring is cut and the electrical connection between the second terminal and the peripheral wiring is cut.

この態様によれば、製造途中における外周配線は、基板の外周に、少なくとも部分的に引き回されている。そして、製造工程において基板の外周が切り落とされる際に、外周配線が少なくとも部分的に切り落とされることにより、第1端子と外周配線との間の電気的な接続が切断される。また、第2端子と前記外周配線との間の電気的な接続も切断される。   According to this aspect, the outer peripheral wiring in the course of manufacture is routed at least partially around the outer periphery of the substrate. And when the outer periphery of a board | substrate is cut off in a manufacturing process, an electrical connection between a 1st terminal and an outer periphery wiring is cut | disconnected by at least partially cutting off an outer periphery wiring. Further, the electrical connection between the second terminal and the outer peripheral wiring is also disconnected.

上述したように外周配線が切り落とされることにより、外周が切り落とされた基板において、第1及び第2端子に入力された信号が、第1及び第2抵抗配線を介して外周配線に供給されることはない。従って、第1及び第2端子並びに外周配線が、製品段階における装置の通常動作の妨げとならないようにすることが可能である。   As described above, when the outer peripheral wiring is cut off, the signal input to the first and second terminals is supplied to the outer peripheral wiring through the first and second resistance wirings in the substrate from which the outer periphery is cut off. There is no. Therefore, it is possible to prevent the first and second terminals and the peripheral wiring from interfering with the normal operation of the apparatus in the product stage.

本発明の電気光学装置の他の態様では、前記第1及び第2抵抗配線は、前記基板の外周が切り落とされる際に、前記第1端子と前記外周配線との間の電気的な接続が切断されると共に前記第2端子と前記外周配線との間の電気的な接続が切断されるように、部分的に切り落とされる。   In another aspect of the electro-optical device according to the aspect of the invention, when the outer periphery of the substrate is cut off, the electrical connection between the first terminal and the outer peripheral wire is disconnected in the first and second resistance wires. And partially cut off so that the electrical connection between the second terminal and the outer peripheral wiring is cut.

この態様によれば、製造工程において基板の外周が切り落とされる際に、第1抵抗配線が少なくとも部分的に切り落とされることにより、第1端子と外周配線との間の電気的な接続が切断される。同様に、第2抵抗配線が少なくとも部分的に切り落とされることにより、第2端子と前記外周配線との間の電気的な接続も切断される。   According to this aspect, when the outer periphery of the substrate is cut off in the manufacturing process, the electrical connection between the first terminal and the outer peripheral wiring is cut off by at least partially cutting off the first resistance wiring. . Similarly, the second resistance wiring is cut off at least partially, so that the electrical connection between the second terminal and the outer peripheral wiring is also cut.

上述したように第1及び第2抵抗配線が切り落とされることにより、外周が切り落とされた基板において、第1及び第2端子に入力された信号が、第1及び第2抵抗配線を介して外周配線に供給されることはない。従って、第1及び第2端子並びに外周配線が、製品段階における装置の通常動作の妨げとならないようにすることが可能である。   As described above, when the first and second resistance wirings are cut off, the signal input to the first and second terminals is output to the outer peripheral wiring via the first and second resistance wirings on the substrate whose outer periphery is cut off. Will not be supplied. Therefore, it is possible to prevent the first and second terminals and the peripheral wiring from interfering with the normal operation of the apparatus in the product stage.

本発明の電気光学装置の他の態様では、前記第1端子には、前記画像信号以外の信号としてクロック信号を含む信号が供給される。   In another aspect of the electro-optical device of the present invention, a signal including a clock signal is supplied to the first terminal as a signal other than the image signal.

この態様によれば、画像信号と比較して消費電流が大きいクロック信号を含む信号が、第1端子に供給される。ここで、第1端子と電気的に接続された第1抵抗配線は、第2抵抗配線より抵抗値が高いが、消費電流が大きい信号が供給される場合は、抵抗値が比較的高いものであっても、消費電流が小さい場合と比べて誤動作が起こり難い。従って、検査時における誤動作を防止しつつ、静電気等の過剰な電流によって装置が故障してしまうことを防止することが可能である。   According to this aspect, a signal including a clock signal that consumes more current than the image signal is supplied to the first terminal. Here, the first resistance wiring electrically connected to the first terminal has a higher resistance value than the second resistance wiring, but the resistance value is relatively high when a signal with large current consumption is supplied. Even in such a case, malfunctions are less likely to occur than when the current consumption is small. Accordingly, it is possible to prevent malfunction of the apparatus due to excessive current such as static electricity while preventing malfunction during inspection.

本発明の電気光学装置の他の態様では、前記第2抵抗配線の抵抗値は、前記画像信号の周波数に基づいて設定されている。   In another aspect of the electro-optical device of the present invention, the resistance value of the second resistance wiring is set based on the frequency of the image signal.

この態様によれば、第2抵抗配線の抵抗値は、第2抵抗配線と電気的に接続された第2端子に供給される画像信号の周波数に基づいて設定される。検査時の誤動作については、信号の周波数によって起こり易さが異なり、典型的には、信号の周波数が高ければ高い程起こり易くなる。よって、例えば周波数が高い程、抵抗を高めるなど、画像信号の周波数に基づいて、第2抵抗配線の抵抗値を設定するようにすれば、誤動作を適切に防止することが可能となる。また、誤動作が起こらない範囲で抵抗値を高くすれば、静電気等の過剰な電流から装置を保護するという効果を高めることも可能である。   According to this aspect, the resistance value of the second resistance wiring is set based on the frequency of the image signal supplied to the second terminal electrically connected to the second resistance wiring. A malfunction at the time of inspection differs depending on the frequency of the signal. Typically, the malfunction increases as the frequency of the signal increases. Therefore, for example, if the resistance value of the second resistance wiring is set based on the frequency of the image signal, for example, the resistance is increased as the frequency is higher, malfunction can be prevented appropriately. Further, if the resistance value is increased within a range in which malfunction does not occur, the effect of protecting the device from excessive current such as static electricity can be enhanced.

本発明の電気光学装置の他の態様では、前記第1抵抗配線及び前記第2抵抗配線は、互いに異なる層に形成される。   In another aspect of the electro-optical device of the present invention, the first resistance wiring and the second resistance wiring are formed in different layers.

この態様によれば、第1及び第2抵抗配線が互いに異なる層に形成されるため、互いに異なる抵抗値を有するように形成することが容易である。よって、第2抵抗配線の抵抗値を、第1抵抗配線の抵抗値より低いものとすることが容易である。   According to this aspect, since the first and second resistance wirings are formed in different layers, it is easy to form them so as to have different resistance values. Therefore, it is easy to make the resistance value of the second resistance wiring lower than the resistance value of the first resistance wiring.

例えば、第1及び第2抵抗配線間で、長さや太さ等の形状が互いに異なるように形成しなくとも、構成する材料を別なものとすれば、抵抗値は異なる値となる。また、形状等を互いに異なるものとすることで、抵抗値を異なる値とする場合であっても、互いに異なる層であれば、形成工程を比較的容易に行うことが可能である。   For example, even if the first and second resistance wirings are not formed so as to have different shapes such as length and thickness, the resistance values are different if the constituent materials are different. Further, by making the shapes and the like different from each other, even if the resistance values are different values, the formation process can be performed relatively easily if the layers are different from each other.

本発明の電気光学装置の他の態様では、前記第1抵抗配線及び前記第2抵抗配線の少なくとも一方は、導電性のポリシリコンを含んでいる。   In another aspect of the electro-optical device of the present invention, at least one of the first resistance wiring and the second resistance wiring includes conductive polysilicon.

この態様によれば、第1及び第2抵抗配線の少なくとも一方が、導電性のポリシリコンを含んでいるため、高い抵抗値或いは所望の抵抗値を有するように形成することが容易である。配線における抵抗値は、材料が有する抵抗値の他に、配線の長さや太さに依存している。このため、例えばアルミニウム等の比較的抵抗値の低い材料を用いて、高い抵抗値を有する配線を形成しようとすると、配置スペースが大きなものとなってしまう。   According to this aspect, since at least one of the first and second resistance wirings includes conductive polysilicon, it can be easily formed to have a high resistance value or a desired resistance value. The resistance value in the wiring depends on the length and thickness of the wiring in addition to the resistance value of the material. For this reason, for example, when a wiring having a high resistance value is formed using a material having a relatively low resistance value such as aluminum, the arrangement space becomes large.

これに対し、本態様では比較的抵抗値の高いポリシリコンを含んで第1及び第2抵抗配線を形成しているため、配置スペースの増大を防止することができる。即ち、省スペース化を実現することができる。加えて、導電性のポリシリコンは、基板上における画素部や駆動回路部を構成する半導体素子、配線、電極等を形成する際に用いられるものと共通でよいので、製造工程を増加させないで済ませることも可能となる。或いは導電性のポリシリコンの形成時に、ドーピングを専用に行うことで、所望の抵抗値を実現することも可能となる。よって、例えば装置の高精細化や小型化を、効率的に実現する際に極めて有効である。   On the other hand, in this aspect, since the first and second resistance wirings are formed including polysilicon having a relatively high resistance value, an increase in arrangement space can be prevented. That is, space saving can be realized. In addition, since the conductive polysilicon may be the same as that used when forming the semiconductor elements, wirings, electrodes, and the like constituting the pixel portion and the drive circuit portion on the substrate, it is not necessary to increase the manufacturing process. It is also possible. Alternatively, it is possible to realize a desired resistance value by performing dedicated doping when forming conductive polysilicon. Therefore, for example, it is extremely effective in efficiently realizing high definition and downsizing of the apparatus.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、製造工程における検査を、より好適に行うことが可能な投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic device capable of performing inspection in the manufacturing process more suitably. Various electronic devices such as a notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFT(Thin Film Transistor)アクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a drive circuit built-in TFT (Thin Film Transistor) active matrix drive type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

<マザー基板>
先ず、本実施形態に係る電気光学装置の製造工程におけるマザー基板の構成、及び製造工程における効果について、図1から図3を参照して説明する。ここに図1は、製造工程におけるマザー基板の構成を示す平面図であり、図2は、マザー基板における外部回路接続端子周辺の構成を示す拡大平面図である。また図3は、図2のA−A´線断面図である。尚、図3の断面図においては、説明の便宜上、抵抗配線が形成される層のみについて示し、その他の層は省略して図示してある。
<Mother board>
First, the configuration of the mother substrate in the manufacturing process of the electro-optical device according to this embodiment and the effect in the manufacturing process will be described with reference to FIGS. FIG. 1 is a plan view showing the configuration of the mother substrate in the manufacturing process, and FIG. 2 is an enlarged plan view showing the configuration around the external circuit connection terminals in the mother substrate. 3 is a cross-sectional view taken along line AA ′ of FIG. In the cross-sectional view of FIG. 3, for convenience of explanation, only the layer on which the resistance wiring is formed is shown, and the other layers are omitted.

図1に示すように、本実施形態に係る電気光学装置は、製造工程において、マザー基板1上に複数形成される。即ち、マザー基板1上において、電気光学装置を構成するTFTアレイ基板10がマトリクス状に配列するように形成される。各電気光学装置においては、図に示すように、本発明の「画素領域」の一例である画素表示領域10aの周辺に、本発明の「周辺回路」の一例であるデータ線駆動回路101及び走査線駆動回路104、並びに本発明の「入力端子」の一例である外部回路接続端子102が形成される。データ線駆動回路101及び走査線駆動回路104と外部回路接続端子102とは、互いに信号配線110によって電気的に接続されている。   As shown in FIG. 1, a plurality of electro-optical devices according to this embodiment are formed on a mother substrate 1 in the manufacturing process. That is, the TFT array substrate 10 constituting the electro-optical device is formed on the mother substrate 1 so as to be arranged in a matrix. In each electro-optical device, as shown in the drawing, around the pixel display area 10a which is an example of the “pixel area” of the present invention, a data line driving circuit 101 which is an example of the “peripheral circuit” of the present invention and a scan. The line drive circuit 104 and the external circuit connection terminal 102 which is an example of the “input terminal” of the present invention are formed. The data line driving circuit 101 and the scanning line driving circuit 104 and the external circuit connection terminal 102 are electrically connected to each other by a signal wiring 110.

本実施形態に係る電気光学装置では特に、TFTアレイ基板10の外周に沿うように、外周配線200が形成されている。外周配線200は、例えば製造工程における検査時等に発生する静電気等の過剰な電流を拡散するための配線であり、抵抗配線210によって外部回路接続端子102と電気的に接続されている。   In the electro-optical device according to this embodiment, the outer peripheral wiring 200 is formed so as to extend along the outer periphery of the TFT array substrate 10. The peripheral wiring 200 is a wiring for diffusing an excessive current such as static electricity generated at the time of inspection in a manufacturing process, for example, and is electrically connected to the external circuit connection terminal 102 by a resistance wiring 210.

図2において、外部回路接続端子102には、例えば画像を表示するための画像信号に加えて、画像信号を供給するタイミングを規定するクロック信号や電源電位等の複数種類の信号が入力される。ここで、外部回路接続端子102のうち、画像信号以外の信号が入力される端子を第1端子102aとし、画像信号が入力される端子を第2端子102bとする。また、抵抗配線210のうち、第1端子102a及び外周配線200間を接続するものを第1抵抗配線210aとし、
第2端子102b及び外周配線200間を接続するものを第2抵抗配線210bとする。
In FIG. 2, for example, in addition to an image signal for displaying an image, a plurality of types of signals such as a clock signal that defines a timing for supplying the image signal and a power supply potential are input to the external circuit connection terminal 102. Here, among the external circuit connection terminals 102, a terminal to which a signal other than an image signal is input is referred to as a first terminal 102a, and a terminal to which an image signal is input is referred to as a second terminal 102b. Further, among the resistance wirings 210, the connection between the first terminal 102a and the outer peripheral wiring 200 is referred to as a first resistance wiring 210a.
A connection between the second terminal 102b and the peripheral wiring 200 is referred to as a second resistance wiring 210b.

図3に示すように、第1抵抗配線210a及び第2抵抗配線210bは、互いに異なる層に形成されている。即ち、先ず第2抵抗配線210bが形成され、その上に第1層間絶縁膜401が形成される。続いて、第1層間絶縁膜401上に第1抵抗配線210aが形成され、その上に第2層間絶縁膜402が形成される。第1抵抗配線210a及び第2抵抗配線210bは、静電気等の過剰な電流を効率よく拡散するために、信号配線110と比べて高い抵抗値を有している方がよい。このため、第1抵抗配線210a及び第2抵抗配線210bは、例えば比較的抵抗値の高い導電性のポリシリコン等を含んで形成される。   As shown in FIG. 3, the first resistance wiring 210a and the second resistance wiring 210b are formed in different layers. That is, first, the second resistance wiring 210b is formed, and the first interlayer insulating film 401 is formed thereon. Subsequently, a first resistance wiring 210a is formed on the first interlayer insulating film 401, and a second interlayer insulating film 402 is formed thereon. The first resistance wiring 210 a and the second resistance wiring 210 b should have a higher resistance value than the signal wiring 110 in order to efficiently diffuse excessive current such as static electricity. Therefore, the first resistance wiring 210a and the second resistance wiring 210b are formed including, for example, conductive polysilicon having a relatively high resistance value.

ここで本実施形態では特に、第2抵抗配線210bの抵抗値が、第1抵抗配線210aの抵抗値より低いものとされている。即ち、画像信号が供給される第2端子102bに接続される抵抗配線が、画像信号以外の信号が供給される第1端子102aに接続される抵抗配線よりも、抵抗値が低いものとされている。   Here, in the present embodiment, in particular, the resistance value of the second resistance wiring 210b is set to be lower than the resistance value of the first resistance wiring 210a. That is, the resistance wiring connected to the second terminal 102b to which the image signal is supplied has a lower resistance value than the resistance wiring connected to the first terminal 102a to which a signal other than the image signal is supplied. Yes.

製造工程における装置の検査時には、例えば外部回路接続端子102に対して、実際の動作(即ち、製品としての通常動作)の際に入力されるような複数の信号が入力される。そして、複数の信号の中でも、第2端子102bに入力される画像信号は、他の信号と比べて消費電流が小さく周波数が高い。よって、第2抵抗配線210bの抵抗値が高すぎると、信号が正確に伝達されず誤動作等の原因となってしまうおそれがある。本実施形態では、上述したように、第2抵抗配線210bが第1抵抗配線210aより低い抵抗値を有することで、検査時に信号が入力された際に、誤動作等が発生してしまうことを防止することが可能である。   At the time of inspection of the apparatus in the manufacturing process, for example, a plurality of signals that are input during an actual operation (that is, a normal operation as a product) are input to the external circuit connection terminal 102. Among the plurality of signals, the image signal input to the second terminal 102b has a smaller current consumption and a higher frequency than other signals. Therefore, if the resistance value of the second resistance wiring 210b is too high, the signal may not be transmitted accurately, which may cause malfunction. In the present embodiment, as described above, the second resistance wiring 210b has a lower resistance value than the first resistance wiring 210a, thereby preventing a malfunction or the like from occurring when a signal is input during inspection. Is possible.

また、第1端子102aに供給されるクロック信号等の画像信号以外の信号は、画像信号と比較して消費電流が大きい。よって、第1抵抗配線210aは、比較的高い抵抗値を有していても誤動作は発生し難い。従って、第1抵抗配線210aを第2抵抗配線210bより高い抵抗値とすることで、静電気等の過剰な電流を効果的に拡散することが可能である。   Further, a signal other than an image signal such as a clock signal supplied to the first terminal 102a consumes a larger amount of current than an image signal. Therefore, even if the first resistance wiring 210a has a relatively high resistance value, malfunction does not easily occur. Therefore, by setting the first resistance wiring 210a to have a higher resistance value than the second resistance wiring 210b, it is possible to effectively diffuse an excessive current such as static electricity.

尚、第1抵抗配線210a及び第2抵抗配線210bは、例えば配線の長さや太さ、或いは構成する材料が互いに異なるように形成することで、互いに異なる抵抗値とされる。また、例えばイオンインプランテーション等におけるイオンの注入濃度を互いに異なるものとすることで、異なる抵抗値となるようにしてもよい。   Note that the first resistance wiring 210a and the second resistance wiring 210b have different resistance values by forming the wirings in different lengths, thicknesses, or constituent materials, for example. Further, for example, different resistance values may be obtained by making ion implantation concentrations different in ion implantation or the like.

以上説明したように、第1抵抗配線210a及び第2抵抗配線210bの抵抗値が互いに異なる値とされることで、検査時における誤動作を防止しつつ、静電気等の過剰な電流によって装置が故障してしまうことを防止することが可能である。即ち、電気光学装置の製造工程における検査を、より好適に行うことが可能である。   As described above, since the resistance values of the first resistance wiring 210a and the second resistance wiring 210b are different from each other, the malfunction of the apparatus is prevented by an excessive current such as static electricity while preventing malfunction during inspection. Can be prevented. That is, it is possible to perform inspection more suitably in the manufacturing process of the electro-optical device.

<電気光学装置>
次に、上述したマザー基板1から分断されてなる、本実施形態に係る電気光学装置について、図4から図9を参照して説明する。
<Electro-optical device>
Next, the electro-optical device according to the present embodiment, which is separated from the mother substrate 1 described above, will be described with reference to FIGS.

<第1実施形態>
先ず、第1実施形態に係る電気光学装置の全体構成について、図4及び図5を参照して説明する。ここに図4は、第1実施形態に係る電気光学装置の全体構成を示す平面図であり、図5は、図4のH−H´線断面図である。
<First Embodiment>
First, the overall configuration of the electro-optical device according to the first embodiment will be described with reference to FIGS. 4 and 5. 4 is a plan view showing the entire configuration of the electro-optical device according to the first embodiment, and FIG. 5 is a cross-sectional view taken along the line HH ′ of FIG.

図4及び図5において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も、TFTアレイ基板10と同様に、透明基板である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   4 and 5, in the electro-optical device according to this embodiment, the TFT array substrate 10 and the counter substrate 20 are disposed to face each other. The TFT array substrate 10 is a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate. The counter substrate 20 is also a transparent substrate, like the TFT array substrate 10. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a provided with a plurality of pixel electrodes.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass bead is dispersed for setting the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、上述したように、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   In the peripheral region, the data line driving circuit 101 and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in the region located outside the sealing region where the sealing material 52 is disposed, as described above. It has been. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図5において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。画素電極9aは、ITO(Indium Tin Oxide)膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。他方、対向基板20上には、格子状又はストライプ状の遮光膜23が形成された後に、その全面に亘って対向電極21が設けられており、更には最上層部分に配向膜が形成されている。対向電極21は、ITO膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。このように構成され、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、液晶層50が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。   In FIG. 5, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. The pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film, and the alignment film is made of an organic film such as a polyimide film. On the other hand, on the counter substrate 20, a lattice-shaped or striped light-shielding film 23 is formed, and then a counter electrode 21 is provided over the entire surface, and an alignment film is formed on the uppermost layer portion. Yes. The counter electrode 21 is made of a transparent conductive film such as an ITO film, and the alignment film is made of an organic film such as a polyimide film. A liquid crystal layer 50 is formed between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、図4及び図5に示したTFTアレイ基板10上には、上述したデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   4 and 5, the image signal on the image signal line is sampled on the TFT array substrate 10 in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like described above. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

また、第1実施形態に係る電気光学装置においては、図1及び図2において示した外周配線200は、マザー基板1から各電気光学装置を分断する際に切り落とされており、第1抵抗配線210a及び第2抵抗配線210bの一部が残存した状態とされている。これらの電気光学装置における構成については後に詳述する。   In the electro-optical device according to the first embodiment, the outer peripheral wiring 200 shown in FIGS. 1 and 2 is cut off when the electro-optical device is divided from the mother substrate 1, and the first resistance wiring 210a. In addition, a part of the second resistance wiring 210b remains. The configuration of these electro-optical devices will be described in detail later.

続いて、第1実施形態に係る電気光学装置の画素部の電気的な構成について、図6を参照して説明する。ここに図6は、第1実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical configuration of the pixel unit of the electro-optical device according to the first embodiment will be described with reference to FIG. FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to the first embodiment.

図6において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 6, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the electro-optical device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートには、走査線3aが電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 3a is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulse-scans the scanning signals G1, G2,. Gm is applied in this order in a line sequential manner. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9a in response to supply of an image signal. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor line 300 with a fixed potential so as to have a constant potential. According to the storage capacitor 70, the potential holding characteristic in the pixel electrode 9a is improved, and display characteristics such as contrast improvement and flicker reduction can be improved.

続いて、第1実施形態に係る電気光学装置における外周配線及び抵抗配線の構成について、図7を参照して説明する。ここに図7は、第1実施形態に係る電気光学装置における外部回路接続端子周辺の構成を示す拡大平面図である。   Next, the configuration of the outer peripheral wiring and the resistance wiring in the electro-optical device according to the first embodiment will be described with reference to FIG. FIG. 7 is an enlarged plan view showing a configuration around the external circuit connection terminal in the electro-optical device according to the first embodiment.

図7において、第1実施形態に係る電気光学装置においては、外周配線200が、第1抵抗配線201a及び第2抵抗配線210bの一部と共に、TFTアレイ基板10の図中の下側の辺に沿って切り落とされている。即ち、製品としての電気光学装置には、外周配線200は残されていない。尚、外周配線200に加えて、第1抵抗配線201a及び第2抵抗配線210bの少なくとも一部若しくは全部は、例えばダイシング、スクライビング及びカッティング等によって、マザー基板1から各電気光学装置を分断する際に、或いは分断した後の基板の成形の際に切り落とされてもよい。加えて、外周配線200を相隣接する基板間の中央線を交互に跨いで行き来する要領でジグザグに形成しておくことで、該中央線で分断することで、外周配線200による電気的な接続を分断することも可能である。   In FIG. 7, in the electro-optical device according to the first embodiment, the outer peripheral wiring 200, along with a part of the first resistance wiring 201a and the second resistance wiring 210b, is on the lower side of the TFT array substrate 10 in the drawing. It is cut off along. That is, the peripheral wiring 200 is not left in the electro-optical device as a product. In addition to the outer peripheral wiring 200, at least part or all of the first resistance wiring 201a and the second resistance wiring 210b are used when the electro-optical devices are separated from the mother substrate 1 by, for example, dicing, scribing, cutting, or the like. Alternatively, the substrate may be cut off when the substrate is divided. In addition, the outer peripheral wiring 200 is formed in a zigzag manner in such a way as to alternately cross the center lines between adjacent substrates, so that the electric connection by the outer peripheral wiring 200 is achieved by dividing the peripheral wiring 200 by the center line. It is also possible to divide.

上述したように外周配線200が切り落とされることによって、外部回路接続端子102及び外周配線200間の電気的な接続は切断される。第1抵抗配線210a及び第2抵抗配線210bの一部は、図に示すように、電気光学装置におけるTFTアレイ基板10上に残っているが、外部回路接続端子102の以外とは電気的に接続されていない。よって、外部回路接続端子102に入力された信号は信号配線110側に流れ、第1抵抗配線210a及び第2抵抗配線210bに流れることはない。   As described above, when the outer peripheral wiring 200 is cut off, the electrical connection between the external circuit connection terminal 102 and the outer peripheral wiring 200 is disconnected. As shown in the drawing, a part of the first resistance wiring 210a and the second resistance wiring 210b remains on the TFT array substrate 10 in the electro-optical device, but is electrically connected to other than the external circuit connection terminals 102. It has not been. Therefore, a signal input to the external circuit connection terminal 102 flows to the signal wiring 110 side, and does not flow to the first resistance wiring 210a and the second resistance wiring 210b.

以上説明したように、本実施形態に係る電気光学装置によれば、外周配線200が切り落とされているため、検査時に使用した外周配線200、並びに第1抵抗配線210a及び第2抵抗配線210bが、製品としての動作を妨げてしまうことを防止できる。また、上述したように、製造工程における検査をより好適に行うことが可能であるため、品質の高い装置を、より容易に製造することが可能である。   As described above, according to the electro-optical device according to this embodiment, since the outer peripheral wiring 200 is cut off, the outer peripheral wiring 200 used at the time of inspection, the first resistance wiring 210a, and the second resistance wiring 210b are as follows. It can prevent the operation as a product from being hindered. In addition, as described above, since inspection in the manufacturing process can be performed more suitably, a high-quality device can be manufactured more easily.

尚、マザー基板の分断は、TFTアレイ基板10の素子形成後における、対向基板20の貼り合せ前若しくは貼り合わせ後、液晶の封入前若しくは封入後、又は動作検査後若しくは表示検査後など、何らかの検査を終えた後に実行される。対向基板20は、初めから個々に分断されたものが、マザー基板に対して貼り合わせられてもよいし、大板としてマザー基板に対して貼り合わせられた後に、マザー基板と一括で又は相前後して個々の対向基板20へと分断されてもよい。   Note that the mother substrate may be divided by any inspection after the TFT array substrate 10 is formed, before or after the counter substrate 20 is bonded, before or after the liquid crystal is sealed, or after an operation test or a display test. It is executed after finishing. The counter substrate 20 may be individually divided from the beginning, and may be bonded to the mother substrate, or after being bonded to the mother substrate as a large plate, in batch with the mother substrate or before and after. Then, it may be divided into individual counter substrates 20.

<第2実施形態>
次に、第2実施形態に係る電気光学装置について、図8及び図9を参照して説明する。ここに図8は、第2実施形態に係る電気光学装置の全体構成を示す平面図であり、図9は、第2実施形態に係る電気光学装置における外部回路接続端子周辺の構成を示す拡大平面図である。第2実施形態は、上述の第1実施形態と比べて、マザー基板からの分断のされ方が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。尚、図8及び図9においては、図4及び図7に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付している。
Second Embodiment
Next, an electro-optical device according to a second embodiment will be described with reference to FIGS. FIG. 8 is a plan view showing the overall configuration of the electro-optical device according to the second embodiment, and FIG. 9 is an enlarged plan view showing the configuration around the external circuit connection terminal in the electro-optical device according to the second embodiment. FIG. The second embodiment is different from the first embodiment described above in how it is divided from the mother substrate, and the other configurations are generally the same. Therefore, in the second embodiment, portions different from the first embodiment will be described in detail, and descriptions of other overlapping portions will be omitted as appropriate. 8 and 9, the same reference numerals are given to the same components as those according to the first embodiment shown in FIGS. 4 and 7.

図8において、第2実施形態に係る電気光学装置では、上述した第1実施形態と異なり、外周配線200が、TFTアレイ基板10から切り落とされていない。即ち、第2実施形態では、製品として完成された電気光学装置において、TFTアレイ基板10上に外周配線200が存在している。   In the electro-optical device according to the second embodiment shown in FIG. 8, the outer peripheral wiring 200 is not cut off from the TFT array substrate 10, unlike the first embodiment described above. That is, in the second embodiment, the outer peripheral wiring 200 exists on the TFT array substrate 10 in the electro-optical device completed as a product.

図9に示すように、第1抵抗配線210a及び第2抵抗配線210bは、例えばエッチング等によって配線の途中で切断されている。このため、外部回路接続端子102及び外周配線200間の電気的な接続は切断される。よって、外部回路接続端子102に入力された信号は信号配線110側に流れ、第1抵抗配線210a及び第2抵抗配線210bに流れることはない。即ち、第2実施形態に係る電気光学装置は、TFTアレイ基板10上に外周配線200が存在しているものの、電気的な導通関係を見れば、図7で示した第1実施形態に係る電気光学装置と同様のものといえる。   As shown in FIG. 9, the first resistance wiring 210a and the second resistance wiring 210b are cut in the middle of the wiring by etching or the like, for example. For this reason, the electrical connection between the external circuit connection terminal 102 and the outer peripheral wiring 200 is disconnected. Therefore, a signal input to the external circuit connection terminal 102 flows to the signal wiring 110 side, and does not flow to the first resistance wiring 210a and the second resistance wiring 210b. That is, in the electro-optical device according to the second embodiment, although the outer peripheral wiring 200 exists on the TFT array substrate 10, the electrical connection relationship according to the first embodiment shown in FIG. It can be said that it is the same as the optical device.

このように配線が表面に露出した段階で、配線をエッチング除去することに限らず、配線上に層間絶縁膜等の他の層が形成された後に、他の層及び配線を貫くコンタクトホール類似の穴を、エッチングにより開孔することで、配線を切断することも可能である。   In this way, when the wiring is exposed on the surface, it is not limited to removing the wiring by etching, but after another layer such as an interlayer insulating film is formed on the wiring, it is similar to a contact hole penetrating the other layer and the wiring. It is also possible to cut the wiring by opening the hole by etching.

以上説明したように、第2実施形態に係る電気光学装置によれば、上述した第1実施形態と同様に、検査時に使用した外周配線200、並びに第1抵抗配線210a及び第2抵抗配線210bが、製品としての動作を妨げてしまうことを防止できる。また、製造工程における検査をより好適に行うことが可能であるため、品質の高い装置を、より容易に製造することが可能である。   As described above, according to the electro-optical device according to the second embodiment, similarly to the first embodiment described above, the outer peripheral wiring 200, the first resistance wiring 210a, and the second resistance wiring 210b used during the inspection are provided. It is possible to prevent the operation as a product from being hindered. In addition, since inspection in the manufacturing process can be performed more suitably, a high-quality device can be manufactured more easily.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図10は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 10 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図10に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 10, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図10を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 10, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

製造工程におけるマザー基板の構成を示す平面図である。It is a top view which shows the structure of the mother board | substrate in a manufacturing process. マザー基板における外部回路接続端子周辺の構成を示す拡大平面図である。It is an enlarged plan view showing a configuration around an external circuit connection terminal on the mother board. 図2のA−A´線断面図である。FIG. 3 is a cross-sectional view taken along line AA ′ in FIG. 2. 第1実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view showing an overall configuration of an electro-optical device according to a first embodiment. 図4のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 第1実施形態に係る電気光学装置の画像表示領域を構成する各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like that constitute an image display area of the electro-optical device according to the first embodiment. 第1実施形態に係る電気光学装置における外部回路接続端子周辺の構成を示す拡大平面図である。FIG. 3 is an enlarged plan view illustrating a configuration around an external circuit connection terminal in the electro-optical device according to the first embodiment. 第2実施形態に係る電気光学装置の全体構成を示す平面図である。FIG. 6 is a plan view illustrating an overall configuration of an electro-optical device according to a second embodiment. 第2実施形態に係る電気光学装置における外部回路接続端子周辺の構成を示す拡大平面図である。FIG. 6 is an enlarged plan view illustrating a configuration around an external circuit connection terminal in an electro-optical device according to a second embodiment. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

1…マザー基板、3a…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、30…TFT、50…液晶層、101…データ線駆動回路、102…外部回路接続端子、102a…第1端子、102b…第2端子、104…走査線駆動回路、110…信号配線、200…外周配線、210…抵抗配線、210a…第1抵抗配線、210b…第2抵抗配線、401…第1層間絶縁膜、402…第2層間絶縁膜   DESCRIPTION OF SYMBOLS 1 ... Mother substrate, 3a ... Scan line, 6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 20 ... Counter substrate, 21 ... Counter electrode, 30 ... TFT, 50 ... Liquid crystal layer 101 ... Data line driving circuit, 102 ... External circuit connection terminal, 102a ... First terminal, 102b ... Second terminal, 104 ... Scanning line driving circuit, 110 ... Signal wiring, 200 ... Peripheral wiring, 210 ... Resistance wiring, 210a ... 1st resistance wiring, 210b ... 2nd resistance wiring, 401 ... 1st interlayer insulation film, 402 ... 2nd interlayer insulation film

Claims (5)

マザー基板と、A mother board,
前記マザー基板にマトリクス状に設けられた複数の基板と、A plurality of substrates provided in a matrix on the mother substrate;
前記複数の基板の外周部において、少なくとも部分的に引き回された部分を有する外周配線と、In the outer peripheral portion of the plurality of substrates, outer peripheral wiring having at least a part routed around,
前記複数の基板の各々に設けられ、画像信号が入力される第1の入力端子と、A first input terminal that is provided on each of the plurality of substrates and receives an image signal;
前記複数の基板の各々に設けられ、前記画像信号以外の信号が入力される第2の入力端子と、を有し、A second input terminal provided on each of the plurality of substrates and receiving a signal other than the image signal;
前記第1の入力端子と前記外周配線とは第1の抵抗配線を介して電気的に接続され、The first input terminal and the outer peripheral wiring are electrically connected via a first resistance wiring,
前記第2の入力端子と前記外周配線とは第2の抵抗配線を介して電気的に接続され、The second input terminal and the outer peripheral wiring are electrically connected via a second resistance wiring,
前記画像信号以外の信号は、クロック信号を含み、The signal other than the image signal includes a clock signal,
前記第1の抵抗配線は、第1の抵抗値を有し、The first resistance wiring has a first resistance value;
前記第2の抵抗配線は、第2の抵抗値を有し、The second resistance wiring has a second resistance value,
前記第1の抵抗値は、前記画像信号の周波数に基いて決められると共に、前記第1の抵抗値は前記第2の抵抗値よりも小さい値であり、The first resistance value is determined based on the frequency of the image signal, and the first resistance value is smaller than the second resistance value,
前記マザー基板は、切断されることによって前記複数の基板の各々に分割され、The mother substrate is divided into each of the plurality of substrates by being cut,
前記外周配線は、切断されることによって電気的に分断される部分を有し、The outer peripheral wiring has a portion that is electrically divided by being cut;
前記第1の抵抗配線は、切断されることによって前記第1の入力端子と前記外周配線とが電気的に分断される部分を有し、The first resistance wiring has a portion where the first input terminal and the outer peripheral wiring are electrically separated by being cut,
前記第2の抵抗配線は、切断されることによって前記第2の入力端子と前記外周配線とが電気的に分断される部分を有することを特徴とする電気光学装置用基板。The substrate for an electro-optical device, wherein the second resistance wiring has a portion where the second input terminal and the outer peripheral wiring are electrically separated by being cut.
請求項1に記載の電気光学装置用基板において、
前記第1抵抗配線及び前記第2抵抗配線は、互いに異なる層に形成されていることを特徴とする電気光学装置用基板。
The electro-optical device substrate according to claim 1,
The first resistor line and the second resistor wires, electro-optical device substrate according to claim Tei Rukoto formed in different layers.
請求項1または2に記載の電気光学装置用基板において、
前記第1抵抗配線前記第2抵抗配線うち少なくとも一方は、導電性のポリシリコンを含んでいることを特徴とする電気光学装置用基板。
The substrate for an electro-optical device according to claim 1 or 2,
Wherein at least one of the first resistance wire and the second resistor wires, electro-optical device substrate, characterized by comprising a conductive polysilicon.
請求項1乃至3のいずれかに記載の電気光学装置用基板を具備してなることを特徴とする電気光学装置。An electro-optical device comprising the electro-optical device substrate according to claim 1. 請求項1乃至3のいずれかに記載の電気光学装置用基板を具備してなることを特徴とする電子機器。 An electronic device characterized by being provided with the electro-optical device substrate according to any one of claims 1 to 3.
JP2007338591A 2007-12-28 2007-12-28 Electro-optical device substrate, electro-optical device, and electronic apparatus Expired - Fee Related JP5286782B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007338591A JP5286782B2 (en) 2007-12-28 2007-12-28 Electro-optical device substrate, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007338591A JP5286782B2 (en) 2007-12-28 2007-12-28 Electro-optical device substrate, electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2009157303A JP2009157303A (en) 2009-07-16
JP5286782B2 true JP5286782B2 (en) 2013-09-11

Family

ID=40961355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007338591A Expired - Fee Related JP5286782B2 (en) 2007-12-28 2007-12-28 Electro-optical device substrate, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5286782B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6209434B2 (en) * 2013-12-06 2017-10-04 株式会社ジャパンディスプレイ Wiring board and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237053A (en) * 1997-03-10 1997-09-09 Toshiba Corp Manufacturing method of active matrix display device
JPH10268794A (en) * 1997-03-26 1998-10-09 Sharp Corp Display panel
JP3888013B2 (en) * 1999-12-10 2007-02-28 セイコーエプソン株式会社 Manufacturing method of electro-optical device
JP2003029665A (en) * 2001-07-19 2003-01-31 Toshiba Corp Protective circuit for substrate for display device
JP3794368B2 (en) * 2002-10-29 2006-07-05 セイコーエプソン株式会社 EL display device
JP2006091239A (en) * 2004-09-22 2006-04-06 Seiko Epson Corp Substrate for electrooptical device, electrooptical device and inspection method

Also Published As

Publication number Publication date
JP2009157303A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP5217752B2 (en) Electro-optical device and electronic apparatus
JP5589359B2 (en) Electro-optical device and electronic apparatus
US8269710B2 (en) Electro-optical device and electronic apparatus
JP5211985B2 (en) Electro-optical device and electronic apparatus
JP2010223690A (en) Flexible substrate, electro-optical device, and electronic apparatus
JP5488136B2 (en) Electro-optical device, electronic device, and transistor
JP2011237776A (en) Electro-optic device and electronic apparatus
JP5396905B2 (en) Electro-optical device and electronic apparatus
JP5287100B2 (en) Electro-optical device and electronic apparatus
US8237905B2 (en) Electro-optical device and electronic apparatus
JP2009168877A (en) Electrooptical device and electronic equipment
US8643014B2 (en) Electro-optical device and electronic apparatus
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP5370221B2 (en) Electro-optical device and electronic apparatus
JP2008026348A (en) Electro-optical device and electronic apparatus
JP2008058864A (en) Electrooptical device and electronic equipment
JP5286782B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4321094B2 (en) Electro-optical device and electronic apparatus
JP2009069247A (en) Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure
JP2010210786A (en) Electrooptical device and electronic equipment
JP2011180524A (en) Electro-optical device and electronic equipment
JP4967516B2 (en) Electro-optical device and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP2010186118A (en) Electro-optical device and electronic apparatus
JP2011075773A (en) Electro-optical apparatus and electric apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5286782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees