JP5370221B2 - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP5370221B2 JP5370221B2 JP2010054096A JP2010054096A JP5370221B2 JP 5370221 B2 JP5370221 B2 JP 5370221B2 JP 2010054096 A JP2010054096 A JP 2010054096A JP 2010054096 A JP2010054096 A JP 2010054096A JP 5370221 B2 JP5370221 B2 JP 5370221B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- line
- selection signal
- data line
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.
この種の電気光学装置として、例えば基板上に、薄膜トランジスタ(TFT:Thin Film Transistor)を備えており、そのオンオフが切替えられることによって装置内での各種信号の供給を制御するものがある。トランジスタは、配置スペースを効率的に利用するために、基板上に様々なレイアウトで配置される。例えば特許文献1では、2つのトランジスタ群(具体的には、Pchトランスファ7及びPchトランスファ8)を縦方向に並べて配置するというレイアウトが提案されている。 As this type of electro-optical device, for example, there is a device that includes a thin film transistor (TFT) on a substrate, and controls supply of various signals in the device by switching on and off. Transistors are arranged in various layouts on a substrate in order to efficiently use the arrangement space. For example, Patent Document 1 proposes a layout in which two transistor groups (specifically, Pch transfer 7 and Pch transfer 8) are arranged side by side in the vertical direction.
しかしながら、上述した特許文献1に係るレイアウトでは、トランジスタが縦方向に並んでいるため、配置位置の異なる2つのトランジスタ間で、ゲート信号を供給する引き出し配線の長さに比較的大きな差が生じてしまう。引き出し配線の長さが異なる場合、例えば配線抵抗によってゲート信号に程度の異なるなまりが発生し、装置が正常に動作しなくなってしまうおそれがある。即ち、上述した技術には、装置の動作に不具合が生じてしまうおそれがあるという技術的問題点がある。 However, in the layout according to Patent Document 1 described above, since the transistors are arranged in the vertical direction, there is a relatively large difference in the length of the lead-out wiring that supplies the gate signal between two transistors having different arrangement positions. End up. When the lengths of the lead-out wirings are different, for example, the gate signal may be rounded to a different degree due to wiring resistance, and the device may not operate normally. In other words, the above-described technique has a technical problem that there is a risk that a malfunction may occur in the operation of the apparatus.
本発明は、例えば上述した問題点に鑑みなされたものであり、高い信頼性を有する電気光学装置及び電子機器を提供することを課題とする。 SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device and an electronic apparatus having high reliability.
本発明の電気光学装置は上記課題を解決するために、第1方向及び前記第1方向と交わる第2方向に沿って配列された複数の画素電極と、前記第1方向に並んで配列された複数の画素電極のうち、第1画素電極群及び第2画素電極群に画像信号を夫々供給すると共に、前記第1方向に延在して設けられた第1データ線及び第2データ線と、前記第1及び第2データ線と夫々電気的に接続されて前記画像信号の供給を制御すると共に、前記第1の方向に並んで配置された第1トランジスタ及び第2トランジスタと、前記第1及び第2トランジスタに選択信号を供給すると共に、前記第2方向に沿って延在するように前記第1及び第2トランジスタの間に設けられた第1選択信号線と、前記第1選択信号線と前記第1トランジスタのゲート電極との間、及び前記第1選択信号線と前記第2トランジスタのゲート電極との間を夫々電気的に接続する第1引き出し配線とを備える。 In order to solve the above problems, an electro-optical device according to an aspect of the invention includes a plurality of pixel electrodes arranged along a first direction and a second direction intersecting the first direction, and the pixel electrodes arranged side by side in the first direction. Among the plurality of pixel electrodes, an image signal is supplied to each of the first pixel electrode group and the second pixel electrode group, and a first data line and a second data line provided extending in the first direction; The first and second data lines are electrically connected to control the supply of the image signal, respectively, and the first and second transistors arranged side by side in the first direction; Supplying a selection signal to the second transistor, and a first selection signal line provided between the first and second transistors so as to extend along the second direction; and the first selection signal line; A gate electrode of the first transistor; During, and and a first lead wire for connecting between the respective electrically with the gate electrode of the second transistor and the first selection signal line.
本発明の電気光学装置では、例えば基板上に、走査線及びデータ線等の配線や、画素スイッチング用のトランジスタ等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に第1方向及び第1の方向に交わる第2の方向に沿って配列された(言い換えれば、マトリクス状に配列された)複数の画素電極が設けられている。 In the electro-optical device of the present invention, for example, wirings such as scanning lines and data lines and electronic elements such as pixel switching transistors are stacked on the substrate as necessary while being insulated from each other via an insulating film. Thus, a circuit for driving the pixel electrode is configured, and arranged on the upper layer side along the first direction and the second direction intersecting the first direction (in other words, arranged in a matrix) A plurality of pixel electrodes are provided.
本発明の電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用のTFTのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該TFTを介して、画素電極に対し画像信号に応じた電圧が印加される。これにより、複数の画素電極が配列された画素領域における画像表示が可能となる。 When the electro-optical device of the present invention operates, for example, the switching operation of the pixel switching TFT electrically connected to the pixel electrode is controlled through the scanning line, and the image signal is supplied through the data line. A voltage corresponding to the image signal is applied to the pixel electrode through the TFT. Thereby, it is possible to display an image in a pixel region in which a plurality of pixel electrodes are arranged.
本発明では、画像を表示するための画像信号は、例えば複数のデータ線に対応するものとしてまとめて供給され、データ線に電気的に接続された第1トランジスタ及び第2トランジスタのスイッチング制御によって、各データ線へ振り分けて供給される。より具体的には、第1トランジスタ及び第2トランジスタのソースに第1及び第2データ線に対応する画像信号が供給されると共に、第1トランジスタ及び第2トランジスタのゲートに第1選択信号線から選択信号が供給され、第1トランジスタ及び第2トランジスタのオンオフが切替えられることによって、画像信号線が各データ線へと振り分けられる。第1データ線に振り分けられた画像信号は第1画素電極群に供給され、第2データ線に振り分けられた画像信号は第2画素電極群に供給される。 In the present invention, image signals for displaying an image are collectively supplied as corresponding to, for example, a plurality of data lines, and by switching control of the first transistor and the second transistor electrically connected to the data lines, The data is distributed and supplied to each data line. More specifically, the image signals corresponding to the first and second data lines are supplied to the sources of the first transistor and the second transistor, and the gates of the first transistor and the second transistor are supplied from the first selection signal line. When the selection signal is supplied and the first transistor and the second transistor are turned on and off, the image signal lines are distributed to the data lines. The image signal distributed to the first data line is supplied to the first pixel electrode group, and the image signal distributed to the second data line is supplied to the second pixel electrode group.
ここで特に、第1トランジスタ及び第2トランジスタは、第1の方向に沿って並んで設けられている。また、第1選択信号線は、第1トランジスタ及び第2トランジスタ間に、第1方向に交わる第2方向に沿って設けられている。即ち、第1トランジスタ及び第2トランジスタは、ゲート信号線を挟んで対向するような位置に夫々設けられている。第1及び第2トランジスタは、第1引き出し配線によってゲート信号線と電気的に接続されている。即ち、第1引き出し配線は、第1選択信号線から第1トランジスタへ延びる部分(以下、適宜「第1部分」と称する)と、第1選択信号線から第2トランジスタへ延びる部分(以下、適宜「第2部分」と称する)とを有している。尚、第1トランジスタ及び第2トランジスタは、典型的には、第2の方向に沿って夫々複数設けられている。即ち、第1トランジスタ及び第2トランジスタは、第1選択信号線に沿うように夫々複数設けられる。 In particular, the first transistor and the second transistor are provided side by side along the first direction. The first selection signal line is provided between the first transistor and the second transistor along a second direction that intersects the first direction. That is, the first transistor and the second transistor are provided at positions facing each other with the gate signal line interposed therebetween. The first and second transistors are electrically connected to the gate signal line by the first lead wiring. That is, the first lead-out wiring has a portion extending from the first selection signal line to the first transistor (hereinafter referred to as “first portion” as appropriate) and a portion extending from the first selection signal line to the second transistor (hereinafter referred to as appropriate). (Referred to as “second part”). Note that a plurality of first transistors and second transistors are typically provided along the second direction. That is, a plurality of first transistors and second transistors are provided along the first selection signal line.
上述したレイアウトによれば、例えば第1選択信号線から見て同じ方向に第1トランジスタ及び第2トランジスタが並んで配置される場合と比べて、ゲート信号線から第1トランジスタまでの距離及びゲート信号線から第2トランジスタまでの距離を互いに近付けることが可能である。よって、第1引き出し配線における第1部分及び第2部分の長さを互いに近付けることができる。 According to the above-described layout, for example, the distance from the gate signal line to the first transistor and the gate signal are compared with the case where the first transistor and the second transistor are arranged in the same direction as viewed from the first selection signal line. It is possible to bring the distance from the line to the second transistor close to each other. Therefore, the lengths of the first part and the second part in the first lead-out wiring can be brought close to each other.
仮に、第1部分及び第2部分の長さが大きく異なっているとすると、例えば配線抵抗の違いに起因して、装置の動作に不具合が生じてしまうおそれがある。具体的には、配線長の長い側(即ち、配線抵抗が大きい側)の選択信号が大きくなまってしまい、第1トランジスタ及び第2トランジスタには、互いに異なる条件で選択信号が供給されてしまう。よって、装置が正常に動作しなくなるおそれがある。 If the lengths of the first part and the second part are greatly different, there is a risk that the operation of the apparatus may be defective due to, for example, a difference in wiring resistance. Specifically, the selection signal on the side with the longer wiring length (that is, the side with higher wiring resistance) becomes larger, and the selection signal is supplied to the first transistor and the second transistor under different conditions. Therefore, there is a possibility that the device does not operate normally.
しかるに本発明では、上述したように、第1引き出し配線における第1部分及び第2部分の長さを互いに近付けることが可能である。よって、第1トランジスタ及び第2トランジスタに対して同様の条件で選択信号を供給することができる。従って、装置の信頼性を高めることが可能である。 However, in the present invention, as described above, the lengths of the first portion and the second portion in the first lead-out wiring can be made closer to each other. Therefore, the selection signal can be supplied to the first transistor and the second transistor under the same conditions. Therefore, it is possible to improve the reliability of the apparatus.
以上説明したように、本発明の電気光学装置によれば、第1トランジスタ及び第2トランジスタに対して適切にゲート信号を供給することができるため、高い信頼性を実現することが可能である。 As described above, according to the electro-optical device of the present invention, since the gate signal can be appropriately supplied to the first transistor and the second transistor, high reliability can be realized.
本発明の電気光学装置の一態様では、前記第1及び第2画素電極群と隣り合うと共に前記第1方向に並んで配置された第3及び第4画素電極群に画像信号を夫々供給すると共に、前記第1方向に延在して設けられた第3データ線及び第4データ線と、前記第3及び第4データ線と夫々電気的に接続されて前記画像信号の供給を制御すると共に、前記第1の方向に並んで配置された第3トランジスタ及び第4トランジスタと、前記第3及び第4トランジスタに選択信号を供給すると共に、前記第2方向に沿って延在するように前記第3及び第4トランジスタの間に設けられた第2選択信号線と、前記第2選択信号線と前記第3トランジスタのゲート電極間、及び前記第2選択信号線と前記第4トランジスタのゲート電極間を夫々電気的に接続する第2引き出し配線とを備え、前記第1及び前記第2引き出し配線は、互いに同じ長さである。 In one aspect of the electro-optical device of the present invention, an image signal is supplied to each of the third and fourth pixel electrode groups that are adjacent to the first and second pixel electrode groups and arranged in the first direction. The third data line and the fourth data line provided extending in the first direction, and the third and fourth data lines are electrically connected to control the supply of the image signal, respectively. A third transistor and a fourth transistor arranged side by side in the first direction, a selection signal is supplied to the third and fourth transistors, and the third transistor extends in the second direction. And a second selection signal line provided between the fourth transistor and the fourth transistor, between the second selection signal line and the gate electrode of the third transistor, and between the second selection signal line and the gate electrode of the fourth transistor. Connect each one electrically And a second lead wire, said first and second lead wires are the same length each other.
この態様によれば、第1及び第2画素電極群と隣り合うように、第3及び第4画素電極が配置されている。第3及び第4画素電極群には、第3データ線及び第4データ線によって夫々画像信号が供給される。第3及び第4データ線には、第3トランジスタ及び第4トランジスタを介して画像信号が供給される。この第3トランジスタ及び第4トランジスタには、第2選択信号線によって選択信号が供給されている。即ち、第2選択信号線によって供給される選択信号に応じて、第3及び第4トランジスタのオンオフが切替えられ、第3及び第4データ線への画像信号の供給が制御される。 According to this aspect, the third and fourth pixel electrodes are arranged so as to be adjacent to the first and second pixel electrode groups. Image signals are supplied to the third and fourth pixel electrode groups through the third data line and the fourth data line, respectively. An image signal is supplied to the third and fourth data lines via the third transistor and the fourth transistor. A selection signal is supplied to the third transistor and the fourth transistor through the second selection signal line. That is, on / off of the third and fourth transistors is switched according to the selection signal supplied by the second selection signal line, and the supply of the image signal to the third and fourth data lines is controlled.
本態様では、第2選択信号線は、第2方向に沿って延在するように第3及び第4トランジスタ間に設けられている。そして、第2選択信号線は、第2引き出し配線によって第3及び第4トランジスタと電気的に接続されている。このように、第2選択信号線と、第3及び第4トランジスタとの位置関係は、第1選択信号線と、第1及び第2トランジスタとの位置関係と同様とされている。 In this aspect, the second selection signal line is provided between the third and fourth transistors so as to extend along the second direction. The second selection signal line is electrically connected to the third and fourth transistors by the second lead wiring. Thus, the positional relationship between the second selection signal line and the third and fourth transistors is the same as the positional relationship between the first selection signal line and the first and second transistors.
ここで特に、第1引き出し配線と第2引き出し配線の長さは、互いに同じとされている。尚、ここでの「第1引き出し配線の長さ」とは、第1選択信号線から第1トランジスタに延びる第1部分、及び第1選択信号線から第2トランジスタに延びる第2部分の合計の長さであり、「第2引き出し配線の長さ」とは、第2選択信号線から第3トランジスタに延びる部分(以下、適宜「第3部分」と称する)、及び第2選択信号線から第4トランジスタに延びる部分(以下、適宜「第4部分」と称する)の合計の長さである。よって、第1及び第2引き出し配線の長さが同じとされていれば、第1部分及び第2部分、並びに第3部分及び第4部分の長さは、夫々異なっていても構わない。 Here, in particular, the lengths of the first lead-out wiring and the second lead-out wiring are the same. The “length of the first lead-out wiring” here is the total of the first portion extending from the first selection signal line to the first transistor and the second portion extending from the first selection signal line to the second transistor. The “length of the second lead-out wiring” refers to a portion extending from the second selection signal line to the third transistor (hereinafter referred to as “third portion” as appropriate), and from the second selection signal line to the second selection signal line. This is the total length of the portions extending to the four transistors (hereinafter referred to as “fourth portion” where appropriate). Therefore, as long as the lengths of the first and second lead wires are the same, the lengths of the first portion and the second portion, and the third portion and the fourth portion may be different from each other.
上述した構成によれば、第1引き出し配線における配線抵抗及び第2引き出し配線における配線抵抗の差を極めて小さくすることができる。従って、第1及び第2トランジスタ、並びに第3及び第4トランジスタに適切に選択信号を供給することができるため、効果的に信頼性を向上させることが可能である。 According to the configuration described above, the difference between the wiring resistance in the first lead wiring and the wiring resistance in the second lead wiring can be extremely reduced. Therefore, since the selection signal can be appropriately supplied to the first and second transistors and the third and fourth transistors, the reliability can be effectively improved.
尚、第1引き出し配線及び第2引き出し配線の長さが完全に同じでない場合であっても、第1引き出し配線及び第2引き出し配線の長さを互いに近付けることができれば、上述した効果は相応に得られる。 Even if the lengths of the first and second lead wires are not completely the same, if the lengths of the first and second lead wires can be made close to each other, the above-described effects are correspondingly achieved. can get.
上述した第3トランジスタ及び第4トランジスタ、並びに第2選択信号線を備える態様では、前記第1選択信号線を介して供給され前記第1及び第2トランジスタを選択する第1選択信号と、前記第2選択信号線を介して供給され前記第3及び第4トランジスタを選択する第2選択信号とは時系列的に順次供給される信号である。 In the aspect including the third transistor, the fourth transistor, and the second selection signal line, the first selection signal that is supplied via the first selection signal line and selects the first and second transistors, The second selection signal supplied via the two selection signal lines and selecting the third and fourth transistors is a signal sequentially supplied in time series.
この場合、第1及び第2トランジスタには、第1選択信号線を介して第1選択信号が供給される。一方、第3及び第4トランジスタには、第2選択信号線を介して第2選択信号が供給される。そして特に、第1選択信号と第2選択信号とは、時系列的に順次供給される。即ち、第1選択信号及び第2選択信号は同時には供給されず、例えば第1選択信号の供給が終わった後に、第2選択信号の供給が開始される。 In this case, the first selection signal is supplied to the first and second transistors via the first selection signal line. On the other hand, the second selection signal is supplied to the third and fourth transistors via the second selection signal line. In particular, the first selection signal and the second selection signal are sequentially supplied in time series. That is, the first selection signal and the second selection signal are not supplied at the same time. For example, after the supply of the first selection signal is finished, the supply of the second selection signal is started.
上述した構成によれば、第1データ線又は第2データ線に対応する画像信号と、第3データ線又は第4データ線に対応する画像信号とを1本の配線でまとめて供給しても、第1トランジスタ又は第2トランジスタと、第3トランジスタ又は第4トランジスタとが、互いに異なるタイミングでオンオフが切替えられるため、画像信号を供給すべきデータ線へと好適に振り分けることが可能となる。従って、各画素電極に効率的に画像信号を供給することができ、高品質な画像を好適に表示させることが可能となる。 According to the configuration described above, the image signal corresponding to the first data line or the second data line and the image signal corresponding to the third data line or the fourth data line can be supplied together by one wiring. Since the first transistor or the second transistor and the third transistor or the fourth transistor are switched on and off at different timings, the image signal can be suitably distributed to the data line to be supplied. Therefore, an image signal can be efficiently supplied to each pixel electrode, and a high-quality image can be suitably displayed.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を備える。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、信頼性の高い投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置等も実現することも可能である。 According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a highly reliable projection display device, television, mobile phone, electronic notebook, word processor, viewfinder type, or monitor direct view Various electronic devices such as video tape recorders, workstations, videophones, POS terminals, and touch panels can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。 The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.
以下では、本発明の実施形態について図を参照しつつ説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<電気光学装置>
本実施形態に係る電気光学装置について図1から図10を参照して説明する。尚、以下の実施形態では、本発明の電気光学装置の一例として駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を挙げて説明する。
<Electro-optical device>
An electro-optical device according to this embodiment will be described with reference to FIGS. In the following embodiments, a TFT active matrix driving type liquid crystal device with a built-in driving circuit will be described as an example of the electro-optical device of the present invention.
先ず、本実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図2は、図1のH−H´線断面図である。 First, the overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.
図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜間で所定の配向状態をとる。
1 and 2, in the electro-optical device according to the present embodiment, a
TFTアレイ基板10と対向基板20とは、複数の画素電極が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により、相互に接着されている。
The
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。
The sealing
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。尚、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
A light-shielding frame light-shielding
TFTアレイ基板10上における、画像表示領域10aの周辺には、デマルチプレクサ7、走査線駆動回路104及び外部回路接続端子102等が夫々形成されている。
On the
TFTアレイ基板10上で平面的に見てシール領域材52より内側には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてデマルチプレクサ7が配置されている。
A demultiplexer is provided on the inner side of the
また、走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
The scanning
TFTアレイ基板10上における対向基板20の4つのコーナー部に対向する領域には、両基板間を上下導通材で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
In a region facing the four corners of the
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9が、画素毎に所定のパターンで島状に形成されている。
In FIG. 2, on the
画素電極9は、対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9上には、配向膜16が画素電極9を覆うように形成されている。
The
対向基板20におけるTFTアレイ基板10との対向面上には、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクター用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。
A
遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9と対向するように形成されている。また遮光膜23上には、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルターが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。
On the
尚、ここでは図示を省略しているが、図1及び図2に示したTFTアレイ基板10上には、上述したデマルチプレクサ7、走査線駆動回路104等の駆動回路に加えて、プリチャージ信号を供給するプリチャージ回路や、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等が設けられてもよい。
Although not shown here, a precharge signal is provided on the
次に、本実施形態に係る電気光学装置の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る電気光学装置の電気的な構成を示す等価回路図である。 Next, the electrical configuration of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram showing the electrical configuration of the electro-optical device according to this embodiment.
図3において、本実施形態に係る電気光学装置は、TFTアレイ基板10上に、デマルチプレクサ7、走査線駆動回路104及び駆動信号線171を備えている。TFTアレイ基板10上の外部回路接続端子102のうち画像信号端子102vには、外部回路としての画像信号供給回路500が電気的に接続されている。
In FIG. 3, the electro-optical device according to this embodiment includes a demultiplexer 7, a scanning
走査線駆動回路104は、シフトレジスタを有しており、走査線11aに、走査信号走査信号Gi(i=1、…、m)を供給する。詳細には、走査線駆動回路104は以下に説明する所定の順番でm本の走査線11を選択するとともに、当該選択した走査線11への走査信号を選択電圧に相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧に相当するLレベルとする。
The scanning
画像信号供給回路500は、TFTアレイ基板10とは別体構成であり、表示動作の際には、画像信号端子102vを介してTFTアレイ基板10と電気的に接続される。画像信号供給回路500は、走査線駆動回路104によって選択された走査線11と、デマルチプレクサ7によって選ばれるデータ線6とに対応する画素電極9に対し、当該画素電極9が含まれる画素の階調に応じた電圧の画像信号を出力する。
The image
画像表示領域10aにおいてデータ線6は、Y方向に沿って延在して形成されている。ここでデータ線6は、n(nは2以上の自然数である)本の上層側データ線6a及び下層側データ線6bを含んでなる。上層側データ線6aは、TFTアレイ基板10上で平面的に見て、下層側データ線6bに重なるように配置されている。ここで特に、上層側データ線6aは、本発明の「第1データ線」の一例であり、下層側データ線6bは、本発明の「第2データ線」の一例である。尚、以下の説明において単に「データ線6」と言及する場合には、上層側データ線6a及び下層側データ線6bの双方を意味するものとする。
In the
データ線6には、画像信号供給回路500からデマルチプレクサ7を介して画像データ信号Sijが供給される。ここで、デマルチプレクサ7は、複数のトランジスタ77を含んで構成されている。トランジスタ77は、上層側データ線6aに対応する上層側トランジスタ77aと、下層側データ線6bに対応する下層側トランジスタ77bとを含んでなる。
An image data signal Sij is supplied to the data line 6 from the image
トランジスタ77のゲート電極には、駆動信号線171が接続されており、当該駆動信号線171から供給される駆動信号DRVに基づくタイミングでトランジスタ77を駆動することができる。
A
TFTアレイ基板10上で平面的に見た場合に互いに重なる一対のデータ線6(即ち、上層側データ線6a及び下層側データ線6b)に接続された、一対のトランジスタ77のゲート電極は、共通の一の駆動信号線171に電気的に接続されている。そのため、この一対のトランジスタは同じタイミングで駆動されることとなる。
The gate electrodes of the pair of transistors 77 connected to the pair of data lines 6 that overlap each other when viewed in plan on the TFT array substrate 10 (that is, the upper
6本の駆動信号線171は、6対のトランジスタ77のゲート電極に夫々接続されている。例えば、6本の駆動信号線171の上方側から順に駆動信号を供給することによって、これら6対のトランジスタ77を一対ずつ順次駆動することができる。
The six
このようにトランジスタ77が駆動されるタイミングに同期させて、画像信号供給回路500からは、上層側データ線6a及び下層側データ線6bに対して、夫々対応する画像データ信号Sijが供給される。具体的には、画像信号供給回路500からは、互いに異なる、上層側データ線6aに対応する画像データ信号Si1と、下層側データ線6bに対応する画像データ信号Si2とを、夫々上層側データ線6a及び下層側データ線6bが接続されている画素に対して夫々供給される。
Thus, in synchronization with the timing at which the transistor 77 is driven, the image
走査線駆動回路104からは、X方向に沿ってm(mは2以上の自然数である)本の走査線11が延在している。走査線11の各々は、TFT30のゲート電極に電気的に接続されており、走査信号の供給タイミングに基づいて、当該走査線11上に配置されたTFT30を駆動させることができる。奇数行目の走査線11上にゲート電極が接続されたTFT30のソース領域は、上層側データ線6aに電気的に接続されている。一方、偶数行目の走査線11上にゲート電極が接続されたTFT30のソース領域は、下層側データ線6bに電気的に接続されている。
From the scanning
画像表示領域10aにおいて、画素は、データ線6及び走査線11の交差に対応してマトリクス状に配列されている。一の画素は、対向電極20と液晶50を挟持することによって液晶素子を形成する画素電極9(図2参照)、画素スイッチング用のTFT30、及び蓄積容量70を備えている。
In the
TFT30のゲート電極は、走査線11に電気的に接続されることによって、走査信号に応じてTFT30はスイッチング制御される。TFT30がオン駆動されている場合、データ線6に電気的に接続されたソース領域に供給される画像データ信号Sijは、TFT30のドレイン領域から画素電極9に供給される。
The gate electrode of the
蓄積容量70を構成する一方の電極は、共通電位線91に電気的に接続されている。共通電位線91は、周辺領域にまで延在しており、接続端子102cに接続されている。尚、接続端子102cは、外部接続端子102の一部である(図1参照)。そして、外部接続端子102に接続される外部装置に内蔵されており、LCCOM電圧を出力する電源回路によって、接続端子102cはLCCOM電圧に保持される。
One electrode constituting the
尚、本実施形態では画像信号供給回路500を外部回路として外部接続端子102の一部である102vに接続することによって画像データ信号を取り込んでいるが、画像データ信号を出力するデータ信号供給回路を、TFTアレイ基板10上に併せて形成してもよい。即ち、画像信号供給回路500は、液晶装置内部にデータ信号供給回路として組み込まれていてもよい。
In this embodiment, the image
ここで、本実施形態に係る電気光学装置の内部において入出力される各種制御信号について、図3に加えて図4を参照して具体的に説明する。図4は、本実施形態に係る電気光学装置の内部において入出力される各種制御信号の入出力タイミングを示すタイミングチャート図である。 Here, various control signals input / output inside the electro-optical device according to the present embodiment will be specifically described with reference to FIG. 4 in addition to FIG. 3. FIG. 4 is a timing chart showing input / output timings of various control signals input / output inside the electro-optical device according to the present embodiment.
まず、図4(a)を参照して、走査線駆動回路104から走査線11を介して各画素に供給される走査信号Gmの供給タイミングについて説明する。
First, the supply timing of the scanning signal Gm supplied from the scanning
m本の走査線11のうち、互いに隣り合う2本の走査線11には、同じタイミングで走査信号Gmが供給される。つまり、連続する2本の走査線11上に配置された画素は、夫々同じタイミングで駆動される。具体的には、走査線11から所定のタイミングで、パルス的に走査信号G1及びG2、G3及びG4、…、Gm−1及びGmの順で印加される。
The scanning signal Gm is supplied to the two
次に、図4(b)及び(c)を参照して、駆動信号線171からデマルチプレクサ7のトランジスタ77に駆動信号DRVが供給されるタイミング、及び画像表示領域10aに配列された画素に書き込まれる電位について説明する。
Next, referring to FIGS. 4B and 4C, the timing at which the drive signal DRV is supplied from the
走査線11に走査信号G1及びG2が供給されている間(図4における期間1を参照)、6本の駆動信号線171には、駆動信号DRV1、DRV2、…、DRV6が順次供給される。
While the scanning signals G1 and G2 are supplied to the scanning line 11 (see period 1 in FIG. 4), the driving signals DRV1, DRV2,..., DRV6 are sequentially supplied to the six driving
図3に示すように、駆動信号DRV1が供給されると、画素100(11)及び100(21)に対応するトランジスタ77が駆動され、当該画素100(11)及び100(21)が書き込み可能な状態になる。また、同時に駆動信号DRV1は、画素100(17)及び100(27)などの、他のデータ線グループに属する画素に対応するトランジスタ77にも供給されるため、これらの画素もまた書き込み可能な状態になる。 As shown in FIG. 3, when the drive signal DRV1 is supplied, the transistors 77 corresponding to the pixels 100 (11) and 100 (21) are driven, and the pixels 100 (11) and 100 (21) are writable. It becomes a state. At the same time, the drive signal DRV1 is also supplied to the transistors 77 corresponding to the pixels belonging to other data line groups such as the pixels 100 (17) and 100 (27), so that these pixels can also be written. become.
続いて、駆動信号DRV2が供給されると、画素100(12)及び100(22)に対応するトランジスタ77が駆動され、当該画素100(12)及び100(22)が書き込み可能な状態になる。また、同時に駆動信号DRV1は、画素100(18)及び100(28)などの、他のデータ線グループに属する画素に対応するトランジスタ77にも供給されるため、これらの画素もまた書き込み可能な状態になる。書き込み可能な状態にある画素には、データ線駆動回路から供給された画像データ信号Sijが印加される。このようにして、画像表示領域10aにおける全ての画素に対して書き込みが終了すると、再び上記動作を繰り返すことにより、フィールド毎に表示画像を更新する。尚、画素に書き込まれた画像データ信号Sijは、次のフィールドにおいて再び書き込みが行われるまで保持される。
Subsequently, when the drive signal DRV2 is supplied, the transistors 77 corresponding to the pixels 100 (12) and 100 (22) are driven, and the pixels 100 (12) and 100 (22) are in a writable state. At the same time, the drive signal DRV1 is also supplied to the transistors 77 corresponding to the pixels belonging to other data line groups, such as the pixels 100 (18) and 100 (28), so that these pixels are also writable. become. The image data signal Sij supplied from the data line driving circuit is applied to the pixels in the writable state. In this way, when writing is completed for all the pixels in the
次に、本実施形態に係る電気光学装置におけるTFTアレイ基板10上に形成された積層構造について、図5から図7を参照して詳細に説明する。ここに、図5は、本実施形態に係る電気光学装置の画像表示領域10aにおいて、電気光学動作を行うために配置された電極及び配線等の位置関係を透過的に示した模式図である。図6及び図7は夫々、図5のA−A´線及びB−B´における断面図である。尚、図5から図7では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また、図示された内容の理解を容易にするために、図5から図7に表された構造の一部を部分的に省略している。
Next, the laminated structure formed on the
ここで、補足して説明すると、図6は、図3において、m本の走査線11のうち奇数行の走査線11に対応する画素(即ち、TFT30が下層側データ線6bに接続されている画素)の積層構造を示す断面図である。また、図7に示す断面図は、図3において、m本の走査線11のうち偶数行の走査線11に対応する画素(即ち、TFT30が上層側データ線6aに接続されている画素)の積層構造を示す断面図である。
Here, to explain supplementarily, FIG. 6 is the same as FIG. 3 except that the pixels corresponding to the odd-numbered
先ず、図5及び図6を参照して、m本の走査線11のうち奇数行の走査線11に対応する画素の積層構造について説明する。
First, with reference to FIGS. 5 and 6, a stacked structure of pixels corresponding to the odd-numbered
TFTアレイ基板10上には、走査線11が形成されている。ここで、走査線11は、TFTアレイ基板10上で平面的に見てX方向に延在するように形成されている。走査線11は、遮光性の導電材料、例えば、W(タングステン)、Ti(チタン)、TiN(窒化チタン)等から形成されており、TFTアレイ基板10の裏側(即ち図5において下方側から)から入射しようとする光を遮光することにより、走査線11より上層側に形成された配線、素子等が光に曝されることを防止する。
本実施形態では、TFT30の半導体層が光に曝されることにより、リーク電流が発生し、TFTの保持特性が低下することを抑制するために、走査線11はTFTアレイ基板10上で平面的に見て、TFT30が形成されている領域よりも幅広に形成されている。このように走査線11を幅広に形成することにより、TFTアレイ基板10における裏面反射や、複板式のプロジェクター等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの戻り光に対して、TFT30の半導体層を殆ど或いは完全に遮光できる。その結果、電気光学装置の動作時に発生する光リーク電流は低減される。従って、表示画像のコントラスト比が向上され、高品位の画像表示が可能となる。
In the present embodiment, the
走査線11の上層側には、第1層間絶縁膜12を介して、TFT30が形成されている。TFT30は、TFTアレイ基板10上で平面的に見て、X方向に延在するように形成された走査線11と、Y方向に延在するように形成されたデータ線6との交差に対応するように、画素毎に配置されている。
A
TFT30は、半導体層30aと、その上層側にゲート絶縁膜13を介して配置されたゲート電極30bとを含んで構成されている。ここで、半導体層30aは、ソース領域30a1、チャネル領域30a2及びドレイン領域30a3から構成されている(図6参照)。尚、チャネル領域30a2とソース領域30a1、又は、チャネル領域30a2とドレイン領域30a3との界面にはLDD(Lightly Doped Drain)領域が形成されていてもよい。
The
ゲート電極30bは、ゲート絶縁膜13を介して半導体層30aの上層側に、チャネル領域30a2に対向するように形成されている。そして、ゲート電極30bは、層間絶縁膜12及びゲート絶縁膜13に開孔されたコンタクトホール51を介して、走査線11に電気的に接続されている(図5参照)。
The
ソース領域30a1は、ゲート絶縁膜13及び第2層間絶縁膜14に開孔されたコンタクトホール32を介して、ソース領域30aより上層側に形成された下層側データ線6bに電気的に接続されている。下層側データ線6bは、遮光性の導電材料、例えば、Al(アルミニウム)等から形成されており、TFTアレイ基板10の表側(即ち図5において上方側から)から入射しようとする光を遮光することにより、下層側データ線6bより下層側に形成された配線、素子等が光に曝されることを防止する。その結果、TFTアレイ基板10における裏面反射や、複板式のプロジェクター等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの戻り光に対して、TFT30を殆ど或いは完全に遮光でき、高品位の画像表示が可能となる。
The source region 30a1 is electrically connected to a lower
ドレイン領域30a3は、ゲート絶縁膜13及び第2層間絶縁膜14に開孔されたコンタクトホール35を介して、第1中継層41に電気的に接続されている。ここで第1中継層41は、下層側データ線6bと同層に形成されている。第1中継層41は下層側データ線6bと同種の材料から形成されており、例えば第2層間絶縁膜14上にベタ状に形成された導電層をパターニングすることにより、下層側データ線6bと同層に形成されている。
The
第2中継層42は、第1中継層7より上層側に形成されており、第3層間絶縁膜15に開孔されたコンタクトホール36を介して第1中継層41に電気的に接続されている。
The
第3中継層43は、第2中継層42より更に上層側に形成されており、第4層間絶縁膜16に開孔されたコンタクトホール37を介して第2中継層42に電気的に接続されている。
The
画素電極9は、第3中継層43より上層側に形成されており、第5層間絶縁膜17及び第6層間絶縁膜18に開孔されたコンタクトホール38を介して第3中継層43に電気的に接続されている。このように、画素電極9は、第1中継層41、第2中継層42及び第3中継層43を介して、TFT30のドレイン領域30a3に電気的に接続されている。その結果、TFT30がオン駆動されるタイミングで、画素電極9には、画像信号が供給される。
The
画素電極9より容量絶縁膜72を介して下層側には容量電極71が形成されている。即ち、画素電極9及び容量電極71が容量絶縁膜72を挟持することにより、蓄積容量70が形成されている。
A
本実施形態では特に、画素電極9及び容量電極71は共にITOから形成されている。ITOは透明な導電性材料であるため、容量電極を開口領域に広く形成することができ、大きな容量値を有する蓄積容量70を形成することができる。
Particularly in the present embodiment, the
ここで図8は、TFTアレイ基板10上の容量電極71が配置された領域を、データ線6及び走査線11と共に示した模式図である。図8では、説明の便宜上、容量電極71の下層側に形成されているデータ線6及び走査線11を透過的に示しており、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
Here, FIG. 8 is a schematic view showing a region where the
データ線6及び走査線11は夫々、Y方向及びX方向に延在している。各画素は、データ線6及び走査線11によって区分けされている。容量電極71は画素毎に開口領域5aを有しており、当該開口領域5aは、その内側にコンタクトホール38が位置するように形成されている。開口領域5aは、コンタクトホール38に比べて広く形成されているので、画素電極9及び第3中継層43を、コンタクトホール38を介して電気的に接続しても、画素電極9及び第3中継層43間を、容量電極71に短絡することなく安全に接続することができる。
The data line 6 and the
また、上述したように、容量電極71は透明な導電性材料であるITOから形成されているため、図8に示すように画像表示領域の広い範囲に渡って形成することができる。その結果、比較的大きな容量値を有する蓄積容量70を形成することができ、画素の保持特性を高めることが可能となる。
Further, as described above, since the
また本実施形態では、データ線6が二重に渡って形成されているため、TFTアレイ基板10付近の積層構造が複雑になる傾向にある。このような場合に、比較的積層構造がシンプルな画素電極9側に蓄積容量70を形成することで、容易に蓄積容量70を付加することができる。特に、画素電極9を、蓄積容量70を構成する一方の電極として利用すれば、積層構造が複雑化することを効果的に抑制することができる。
In the present embodiment, since the data lines 6 are formed twice, the laminated structure near the
下層側データ線6bの上層側には、第3層間絶縁膜15を介してシールド層8が形成されている。シールド層8は、下層側データ線6bが、シールド層8より更に上層側に第4層間絶縁膜16を介して形成された上層側データ線6aとの間でカップリングが生じること(即ち、上層側データ線6a及び下層側データ線6b間の電位差に起因して生じる電界によって、夫々印加されている画像信号が乱れてしまうこと)を抑制又は防止するために形成されている。
A
ここで図5に示すように、シールド層8は、データ線6及び走査線11が交差する交差領域を除く非開口領域において、データ線6より幅広に形成されている。上層側データ線6a及び下層側データ線6bとの間に生じる電界は、TFTアレイ基板10に平行な面方向の成分を多かれ少なかれ有するため、その一部はシールド層8の端部を回りこむこととなる。このような場合であっても、シールド層8を上層側データ線6a及び下層側データ線6bに比べて十分大きく形成することによって、端部の外側を回りこむ電界を効果的に減少させることができる。
Here, as shown in FIG. 5, the
尚、m本の走査線11のうち奇数行の走査線11に対応する画素において、上層側データ線6aは、何ら電気的に接続されていない。
In the pixels corresponding to the odd-numbered
続いて、図5及び図7を参照して、m本の走査線11のうち偶数行の走査線11に対応する画素の積層構造について説明する。尚、m本の走査線11のうち奇数行の走査線11に対応する画素の積層構造と共通する配線及び素子等に関しては、その説明を適宜省略し、共通の符号を付すこととする。
Next, with reference to FIGS. 5 and 7, a stacked structure of pixels corresponding to the even-numbered
ソース領域30a1は、ゲート絶縁膜13及び第2層間絶縁膜14に開孔されたコンタクトホール32を介して、ソース領域30aより上層側に形成された第4中継層44に電気的に接続されている。第4中継層44は、第3層間絶縁膜15を介して更に上層側に形成された第5中継層45にコンタクトホール33を介して電気的に接続されている。そして、第5中継層45は、第4層間絶縁膜16を介して更に上層側に形成された上層側データ線6aにコンタクトホール34を介して電気的に接続されている。
The source region 30a1 is electrically connected to a
ここで、上層側データ線6aは、下層側データ線6bと同様に、遮光性の導電材料、例えば、Al(アルミニウム)等から形成されている。よって、上層側データ線6aは、TFTアレイ基板10の表側(即ち図7において上方側から)から入射しようとする光を遮光することにより、上層側データ線6aより下層側に形成された配線、素子等が光に曝されることを防止する。その結果、TFTアレイ基板10における裏面反射や、複板式のプロジェクター等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの戻り光に対して、TFT30を殆ど或いは完全に遮光でき、高品位の画像表示が可能となる。本実施形態では特に、上述の下層側データ線6bと併せてTFT30の半導体層30aを二重に遮光することができるため、優れた遮光性を得ることができる。
Here, the
図6と同様に、上層側データ線6aの下層側には、シールド層8が形成されている。シールド層8は、上層側データ線6aが、シールド層8より更に下層側に第3層間絶縁膜15を介して形成された下層側データ線6bとの間でカップリングが生じること(即ち、上層側データ線6a及び下層側データ線6b間の電位差に起因して生じる電界によって、夫々印加されている画像信号が乱れてしまうこと)を抑制又は防止するために形成されている。
Similar to FIG. 6, a
尚、m本の走査線11のうち偶数行の走査線11に対応する画素において、下層側データ線6bは、何ら電気的に接続されていない。
Note that in the pixels corresponding to the even-numbered
m本の走査線11のうち偶数行の走査線11に対応する画素におけるその他の積層構造は、m本の走査線11のうち奇数行の走査線11に対応する画素における積層構造(図6を参照)と同様である(図5及び図6を参照)。
The other stacked structure in the pixels corresponding to the even-numbered
以上のように、本実施形態に係る電気光学装置によれば、データ線を二重に重ねて形成することによって、画素への書き込み効率を格段に向上させ、表示画像の高品位化を図ることができる。 As described above, according to the electro-optical device according to the present embodiment, the data lines are formed by overlapping the lines, so that the writing efficiency to the pixels is remarkably improved and the display image is improved in quality. Can do.
次に、本実施形態に係る電気光学装置に設けられたデマルチプレクサ7(図3参照)の構成について、図9及び図10を参照して具体的に説明する。ここに図9は、本実施形態に係る電気光学装置のデマルチプレクサの構成を示す平面図であり、図10は、比較例に係る電気光学装置のデマルチプレクサの構成を示す平面図である。 Next, the configuration of the demultiplexer 7 (see FIG. 3) provided in the electro-optical device according to the present embodiment will be specifically described with reference to FIGS. FIG. 9 is a plan view showing the configuration of the demultiplexer of the electro-optical device according to this embodiment, and FIG. 10 is a plan view showing the configuration of the demultiplexer of the electro-optical device according to the comparative example.
図9において、本実施形態に係る電気光学装置のデマルチプレクサ7は、上層側データ線6aに対応するトランジスタ77aと、下層側データ線6bに対応するトランジスタ77bとを備えて構成されている。ここで特に、トランジスタ77aは、本発明の「第1トランジスタ」の一例であり、駆動信号線171より下側(即ち、TFTアレイ基板10の外周側)に設けられている。また、トランジスタ77bは、本発明の「第2トランジスタ」の一例であり、駆動信号線171より上側(即ち、画像表示領域10a側)に設けられている。
In FIG. 9, the demultiplexer 7 of the electro-optical device according to this embodiment includes a
6本の駆動信号線171のうちDRV1を供給する配線は、本発明の「第1選択信号線」の一例であり、コンタクトホール281を介してトランジスタ77a及び77bに夫々電気的に接続されている。コンタクトホール281には、第1引き出し配線が形成されており、コンタクトホール281の下方側には第1部分231が延び、トランジスタ77aのゲートに電気的に接続されている。一方、コンタクトホール281の上方側には、第2部分232が形成されており、トランジスタ77bのゲートに電気的に接続されている。
The wiring for supplying DRV1 among the six
トランジスタ77aは、ソース側に、コンタクトホール251を介して画像信号供給線211が電気的に接続されている。また、ドレイン側には、コンタクトホール252を介して画像信号出力線212が電気的に接続されている。トランジスタ77aでは、駆動信号線171から第1引き出し配線231を介して供給される第1選択信号DRV1に応じてスイッチング制御が行われ、画像信号供給線211から入力された画像信号が、画像信号出力線212へと出力される。トランジスタ77aから画像信号出力線212を介して出力された画像信号は、上層側データ線6aに供給される。
In the
トランジスタ77bは、ソース側に、コンタクトホール253を介して画像信号供給線221が電気的に接続されている。また、ドレイン側には、コンタクトホール254を介して画像信号出力線222が電気的に接続されている。トランジスタ77bでは、駆動信号線171から第2引き出し配線232を介して供給される第1選択信号DRV1に応じてスイッチング制御が行われ、画像信号供給線221から入力された画像信号が、画像信号出力線222へと出力される。トランジスタ77bから画像信号出力線222を介して出力された画像信号は、下層側データ線6bに供給される。
The image
尚、トランジスタ77a及び77bは駆動信号線171に沿って複数設けられており、互いに隣り合うトランジスタは、相異なる駆動信号線171に電気的に接続されている。具体的には、コンタクトホール281を介してDRV1を供給する駆動信号線171に電気的に接続されたトランジスタ77a及び77bの右隣に配置されたトランジスタ77a及び77bは、コンタクトホール282を介してDRV2を供給する駆動信号線171に電気的に接続されている。
A plurality of
尚、上述したDRV2を供給する駆動信号線171は、本発明の「第2選択信号線」の一例であり、これに接続されるトランジスタ77a及び77bは夫々、本発明の「第3トランジスタ」及び「第4トランジスタ」の一例である。また、DRV2を供給する駆動信号線171からトランジスタ77a及び77bには、第2引き出し配線が延びている。第2引き出し配線は、コンタクトホール282からトランジスタ77aを電気的に接続する第3部分233と、コンタクトホール282からトランジスタ77bを電気的に接続する第3部分234とを有している。
The
本実施形態に係るデマルチプレクサ7では、上述したように、2つのトランジスタ77a及び77bが、駆動信号線171を挟んで対向するような位置に夫々設けられている。このようなレイアウトによれば、駆動信号線171からトランジスタ77aまでの距離及び駆動信号線171からトランジスタ77bまでの距離を互いに近付けることが可能である。よって、第1部分231及び第2部分232の長さを互いに近付けることができる。
In the demultiplexer 7 according to the present embodiment, as described above, the two
図10において、例えば駆動信号線171から見て同じ方向にトランジスタ77a及び77bが並んで配置されるようなレイアウトでは、各トランジスタまでの引き出し配線230の長さに大きな差が生じてしまう。即ち、駆動信号線171に近い側に配置されたトランジスタ77aと、駆動信号線171に遠い側に配置されたトランジスタ77bとで、引き出し配線の長さに違いが出る。このように引き出し配線230の長さが大きく異なっているとすると、例えば引き出し配線230配線抵抗の違いや寄生容量等に起因して、装置の動作に不具合が生じてしまうおそれがある。
In FIG. 10, for example, in a layout in which the
これに対し、図9で示した本実施形態に係るレイアウトでは、上述したように、第1部分231及び第2部分232の長さを互いに近付けることが可能である。よって、2つのトランジスタ77a及び77bに対して概ね同様の条件で、駆動信号線171から駆動信号を供給することができる。従って、装置の不具合は防止され、信頼性が向上される。
On the other hand, in the layout according to this embodiment shown in FIG. 9, the lengths of the
尚、図9に示すレイアウトでは、第1引き出し配線231及び第2引き出し配線232の長さに差が生じてしまっているが、第1引き出し配線231及び第2引き出し配線232は、互いに同じ長さとされるのが好ましい。但し、図9に示すように、トランジスタ77a及び77bの各々を、駆動信号線171を挟むように配置すれば、多少なりとも第1引き出し配線231及び第2引き出し配線232の長さの差は小さくなり、上述した本実施形態に係る効果は相応に得られる。
In the layout shown in FIG. 9, there is a difference between the lengths of the first lead-out
本実施形態では更に、第1部分231及び第2部分232を有する第1引き出し配線と、第3部分233及び第4部分を有する第2引き出し配線との長さを互いに近付けることができる。具体的には、第1部分231の長さ及び第2部分232の長さの合計と、第3部分233の長さ及び第4部分234の長さの合計とを互いに近付けることができる。
In the present embodiment, the lengths of the first lead wiring having the
第1引き出し配線及び第2引き出し配線の長さが近付けられれば、互いに隣り合うトランジスタ77a又は77bに対して同様の条件で選択信号を供給することができる。即ち、第1選択信号DRV1及び第2選択信号DRV2は、互いに同様の条件でトランジスタ77a及び77bに供給される。従って、装置の不具合はより効果的に防止され、信頼性が更に向上される。
If the lengths of the first lead-out wiring and the second lead-out wiring are made closer, the selection signal can be supplied to the
尚、ここでは4つのトランジスタを例に挙げて説明したが、他のトランジスタ77a及び77bについても、駆動信号線171を介して互いに対向するように配置することで、同様の効果を得ることができる。
Here, four transistors have been described as an example, but the same effect can be obtained by arranging the
以上説明したように、本実施形態に係る電気光学装置によれば、デマルチプレクサ7におけるトランジスタ77a及び77bに対して適切に駆動信号を供給することができるため、高い信頼性を実現することが可能である。
As described above, according to the electro-optical device according to the present embodiment, a drive signal can be appropriately supplied to the
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図11は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 11 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.
図11に示されるように、プロジェクター1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
As shown in FIG. 11, a
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。
Since light corresponding to the primary colors R, G, and B is incident on the
尚、図11を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 11, a mobile personal computer, a mobile phone, an LCD TV, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include notebooks, calculators, word processors, workstations, videophones, POS terminals, and devices with touch panels. Needless to say, the present invention can be applied to these various electronic devices.
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.
6a…上層側データ線、6b…下層側データ線、7…デマルチプレクサ、9…画素電極、10…TFTアレイ基板、10a…画像表示領域、11…走査線、20…対向基板、30…TFT、30a…半導体層、30b…ゲート電極、50…液晶層、70…蓄積容量、77a,77b…トランジスタ、102…外部回路接続端子、104…走査線駆動回路、171…駆動信号線、500…画像信号供給回路、211,221…画像信号供給線、212,222…画像信号出力線、231…第1部分、232…第2部分、233…第3部分、234…第4部分 6a ... upper layer side data line, 6b ... lower layer side data line, 7 ... demultiplexer, 9 ... pixel electrode, 10 ... TFT array substrate, 10a ... image display area, 11 ... scanning line, 20 ... counter substrate, 30 ... TFT, 30a ... semiconductor layer, 30b ... gate electrode, 50 ... liquid crystal layer, 70 ... storage capacitor, 77a, 77b ... transistor, 102 ... external circuit connection terminal, 104 ... scanning line drive circuit, 171 ... drive signal line, 500 ... image signal Supply circuit, 211, 221 ... image signal supply line, 212, 222 ... image signal output line, 231 ... first part, 232 ... second part, 233 ... third part, 234 ... fourth part
Claims (4)
前記第1方向に並んで配列された複数の画素電極のうち、第1画素電極群及び第2画素電極群に画像信号を夫々供給すると共に、前記第1方向に延在して設けられた第1データ線及び第2データ線と、
前記第1及び第2データ線と夫々電気的に接続されて前記画像信号の供給を制御すると共に、前記第1の方向に並んで配置された第1トランジスタ及び第2トランジスタと、
前記第1及び第2トランジスタに選択信号を供給すると共に、前記第2方向に沿って延在するように前記第1及び第2トランジスタの間に設けられた第1選択信号線と、
前記第1選択信号線と前記第1トランジスタのゲート電極との間、及び前記第1選択信号線と前記第2トランジスタのゲート電極との間を夫々電気的に接続する第1引き出し配線と
を備えることを特徴とする電気光学装置。 A plurality of pixel electrodes arranged along a first direction and a second direction intersecting the first direction;
Among the plurality of pixel electrodes arranged side by side in the first direction, an image signal is supplied to the first pixel electrode group and the second pixel electrode group, respectively, and is provided to extend in the first direction. One data line and a second data line;
A first transistor and a second transistor, which are electrically connected to the first and second data lines, respectively, to control the supply of the image signal, and are arranged side by side in the first direction;
Supplying a selection signal to the first and second transistors, and a first selection signal line provided between the first and second transistors so as to extend along the second direction;
And a first lead line electrically connecting the first selection signal line and the gate electrode of the first transistor, and the first selection signal line and the gate electrode of the second transistor. An electro-optical device.
前記第3及び第4データ線と夫々電気的に接続されて前記画像信号の供給を制御すると共に、前記第1の方向に並んで配置された第3トランジスタ及び第4トランジスタと、
前記第3及び第4トランジスタに選択信号を供給すると共に、前記第2方向に沿って延在するように前記第3及び第4トランジスタの間に設けられた第2選択信号線と、
前記第2選択信号線と前記第3トランジスタのゲート電極間、及び前記第2選択信号線と前記第4トランジスタのゲート電極間を夫々電気的に接続する第2引き出し配線と
を備え、
前記第1及び前記第2引き出し配線は、互いに同じ長さである
ことを特徴とする請求項1に記載の電気光学装置。 An image signal is supplied to each of the third and fourth pixel electrode groups that are adjacent to the first and second pixel electrode groups and arranged in the first direction, and extends in the first direction. A third data line and a fourth data line formed,
A third transistor and a fourth transistor, which are electrically connected to the third data line and the fourth data line, respectively, to control the supply of the image signal, and are arranged side by side in the first direction;
Supplying a selection signal to the third and fourth transistors, and a second selection signal line provided between the third and fourth transistors so as to extend along the second direction;
A second lead line for electrically connecting the second selection signal line and the gate electrode of the third transistor, and the second selection signal line and the gate electrode of the fourth transistor, respectively.
The electro-optical device according to claim 1, wherein the first and second lead wires have the same length.
ことを特徴とする請求項2に記載の電気光学装置。 A first selection signal supplied via the first selection signal line and selecting the first and second transistors, and a second selection signal supplied via the second selection signal line and selecting the third and fourth transistors. The electro-optical device according to claim 2, wherein the selection signal is a signal that is sequentially supplied in time series.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054096A JP5370221B2 (en) | 2010-03-11 | 2010-03-11 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054096A JP5370221B2 (en) | 2010-03-11 | 2010-03-11 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011186362A JP2011186362A (en) | 2011-09-22 |
JP5370221B2 true JP5370221B2 (en) | 2013-12-18 |
Family
ID=44792665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054096A Expired - Fee Related JP5370221B2 (en) | 2010-03-11 | 2010-03-11 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5370221B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5834733B2 (en) | 2011-10-03 | 2015-12-24 | セイコーエプソン株式会社 | Electro-optical device, electronic equipment |
US9704888B2 (en) * | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
JP2016042189A (en) * | 2015-10-26 | 2016-03-31 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP6760353B2 (en) | 2018-11-20 | 2020-09-23 | セイコーエプソン株式会社 | Electro-optics and electronic equipment |
JP7028281B2 (en) * | 2020-06-16 | 2022-03-02 | セイコーエプソン株式会社 | Electro-optics and electronic devices |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005215037A (en) * | 2004-01-27 | 2005-08-11 | Seiko Epson Corp | Electro-optical device and electronic equipment |
JP2006322959A (en) * | 2005-05-17 | 2006-11-30 | Sony Corp | Display device and electronic equipment |
JP4702114B2 (en) * | 2006-03-08 | 2011-06-15 | エプソンイメージングデバイス株式会社 | Demultiplexer, electro-optical device and electronic apparatus |
JP5512284B2 (en) * | 2007-12-27 | 2014-06-04 | シャープ株式会社 | Liquid crystal display device, driving method of liquid crystal display device, and television receiver |
JP5350495B2 (en) * | 2010-02-08 | 2013-11-27 | シャープ株式会社 | Display device |
-
2010
- 2010-03-11 JP JP2010054096A patent/JP5370221B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011186362A (en) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5532797B2 (en) | Electro-optical device and electronic apparatus | |
JP5217752B2 (en) | Electro-optical device and electronic apparatus | |
JP5445239B2 (en) | Electro-optical device and electronic apparatus | |
JP5211985B2 (en) | Electro-optical device and electronic apparatus | |
KR101562394B1 (en) | Electro-optical device and electronic apparatus | |
JP5834733B2 (en) | Electro-optical device, electronic equipment | |
JP5245333B2 (en) | Electro-optical device and electronic apparatus | |
JP5532568B2 (en) | Electro-optical device and electronic apparatus | |
JP5488136B2 (en) | Electro-optical device, electronic device, and transistor | |
JP2009047967A (en) | Electro-optical device and electronic apparatus | |
JP5370221B2 (en) | Electro-optical device and electronic apparatus | |
JP2009122256A (en) | Electro-optical device and electronic equipment | |
JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
JP5104140B2 (en) | Electro-optical device and electronic apparatus | |
JP2010128421A (en) | Electrooptical device and electronic apparatus | |
JP2010210786A (en) | Electrooptical device and electronic equipment | |
JP2009300477A (en) | Electro-optical device and electronic apparatus | |
JP4935326B2 (en) | ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME | |
JP2011075778A (en) | Electooptic device and electronic device | |
JP2011180524A (en) | Electro-optical device and electronic equipment | |
JP5286782B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP2010039209A (en) | Electrooptical device and method for manufacturing the same, and electronic equipment | |
JP2011075773A (en) | Electro-optical apparatus and electric apparatus | |
JP5169849B2 (en) | Electro-optical device and electronic apparatus | |
JP2011180550A (en) | Electro-optical device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5370221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |