JP5257112B2 - 信号処理集積回路及び効果付与装置 - Google Patents
信号処理集積回路及び効果付与装置 Download PDFInfo
- Publication number
- JP5257112B2 JP5257112B2 JP2009026318A JP2009026318A JP5257112B2 JP 5257112 B2 JP5257112 B2 JP 5257112B2 JP 2009026318 A JP2009026318 A JP 2009026318A JP 2009026318 A JP2009026318 A JP 2009026318A JP 5257112 B2 JP5257112 B2 JP 5257112B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- data
- output
- signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
この発明は、サンプリング周期毎に所定ステップ数の信号処理を行う信号処理集積回路に関し、特に音響信号に効果付与する効果付与装置に適用される信号処理集積回路に、およびその信号処理集積回路を備えた効果付与装置に関する。
従来、デジタル信号処理集積回路（「ＤＳＰ ＬＳＩ」、以下単に「ＤＳＰ」という）を用いて、音響信号（波形データ）に対するエフェクト（効果付与）処理を行うデジタルエフェクタがあった。この種のデジタルエフェクタは、当該デジタルエフェクタの全体的な動作を制御するＣＰＵを具えていた。そして、ＣＰＵが、ＤＳＰ内のレジスタに、所定ステップ数のマイクロコードからなるマイクロプログラム、マイクロプログラムの所定ステップ数の全ステップ数に対応する数の係数データ、及び、１サンプリング周期で遅延メモリにアクセス可能なステップ数に対応する数のアドレスデータを設定し、該ＣＰＵによってレジスタに設定されたマイクロプログラム、係数データ、及びアドレスデータに基づいて、ＤＳＰは信号処理を実行していた（例えば、下記特許文献１を参照）。
従来のデジタルエフェクタには、複数種類のエフェクトタイプを登載しており、使用するエフェクトタイプ（エフェクタの種類）をユーザが操作子を用いて選択することができる機種があった。また、従来のデジタルエフェクタにおいて、エフェクト処理のパラメータの値をユーザが手動調整する操作子を有している機種があった。これら操作子を有する従来のデジタルエフェクタにおいては、操作子の操作に応じた検出信号がＣＰＵに供給され、供給された検出信号に応じた処理をＣＰＵが実行していた。例えば、エフェクトタイプを切り替える操作が行われたときには、ＣＰＵは、新たに選択されたエフェクトタイプに応じてマイクロプログラムを切り替えて、ＤＳＰのレジスタに設定する処理を行っていた。また、エフェクト処理のパラメータを制御する操作が行われたときには、ＣＰＵは、その操作値に応じて、ＤＳＰのレジスタに設定された特定のステップの係数データ又はアドレスデータの値を変更して、その変更をＤＳＰに反映させる処理を行っていた。
上記の通り、従来のＤＳＰにおいては、一般的には、ユーザの操作子の操作に応じた各種処理（エフェクトタイプの選択や、パラメータ（係数データ又はアドレスデータ）の変更）はＣＰＵにより制御されていたので、ＤＳＰはＣＰＵなしで動作することができなかった。
また、従来から知られるＤＳＰには、ＤＳＰの内部メモリに複数のマイクロプログラムを記憶しておき、ユーザによるマイクロプログラム切り替え操作に応じて、該複数のマイクロプログラムのいずれか１つを選択的に用いて信号処理を行う構成があった。このＤＳＰは、内部にマイクロプログラムを切り替えるための機構を備えており、この構成を、ユーザによるエフェクトタイプ選択操作に応じて、ＤＳＰ自身がマイクロプログラムを切り替える構成に改良することは、比較的容易である（例えば、下記特許文献２を参照）。
ＣＰＵなしで動作できるエフェクタを構成するには、ＤＳＰを構成する集積回路の内部メモリに、複数エフェクトタイプ毎のマイクロプログラム、複数エフェクトタイプ毎の係数、及び複数エフェクトタイプ毎のアドレスデータを記憶しておき、エフェクトタイプの選択操作に応じたマイクロプログラム、係数データ、及びアドレスデータをＤＳＰが選択して、該選択したマイクロプログラム、係数データ、及びアドレスデータに基づきＤＳＰが信号処理を実行するよう構成することが考えられる。
上述したように、エフェクトタイプの変更に応じた信号処理内容の切り替えは、切り替える範囲のマイクロプログラム、係数データ及びアドレスデータを、ごっそり入れ替えるだけなので、先行技術文献（例えば特許文献２）に示されているマイクロプログラムの読み出しアドレスを制御する技術を改良することにより、比較的容易に実現できる。しかしながら、操作子の操作に応じた係数データやアドレスデータの変更は、マイクロプログラムの特定のステップに係る変更であり、また、操作子からの操作データに応じた係数データやアドレスデータを生成しなければならないことから、先行技術文献に示される技術の改良では、容易に実現できない。特に、操作子の操作に応じて、マイクロプログラムに基づく信号処理中の複数ステップの各パラメータを、各ステップのパラメータ毎にそれぞれ異なる値に制御することは、困難であった。
一方、操作子からの操作データに応じた係数データやアドレスデータの生成処理、及び、特定のステップの係数データやアドレスデータの変更処理をマイクロプログラム化してＤＳＰ自身に実行させることも考えられるが、その場合、その生成処理や変更処理に多くのステップが消費され、本来の目的であったはずの入力する波形データに対する信号処理に使えるステップが大幅に減少してしまうという問題がある。
一方、操作子からの操作データに応じた係数データやアドレスデータの生成処理、及び、特定のステップの係数データやアドレスデータの変更処理をマイクロプログラム化してＤＳＰ自身に実行させることも考えられるが、その場合、その生成処理や変更処理に多くのステップが消費され、本来の目的であったはずの入力する波形データに対する信号処理に使えるステップが大幅に減少してしまうという問題がある。
この発明は、上記の点に鑑みてなされたもので、ＣＰＵの制御によらずに、かつ、ＤＳＰの処理ステップをあまり使用することなく、現在選択されているエフェクトタイプに応じた特定の複数ステップのパラメータ（係数データ又はアドレスデータ）を、操作子の操作に応じて、それぞれ異なる値に制御することができるようにした信号処理集積回路を提供することを目的とする。また、その信号処理集積回路を備えた効果付与装置を提供することを目的とする。
この発明は、所定サンプリング周期毎に、入力された音響信号に対して所定ステップ数の信号処理を行う信号処理集積回路であって、操作子の操作を示す操作データを受け付ける操作データ受付部と、パラメータをプリセットパラメータからユーザパラメータに置換することを示す置換コードを含む複数ステップのマイクロコードからなるマイクロプログラムを記憶しており、各ステップ毎に、マイクロプログラムの各マイクロコードを順次出力するマイクロコード出力部と、各サンプリング周期毎に、前記マイクロコード出力部から出力されたマイクロコードに含まれる置換コードによってパラメータの置換が示された回数をカウントするユーザパラメータカウント部と、前記ユーザパラメータカウント部のカウント値に基づいて、前記操作データ受付部により受け付けられた操作データに応じたユーザパラメータを出力するユーザパラメータ出力部と、各ステップ毎に、前記マイクロコード出力部から出力されるマイクロコードに含まれる置換コードがパラメータの置換を示しているときは、前記ユーザパラメータ出力部の出力するユーザパラメータを選択するパラメータ選択部と、前記マイクロコード出力部から出力されるマイクロコードと、前記パラメータ選択部により選択されたパラメータとに基づいて、入力される音響信号に信号処理を施し、該信号処理された音響信号を出力する信号処理部とを備える。
この発明によれば、マイクロコード出力部により各ステップ毎に該マイクロコードに含まれる置換コードを出力し、ユーザパラメータカウント部により、置換コードによってパラメータの置換が示された回数を各サンプリング周期毎にカウントする。ユーザパラメータ出力部は、置換コードによってパラメータの置換が示された回数に対応するカウント値に基づいて、操作データに応じたユーザパラメータを出力するので、置換コードによってパラメータの置換が示される毎に、操作データに応じて異なる値をユーザパラメータとして出力することができるようになる。そして、置換コードがパラメータの置換を示しているときは、パラメータ選択部によりユーザパラメータ出力部の出力するユーザパラメータが選択され、信号処理部に出力される。
この発明の一実施態様によれば、前記信号処理集積回路は、各ステップ毎に、複数ステップ分のプリセットパラメータからなるプリセットパラメータセットの各プリセットパラメータを順次出力するプリセットパラメータ出力部を更に備え、前記パラメータ選択部は、各ステップ毎に、前記マイクロコード出力部から出力されるマイクロコードに含まれる置換コードがパラメータの置換を示しているときは、前記ユーザパラメータ出力部の出力するユーザパラメータを選択し、該置換コードがパラメータの置換を示していないときは、前記プリセットパラメータ出力部の出力するプリセットパラメータを選択するものである。
また、この発明の一実施態様によれば、前記信号処理集積回路は、効果タイプを指定するタイプデータを受け付ける効果タイプ受付部を更に備え、前記マイクロコード出力部は、前記マイクロプログラムを複数記憶しており、前記タイプデータにより指定された効果タイプに応じたマイクロプログラムのマイクロコードを、各ステップ毎に順次出力し、前記プリセットパラメータ出力部は、前記プリセットパラメータセットを複数記憶しており、前記タイプデータにより指定された効果タイプに応じたプリセットパラメータセットの各プリセットパラメータを、各ステップ毎に順次出力し、前記ユーザパラメータ出力部は、前記タイプデータにより指定された効果タイプと前記ユーザパラメータカウント部のカウント値とに基づいて、前記操作データ受付部により受け付けられた操作データに応じたユーザパラメータを出力するものである。
また、この発明の別の実施態様に係る信号処理集積回路は、効果タイプを指定するタイプデータを受け付ける効果タイプ受付部を更に備え、前記ユーザパラメータ出力部は、前記操作データ受付部により受け付けられた操作データをユーザパラメータに変換する変換テーブルを、前記ユーザパラメータカウント部が各サンプリング周期毎にカウントするパラメータの置換が示された回数に対応する数有する変換テーブルセットにより構成され、前記タイプデータにより指定された効果タイプと前記ユーザパラメータカウント部のカウント値とに基づいて、前記変換テーブルセットの変換テーブルを１つずつ切り替えるものであり、該切り替えられた変換テーブルに基づき前記操作データに応じたユーザパラメータを出力する。
上記構成のユーザパラメータ出力部によれば、タイプデータにより指定された効果タイプとユーザパラメータカウント部のカウント値に基づいて、変換テーブルセットの変換テーブルを１つずつ切り替えるので、変換テーブルが切り替わる毎に、それぞれ変換特性の異なる変換テーブルに基づいて、操作データをユーザパラメータに変換して、出力することができる。したがって、変換テーブルが切り替わる毎に、操作データに対するユーザパラメータを異なる値にすることができる。
更に、この発明の一実施態様に係る信号処理集積回路において、前記ユーザパラメータ出力部は、前記変換テーブルセットを複数記憶してなり、前記タイプデータにより指定された効果タイプに応じて前記複数の変換テーブルセットのうちの１つを選択し、前記ユーザパラメータカウント部のカウント値に基づいて、該選択された変換テーブルセットの変換テーブルを１つずつ切り替えるものであることを特徴とする。
上記構成のユーザパラメータ出力部によれば、複数の変換テーブルセットのうちで、タイプデータにより指定された効果タイプに応じた変換テーブルセットを使用することができる。
また、請求項６に係る本発明は、請求項１乃至５のいずれかに記載の信号処理集積回路と、外部から前記音響信号を入力して、前記信号処理回路に供給する入力部と、前記操作子を備えており、該操作子の操作に応じた操作データを生成し、前記信号処理回路に供給するパラメータ操作部と、前記信号処理集積回路から出力される音響信号を、外部へ出力する出力部とを備えた効果付与装置である。
また、請求項７に係る本発明は、請求項３又は５のいずれかに記載の信号処理集積回路と、外部から前記音響信号を入力して、前記信号処理回路に供給する入力部と、前記操作子を備えており、該操作子の操作に応じた操作データを生成し、前記信号処理回路に供給するパラメータ操作部と、選択操作子を備えており、該選択操作子の操作に応じた前記タイプデータを生成し、前記信号処理集積回路に供給する選択操作部と、前記信号処理集積回路から出力される音響信号を、外部へ出力する出力部とを備えた効果付与装置である。
また、請求項７に係る本発明は、請求項３又は５のいずれかに記載の信号処理集積回路と、外部から前記音響信号を入力して、前記信号処理回路に供給する入力部と、前記操作子を備えており、該操作子の操作に応じた操作データを生成し、前記信号処理回路に供給するパラメータ操作部と、選択操作子を備えており、該選択操作子の操作に応じた前記タイプデータを生成し、前記信号処理集積回路に供給する選択操作部と、前記信号処理集積回路から出力される音響信号を、外部へ出力する出力部とを備えた効果付与装置である。
この発明によれば、置換コードによってパラメータの置換が示された回数を各サンプリング周期毎にカウントし、そのカウント値に基づいて操作データに応じたユーザパラメータを出力する構成により、置換コードによってパラメータの置換が示される毎に、操作データに応じて異なる値をユーザパラメータとして出力することができるようになるので、信号処理集積回路（ＤＳＰ）を制御するためのＣＰＵを備えない簡素な構成であっても、ＤＳＰの処理ステップをあまり使用することなく、現在指定されている効果タイプに応じた特定の複数ステップのユーザパラメータを、操作子の操作を示す操作データに応じて、相互に異なる値に制御することができるという優れた効果を奏する。また、制御用のＣＰＵを持たない簡素な構成の信号処理集積回路（ＤＳＰ）を用いて、ＤＳＰの処理ステップをあまり使用することなく、複数の効果タイプを選択可能であって効果タイプに応じた特定の複数ステップの各パラメータを操作子の操作に応じて相互に異なる値に制御可能な効果付与装置を提供することができるという優れた効果を奏する。
以下、添付図面を参照して、本発明の一実施形態について詳細に説明する。以下に説明する実施例においては、本発明に係る信号処理集積回路を、音響信号に効果付与処理を施す効果付与装置（デジタルエフェクタ）に適用した例について説明する。なお、本明細書中では、デジタル音響信号を「波形データ」ともいう。
《エフェクタの全体構成》
図１は、本発明に係るデジタルエフェクタの全体構成を説明するためのブロック図であって、信号処理集積回路の内部構成を詳細に示している。
図１において、デジタルエフェクタは、デジタル音響信号（波形データ）に対して信号処理を実行する信号処理集積回路（ＤＳＰ）１を備え、このＤＳＰ１に対して、外部ソースから出力されたアナログ音響信号（アナログ波形）をデジタル音響信号（波形データ）に変換してＤＳＰ１に入力する入力部と、ＤＳＰ１の処理結果として出力されたデジタル音響信号（波形データ）をアナログ音響信号（アナログ波形）に変換して出力する出力部と、ユーザパラメータ調整操作子（ＵＰ調整操作子）２と、エフェクトタイプ選択操作子（ＥＦ選択操作子）３と、ユーザパラメータ機能オン／オフスイッチ（ＵＰオン／オフＳＷ）４と、効果付与機能オン／オフスイッチ（ＥＦオン／オフＳＷ）５と、ＤＳＰ１内の各構成要素及びデジタルエフェクタの各部に対する電力供給をオン／オフする電源スイッチ６とが接続される。図１に示す通り、本実施例に係るデジタルエフェクタは、ＤＳＰ１の動作制御用のＣＰＵを具備しない簡素な構成である。
図１は、本発明に係るデジタルエフェクタの全体構成を説明するためのブロック図であって、信号処理集積回路の内部構成を詳細に示している。
図１において、デジタルエフェクタは、デジタル音響信号（波形データ）に対して信号処理を実行する信号処理集積回路（ＤＳＰ）１を備え、このＤＳＰ１に対して、外部ソースから出力されたアナログ音響信号（アナログ波形）をデジタル音響信号（波形データ）に変換してＤＳＰ１に入力する入力部と、ＤＳＰ１の処理結果として出力されたデジタル音響信号（波形データ）をアナログ音響信号（アナログ波形）に変換して出力する出力部と、ユーザパラメータ調整操作子（ＵＰ調整操作子）２と、エフェクトタイプ選択操作子（ＥＦ選択操作子）３と、ユーザパラメータ機能オン／オフスイッチ（ＵＰオン／オフＳＷ）４と、効果付与機能オン／オフスイッチ（ＥＦオン／オフＳＷ）５と、ＤＳＰ１内の各構成要素及びデジタルエフェクタの各部に対する電力供給をオン／オフする電源スイッチ６とが接続される。図１に示す通り、本実施例に係るデジタルエフェクタは、ＤＳＰ１の動作制御用のＣＰＵを具備しない簡素な構成である。
デジタルエフェクタは、複数種類のエフェクトタイプを登載しており、使用するエフェクトタイプ（エフェクタの種類）をユーザが操作子を用いて選択することができる。ＤＳＰ１は、所定のサンプリング周期毎に、ユーザによって選択されたエフェクトタイプに応じたマイクロプログラムに基づく所定の複数のステップ（例えば５１２ステップ）の信号処理を実行して、入力されたオーディオ信号にユーザによって選択されたエフェクトタイプに応じた効果を付与する。
本実施例のＤＳＰ１は、詳しくは後述する通り、ＤＳＰ１の動作制御用のＣＰＵを具備しない簡素な構成であっても、ＤＳＰ１の処理ステップをあまり使用することなく、（１）信号処理の複数のステップのうちの当該現在選択されているエフェクトタイプに応じた特定のステップのパラメータをＵＰ調整操作子２の操作に応じたユーザパラメータにより制御することができる点に特徴を有しており、また、（２）当該現在選択されているエフェクトタイプに応じた特定の複数ステップのユーザパラメータを、各ステップ毎に相互に異なる値にすることができる点に別の特徴を有している。なお、本明細書において、「パラメータ」は、信号処理に用いる「係数データ」と「アドレスデータ」を総称するものである。
本実施例のＤＳＰ１は、詳しくは後述する通り、ＤＳＰ１の動作制御用のＣＰＵを具備しない簡素な構成であっても、ＤＳＰ１の処理ステップをあまり使用することなく、（１）信号処理の複数のステップのうちの当該現在選択されているエフェクトタイプに応じた特定のステップのパラメータをＵＰ調整操作子２の操作に応じたユーザパラメータにより制御することができる点に特徴を有しており、また、（２）当該現在選択されているエフェクトタイプに応じた特定の複数ステップのユーザパラメータを、各ステップ毎に相互に異なる値にすることができる点に別の特徴を有している。なお、本明細書において、「パラメータ」は、信号処理に用いる「係数データ」と「アドレスデータ」を総称するものである。
《入力部と出力部》
デジタルエフェクタの入力部は、アナログデジタル変換部（ＡＤＣ）７と、２チャンネルのアナログ波形入力チャンネルからなる。２つの入力チャンネルのそれぞれには、入力されたアナログ波形の音量レベルを調整するレベル操作子８，９が設けられている。混合部１０は、レベル操作子８，９でレベル調整された各チャンネル毎のアナログ波形を合算して、該合算した１チャンネル分のアナログ波形を出力する。なお、各入力チャンネルのレベル操作子８，９の出力は、混合部１０に入力される一方で、後述する出力部に分岐している。これは、出力部において、効果付与前の原音（いわゆるＤＲＹ信号）と、効果付与後の信号（いわゆるＷＥＴ信号）とを混合するためである。また、入力部の混合部１０の後段には、混合部１０の出力信号のレベルを調整するレベル操作子１１が設けられている。レベル操作子１１により混合部１０の出力信号のレベルを調整することで、効果付与後の信号（いわゆるＷＥＴ信号）のレベル、すなわちデジタルエフェクタの出力信号中のＷＥＴ信号の割合を調整する。
デジタルエフェクタの入力部は、アナログデジタル変換部（ＡＤＣ）７と、２チャンネルのアナログ波形入力チャンネルからなる。２つの入力チャンネルのそれぞれには、入力されたアナログ波形の音量レベルを調整するレベル操作子８，９が設けられている。混合部１０は、レベル操作子８，９でレベル調整された各チャンネル毎のアナログ波形を合算して、該合算した１チャンネル分のアナログ波形を出力する。なお、各入力チャンネルのレベル操作子８，９の出力は、混合部１０に入力される一方で、後述する出力部に分岐している。これは、出力部において、効果付与前の原音（いわゆるＤＲＹ信号）と、効果付与後の信号（いわゆるＷＥＴ信号）とを混合するためである。また、入力部の混合部１０の後段には、混合部１０の出力信号のレベルを調整するレベル操作子１１が設けられている。レベル操作子１１により混合部１０の出力信号のレベルを調整することで、効果付与後の信号（いわゆるＷＥＴ信号）のレベル、すなわちデジタルエフェクタの出力信号中のＷＥＴ信号の割合を調整する。
アナログデジタル変換部（ＡＤＣ）７は、２つの入力チャンネルを有しており、一方の入力チャンネル（例えばＲチャンネル）に入力部の混合部１０から出力された１チャンネル分のアナログ波形が入力され、もう一方の入力チャンネル（例えばＬチャンネル）にパラメータ調整用の操作子操作子（ＵＰ調整操作子）２の操作位置に応じたアナログ信号（操作値データＳＤ）が入力される。ＡＤＣ７は、入力されたアナログ波形とＵＰ調整操作子２の操作を示すアナログ信号を、それぞれ、所定のサンプリングの周波数のデジタル信号に変換する。ＡＤＣ７からは、所定のサンプリング周期毎に、該変換されたデジタル信号（２ｃｈのシリアル信号）が出力され、ＤＳＰ１に入力される。
デジタルエフェクタの出力部は、デジタルアナログ変換部（ＤＡＣ）１２と、２チャンネルの出力チャンネルからなる。ＤＳＰ１からはサンプリング周期毎に２チャンネル分の効果付与済みデジタル音響信号（ＷＥＴ信号）が出力され、ＤＡＣ１２に入力される。ＤＡＣ１２は、サンプリング周期毎にＤＳＰ１から入力された２チャンネルのデジタル音響信号（ＷＥＴ信号）を、それぞれアナログ波形（ＷＥＴ信号）に変換して、変換した各チャンネル毎のアナログ波形を２チャンネルの出力チャンネルの１つずつに分散して出力する。２つの出力チャンネルのそれぞれには混合部１３，１４が設けられており、各混合部１３，１４では、それぞれ、ＤＡＣ１２からチャンネル毎に出力された効果付与済みアナログ波形（ＷＥＴ信号）と、入力部から供給されたチャンネル毎の原音（ＤＲＹ信号）を合算して、該合算したアナログ波形をチャンネル毎に出力する。各混合部１３，１４におけるＤＲＹ信号とＷＥＴ信号の混合比は、入力部に設けられたレベル操作子１１で調整される。
《操作子類》
ユーザパラメータ調整操作子（ＵＰ調整操作子）２は、ＤＳＰ１が実行する効果付与処理のパラメータ（係数データ又はアドレスデータ）の値を、ユーザの操作により調整するための操作子である。本明細書では、ＵＰ調整操作子２を用いて制御されるパラメータを「ユーザパラメータ」といい、その機能を「ユーザパラメータ機能（ＵＰ機能）」という。なお、ユーザパラメータに対して、後述するＲＯＭに予め記憶されたパラメータを「プリセットパラメータ」という。この実施例では、ＵＰ調整操作子２は、例えばつまみ付きロータリースイッチで構成され、操作位置に応じた複数ビットの操作値データＳＤ（操作データ）を生成し、ＤＳＰ１に出力する。ユーザによりＵＰ調整操作子２が操作されると、その操作位置に応じた操作値データＳＤ（アナログ信号）がＡＤＣ７に出力される。すなわち、ＵＰ調整操作子２及びＡＤＣ７は、操作子の操作に応じた操作データを生成し、ＤＳＰ１に供給するパラメータ操作部を構成する。
ユーザパラメータ調整操作子（ＵＰ調整操作子）２は、ＤＳＰ１が実行する効果付与処理のパラメータ（係数データ又はアドレスデータ）の値を、ユーザの操作により調整するための操作子である。本明細書では、ＵＰ調整操作子２を用いて制御されるパラメータを「ユーザパラメータ」といい、その機能を「ユーザパラメータ機能（ＵＰ機能）」という。なお、ユーザパラメータに対して、後述するＲＯＭに予め記憶されたパラメータを「プリセットパラメータ」という。この実施例では、ＵＰ調整操作子２は、例えばつまみ付きロータリースイッチで構成され、操作位置に応じた複数ビットの操作値データＳＤ（操作データ）を生成し、ＤＳＰ１に出力する。ユーザによりＵＰ調整操作子２が操作されると、その操作位置に応じた操作値データＳＤ（アナログ信号）がＡＤＣ７に出力される。すなわち、ＵＰ調整操作子２及びＡＤＣ７は、操作子の操作に応じた操作データを生成し、ＤＳＰ１に供給するパラメータ操作部を構成する。
エフェクトタイプ選択操作子（ＥＦ選択操作子）３は、所定の複数のエフェクトタイプ（エフェクタの種類）の中から１つのエフェクトタイプを、ユーザの操作により選択するための操作子である。ＥＦ選択操作子３は、例えばつまみ付きロータリースイッチで構成され、操作位置に応じた複数ビットのエフェクトタイプ選択コードＥＦＴ（タイプデータ）を生成し、ＤＳＰ１に出力する。エフェクトタイプ選択コードＥＦＴは、当該デジタルエフェクタに登載された複数のエフェクトタイプの１つずつに対応する複数通りのコード、すなわち効果タイプを指定するタイプデータである。ユーザによりＥＦ選択操作子３が操作されると、その操作位置に応じたエフェクトタイプ選択コードＥＦＴがＤＳＰ１内の第１選択回路２１に供給される。すなわち、ＥＦ選択操作子３は、その操作に応じた前記タイプデータを生成し、ＤＳＰ１に供給する選択操作部を構成する。
ＵＰオン／オフＳＷ４は、ＵＰ調整操作子２を用いたパラメータ調整機能（ユーザパラメータ（ＵＰ）機能）の使用／不使用を切り替えるスイッチであって、ＵＰオン／オフＳＷ４がスイッチオフ状態で、ＵＰ機能の使用を示す“ハイレベル（Ｈ）”の制御信号ＵＰＯＮを、また、同スイッチオン状態でＵＰ機能の不使用を示す“ローレベル（Ｌ）”の制御信号ＵＰＯＮを第１選択回路２１に出力する。なお、ＵＰオン／オフＳＷ４からの制御信号ＵＰＯＮを入力する端子には、ＤＳＰ１内部のプルアップ抵抗４ａが接続されているので、該端子に何も接続しなければ、制御信号ＵＰＯＮは常時“Ｈ”（ＵＰ使用）となり、ＵＰ機能を「有効」に固定できる。また、該端子を接地すれば、制御信号ＵＰＯＮは“Ｌ”（ＵＰ不使用）となり、ＵＰ機能を「無効」に固定することができる。
ＥＦオン／オフＳＷ５は、ＤＳＰ１の効果付与機能の「オン」又は「オフ」（効果付与を有効とするか否か）を切り替えるスイッチであって、スイッチのオフオン状態に応じて、効果付与機能の「オン」又は「オフ」を“ハイレベル（Ｈ”）又は“ローレベル（Ｌ）”の２値で示す制御信号ＥＦＯＮを出力する。ＥＦオン／オフＳＷ５がオフ状態で、制御信号ＥＦＯＮは、ＤＳＰ１の効果付与機能の「オン」を示す“Ｈ”となり、同スイッチオン状態で、ＤＳＰ１の効果付与機能の「オフ」を示す“Ｌ”となる。ＥＦオン／オフＳＷ５によりＤＳＰ１の効果付与機能がオフされると、デジタルエフェクタの出力信号は原音（ＤＲＹ信号）のみとなる。なお、ＥＦオン／オフＳＷ５からの制御信号ＥＦＯＮを入力する端子には、ＤＳＰ１内部のプルアップ抵抗５ａが接続されているので、該端子に何も接続しなければ、制御信号ＥＦＯＮは“Ｈ”（効果付与機能オン）で固定される。
《ＤＳＰの構成》
次に、図１に示すＤＳＰ１内部の詳細な構成を説明する。図１において符号２１〜符号３１で示す各ブロックは、マイクロプログラムメモリやデータメモリ等であって、ＤＳＰ１が実行する信号処理のマイクロプログラムの切り替え制御や、信号処理のステップ毎のパラメータ制御を、ＣＰＵによる制御ではなく当該ＤＳＰ１自身で行うための構成要素である。また、図１において符号４０〜５２で示す各ブロックは、波形データに対する信号処理を行う演算部を構成する構成要素である。また、符号５３〜５５で示す各ブロックは、遅延メモリをアクセスするためのデータを生成する構成要素である。したがって、符号４０〜５５で示す各部が、ＤＳＰ１に入力された音響信号に信号処理を施して、信号処理された音響信号を出力する信号処理部に相当する。
次に、図１に示すＤＳＰ１内部の詳細な構成を説明する。図１において符号２１〜符号３１で示す各ブロックは、マイクロプログラムメモリやデータメモリ等であって、ＤＳＰ１が実行する信号処理のマイクロプログラムの切り替え制御や、信号処理のステップ毎のパラメータ制御を、ＣＰＵによる制御ではなく当該ＤＳＰ１自身で行うための構成要素である。また、図１において符号４０〜５２で示す各ブロックは、波形データに対する信号処理を行う演算部を構成する構成要素である。また、符号５３〜５５で示す各ブロックは、遅延メモリをアクセスするためのデータを生成する構成要素である。したがって、符号４０〜５５で示す各部が、ＤＳＰ１に入力された音響信号に信号処理を施して、信号処理された音響信号を出力する信号処理部に相当する。
クロック発生回路２０は水晶振動子を用いてクロック信号を発生する。クロック発生回路２０が発生するクロック信号は、ＤＳＰ１の動作基準となる動作クロックΦo、ワードクロック信号（ＷＣ信号）、あるいは、Ｃ／Ｅ信号などである。動作クロックΦoは、後述する信号処理のステップ周期毎のクロック信号であって、ＤＳＰ１の各部は動作クロックΦoに基づき動作する。ＷＣ信号は、波形データのサンプリング周期のクロック信号であり、ＤＳＰ１、ＡＤＣ７及びＤＡＣ１２は、それぞれ、ＷＣ信号に基づいて、該サプリング周期に同期した動作を行う。Ｃ／Ｅ信号は、ＤＳＰ１がサンプリング周期毎に実行する所定ステップ数の信号処理のうちで、エフェクト処理（ＥＦ処理）と、ＥＦ処理以外のコンスタントな処理（Ｃ処理）を切り替えるタイミングを制御するための信号である。
第１選択回路２１は、ＥＦ選択操作子３の操作位置に応じたエフェクトタイプ選択コードＥＦＴが入力され、該入力されたエフェクトタイプ選択コードＥＦＴに応じて、μプログラム選択信号μＰｓｅｌ、ユーザパラメータタイプ指定信号ＵＰＴ、係数セット選択信号Ｃｓｅｌ、アドレスデータ選択信号Ａｓｅｌ、変換テーブルセット選択信号Ｔｓｅｌ、及びユーザパラメータレンジ制御信号ＵＰＲを出力する。すなわち、第１選択回路２１は、効果タイプ（エフェクトタイプ）を指定するタイプデータ（ＥＦＴ）を受け付ける効果タイプ受付部である。ユーザがＥＦ選択操作子３を操作してエフェクトタイプを指定したときに、該受付部が該操作に応じたタイプデータ（ＥＦＴ）を受け付けることでエフェクトタイプ切り替え処理が行われ、ユーザ操作に応じたエフェクトタイプが選択される。このエフェクトタイプ切り替え処理を実行するタイミングは、詳しくは後述する通り、ＣＨＧ信号とＡＣＫ信号により制御される。
第１選択回路２１は、ＵＰ機能を使用する場合（ＵＰＯＮ＝“Ｈ”）には、現在選択されているエフェクトタイプ（ＥＦＴ）に応じたユーザパラメータタイプ指定信号ＵＰＴを、第２選択回路２６に出力する。ユーザパラメータタイプ指定信号ＵＰＴは、現在選択されているエフェクトタイプに応じてユーザパラメータ（係数データ又はアドレスデータ）の「タイプ」を指定するコードからなる信号であって、係数データについて複数通りのタイプを指定する信号（コード）があり、また、アドレスデータについて複数通りのタイプを指定する信号（コード）とがある。また、制御信号ＵＰＯＮがＵＰ不使用を示す場合（ＵＰＯＮ＝“Ｌ”）、現在選択されているエフェクトタイプに関わらず、前記ユーザパラメータタイプ指定信号ＵＰＴとして「ＵＰ不使用」を示す信号を第２選択回路２６に出力することで、ＵＰ機能を無効にする。
マイクロプログラムメモリ（μプログラムメモリ）２２は、所定の複数ステップ（例えば５１２ステップ）のマイクロコード（μコード）からなるマイクロプログラム（μプログラム）を複数記憶したＲＯＭである。μプログラムメモリ２２において、第１選択回路２１から供給されたμＰｓｅｌ信号に基づき、複数のμプログラムの中から、現在選択されているエフェクトタイプ（ＥＦＴ）に対応する１つのμプログラムが選択される。そして、μプログラムメモリ２２は、１サンプリング周期で所定の複数ステップ（例えば５１２ステップ）のμコードを実行するために、動作クロックΦoが示す信号処理のステップ周期（μコードを実行する周期）毎に、μプログラムメモリ２２のアドレスから、該ＥＦＴにより指定されたエフェクトタイプに応じたμプログラムのμコードを１ステップ分ずつ順に出力する。すなわちμプログラムメモリ２２はマイクロコード出力部である。
１ステップ分のμコードは、ＤＳＰ１の複数の構成要素のそれぞれに対する制御信号のセットにより構成される。１ステップ分のμコードに含まれる各制御信号は、図１において点線で描かれた各ブロック（符号４０〜５２で示す演算部、操作値レジスタ３０及びＲＡＤレジスタ５５）と加算器５３と第２選択回路２６のそれぞれ対応するものに出力される。μプログラムメモリ２２は、これら各制御信号の出力先のそれぞれと制御線で接続されるが、図示簡略化のため、それら制御線の図示は省略し、μプログラムメモリ２２から引き出された複数の矢印を描くことで、その趣旨を表現した。
図１において、μプログラムメモリ２２から各制御信号を出力する制御線のうちで、μプログラムメモリ２２から第２選択回路２６へユーザパラメータタイプコードＵＰＴＣを出力する制御線だけは、明示した。コードＵＰＴＣは、現在選択されているエフェクトタイプに応じてユーザパラメータ（係数データ又はアドレスデータ）の「タイプ」を指示する複数通りの制御信号（コード）であって、前記ユーザパラメータタイプ指定信号ＵＰＴと同様に、複数通りの係数データのタイプを指示する制御信号（コード）と、複数通りのアドレスデータのタイプを指示する制御信号（コード）とがある。コードＵＰＴＣは、後述する通り、エフェクトタイプに応じた特定のステップでユーザパラメータを選択させるコード、すなわち、信号処理に用いる「パラメータの置換え」を指示する「置換コード」として機能する。なお、「パラメータの置換え」とは、プリセットパラメータをユーザパラメータに置換えることである。
係数メモリ２３は、所定の複数ステップ（例えば５１２ステップ）分のプリセット係数データＰＣからなる係数セットを複数セット記憶したＲＯＭである。係数メモリ２３において、第１選択回路２１から供給されたＣｓｅｌ信号に基づき、該複数の係数セットの中から、現在選択されているエフェクトタイプ（ＥＦＴ）に対応する１つの係数セットが選択され、信号処理のステップ周期毎に、係数メモリ２３のアドレスから、該選択された係数セットのプリセット係数データＰＣが１ステップ分ずつ順に出力される。すなわち係数メモリ２３はプリセットパラメータ出力部である。
アドレスメモリ２４は、複数ステップ分のプリセットアドレスデータＰＡからなるアドレスセットを複数セット記憶したＲＯＭである。アドレスメモリ２４において、第１選択回路２１から供給されたＡｓｅｌ信号に基づき、該複数のアドレスセットの中から、現在選択されているエフェクトタイプ（ＥＦＴ）に対応するアドレスセットが選択され、遅延メモリ５０をアクセスすべきステップ毎に、アドレスメモリ２４のアドレスから１ステップ分ずつ、該選択されたアドレスセットのプリセットアドレスデータＰＡが順に出力される。すなわちアドレスメモリ２４はプリセットパラメータ出力部である。
変換テーブルメモリ２５は、複数の変換テーブルセットを記憶したＲＯＭである。複数の変換テーブルセットのそれぞれは、複数の変換テーブルで構成されており、各変換テーブルは、ＵＰ調整操作子２の操作値データ（後述するレンジ制御部３１から供給された操作値データＸＤ）をユーザパラメータに変換して出力するためのデータテーブルである。変換テーブルメモリ２５において、第１選択回路２１から供給されたＴｓｅｌ信号に基づき、複数の変換テーブルセットの中から現在選択されているエフェクトタイプ（ＥＦＴ）に応じた変換テーブルセットが選択され、且つ、後述するＵＰカウンタ２９の生成するカウント値ＵＰＣに基づき、その変換テーブルセット中の１の変換テーブルが選択され、信号処理のステップ周期毎に、該選択された変換テーブルに基づき、ＵＰ調整操作子２から供給された操作値データをユーザパラメータ（ユーザ係数データＵＣ又はユーザアドレスデータＵＡ）に変換して出力する。すなわち、変換テーブルメモリ２５は操作子の操作に応じてユーザパラメータを出力するユーザパラメータ出力部を構成している。
第２選択回路２６は、第１選択回路２１の出力するユーザパラメータタイプ指定信号ＵＰＴと、μプログラムメモリ２２が出力するユーザパラメータタイプコードＵＰＴＣとが入力され、信号処理のステップ周期毎に、ＵＰＴＣとＵＰＴに基づく選択信号（第１選択信号Ｐ／Ｕ１又は第２選択信号Ｐ／Ｕ２）を後段のセレクタ２７，２８に出力する。係数データセレクタ２７に対する選択信号を「第１選択信号Ｐ／Ｕ１」、アドレスデータセレクタ２８に対する選択信号を第２選択信号Ｐ／Ｕ２とする。
第１選択信号Ｐ／Ｕ１、及び第２選択信号Ｐ／Ｕ２は、それぞれ、ハイレベル又はローレベルのいずれかの値をとる２値の信号である。第２選択回路２６は、ＵＰＴＣがＵＰＴと同じタイプの係数タイプコードで一致したステップで、“Ｈ”レベルの第１選択信号Ｐ／Ｕ１を係数データセレクタ２７に出力する。また、第２選択回路２６は、ＵＰＴＣがＵＰＴと同じタイプのアドレスタイプコードで一致したステップで、“Ｈ”レベルの第２選択信号Ｐ／Ｕ２を、アドレスデータセレクタ２８に出力する。それ以外の場合は、第１選択信号Ｐ／Ｕ１及び第２選択信号は、それぞれ“Ｌ”レベルとなる。
係数データセレクタ２７は、信号処理のステップ周期毎に、第２選択回路２６から供給された第１選択信号Ｐ／Ｕ１が“Ｈ”レベルのとき（ＵＰＴＣがＵＰＴと同じタイプの係数タイプコードで一致したとき）、変換テーブルメモリ２５から出力されたユーザ係数データＵＣを選択し、第２選択回路２６から供給された第１選択信号Ｐ／Ｕ１が“Ｌ”レベルの場合には、係数メモリ２３から出力されたプリセット係数データＰＣを選択する。係数データセレクタ２７によって選択されたプリセット係数データＰＣ及びユーザ係数データＵＣのいずれか一方は、乗算部４７の乗算に用いる係数データＣＤとして、第４セレクタ４５に出力される。すなわち、第２選択回路２６及び係数データセレクタ２７は、タイプデータ（ＥＦＴにより指定されたエフェクトタイプに応じたＵＰＴ）と、μプログラムメモリ２２から出力されるＵＰＴＣに基づいて、各ステップ毎に、変換テーブルメモリ２５及び係数メモリ２３いずれか一方の出力するパラメータを選択するパラメータ選択部を構成している。
アドレスデータセレクタ２８は、信号処理のステップ周期毎に、第２選択回路２６から供給された第２選択信号Ｐ／Ｕ２が“Ｈ”レベルの場合（ＵＰＴＣがＵＰＴと同じタイプのアドレスタイプコードで一致したとき）、変換テーブルメモリ２５から出力されたユーザアドレスデータＵＡを選択し、第２選択回路２６から供給された第２選択信号Ｐ／Ｕ２が“Ｌ”レベルの場合、アドレスメモリ２４から出力されたプリセットアドレスデータＰＡを選択する。アドレスデータセレクタ２８によって選択されたプリセットアドレスデータＰＡ及びユーザアドレスデータＵＡのいずれか一方は、遅延メモリ５０をアクセスするメモリアドレスデータＭＡＤを生成するために用いるアドレスデータＡＤとして、加算器５３に出力される。すなわち、第２選択回路２６及びアドレスデータセレクタ２８は、タイプデータ（ＥＦＴにより指定されたエフェクトタイプに応じたＵＰＴ）と、μプログラムメモリ２２から出力されるＵＰＴＣに基づいて、各ステップ毎に、変換テーブルメモリ２５及びアドレスメモリ２４いずれか一方の出力するパラメータを選択するパラメータ選択部を構成している。
ＵＰカウンタ２９は、第２選択回路２６の第１選択信号Ｐ／Ｕ１の出力ライン及び第２選択信号Ｐ／Ｕ２の出力ラインに接続されており、各サンプリング周期毎にリセットされ、且つ、第２選択回路２６から“Ｈ”レベルの第１選択信号Ｐ／Ｕ１又は第２選択信号Ｐ／Ｕ２が出力される毎に１ずつ歩進するカウント値ＵＰＣを生成して、該生成されたカウント値ＵＰＣを変換テーブルメモリ２５に出力する。すなわち、ＵＰカウンタ２９は、ＵＰＴとＵＰＴＣが一致するステップの数、言い換えれば、ＵＰＴＣにより「パラメータの置換え」が指示された回数をカウントする。
操作値レジスタ３０は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されたμコードに基づき、後述するＤＳＰ１の演算部（ＴｅｍｐＲＡＭ４３など）を経由して供給されたＵＰ調整操作子２の操作値データＳＤを保持し、該操作値データＳＤをレンジ制御部３１に供給する。すなわち、操作値レジスタ３０は、ＤＳＰ１内において、ＵＰ調整操作子２の操作位置に応じた操作値データＳＤ（操作データ）を受け付ける操作データ受付部に相当する。
また、操作値レジスタ３０は、第２選択回路２６の第２選択信号Ｐ／Ｕ２の出力ラインに接続され、第２選択信号Ｐ／Ｕ２が入力されている。これは、ＵＰ調整操作子２の操作に応じてユーザアドレスデータＵＡの値を変更するタイミングを、後述するＣＨＧ信号とＡＣＫ信号により制御するための構成である。
また、操作値レジスタ３０は、第２選択回路２６の第２選択信号Ｐ／Ｕ２の出力ラインに接続され、第２選択信号Ｐ／Ｕ２が入力されている。これは、ＵＰ調整操作子２の操作に応じてユーザアドレスデータＵＡの値を変更するタイミングを、後述するＣＨＧ信号とＡＣＫ信号により制御するための構成である。
レンジ制御部３１は、ユーザが指定したエフェクトタイプに応じたユーザパラメータレンジ制御信号ＵＰＲと、ＵＰ調整操作子２の操作値データＳＤとが入力される。ＵＰ調整操作子２から出力される操作値データＳＤの可変範囲（レンジ）は、ＵＰ調整操作子２の可動範囲に対応したものであるから、これをレンジ制御部３１によりエフェクトタイプに応じたパラメータの可変範囲（レンジ）に変換する。レンジ制御部３１は、入力された操作値データＳＤをＵＰＲが示すエフェクトタイプに応じたパラメータの可変範囲に応じた値にレンジ制御して、該レンジ制御した操作値データＸＤを変換テーブルメモリ２５へ出力する。すなわち、レンジ制御部３１は、操作子の操作に応じてユーザパラメータを出力するユーザパラメータ出力部を構成している。
《信号処理の演算部の構成》
ＤＳＰ１の演算部（点線で示すブロック）の構成は、概ね従来と同様である。ＤＳＰ１の演算部の各部は、信号処理のステップ周期毎に、μプログラムメモリ２２から出力されたμコードに含まれる制御信号に基づき制御される。以下、ＤＳＰ１の各部（ｉ）に供給される制御信号を、「制御信号（ｉ）」と表す。なお、「ｉ」は該各部に付与された符号である。
第１セレクタ４０は、制御信号（４０）に応じて、ＡＤＣ７からＳ／Ｐ変換部５６を介して入力された２ｃｈの入力データ（波形データ、及びＵＰ調整操作子２の操作値データ）と、バス４９上のデータとのいずれかを選択して、選択されたデータを入出力ＲＡＭ（Ｉ／Ｏ ＲＡＭ）４１に出力する。入出力ＲＡＭ４１は、制御信号（４１）に応じて、第１セレクタ４０からのデータを、制御信号（４１）の示すアドレスに記憶したり、制御信号（４１）の示すアドレスからデータを読み出して出力したりする。入出力ＲＡＭ４１には、ＡＤＣ７からＳ／Ｐ変換部５６を介して入力された２ｃｈ分の入力データや、Ｐ／Ｓ変換部５７を化しいてＤＣＡ１２へ出力すべき波形データなども格納される。テンポラリＲＡＭ（ＴｅｍｐＲＡＭ）４２は、制御信号（４２）に応じて、バス４９の出力データや遅延メモリ５０からの読み出しデータＭＲＤを、制御信号（４２）の示すアドレスに記憶したり、制御信号（４２）の示すアドレスからデータを読み出して出力する。テンポラリＲＡＭ４２には、信号処理途中のデータの他、レジスタ３０に渡すべき操作値データなどが格納される。
ＤＳＰ１の演算部（点線で示すブロック）の構成は、概ね従来と同様である。ＤＳＰ１の演算部の各部は、信号処理のステップ周期毎に、μプログラムメモリ２２から出力されたμコードに含まれる制御信号に基づき制御される。以下、ＤＳＰ１の各部（ｉ）に供給される制御信号を、「制御信号（ｉ）」と表す。なお、「ｉ」は該各部に付与された符号である。
第１セレクタ４０は、制御信号（４０）に応じて、ＡＤＣ７からＳ／Ｐ変換部５６を介して入力された２ｃｈの入力データ（波形データ、及びＵＰ調整操作子２の操作値データ）と、バス４９上のデータとのいずれかを選択して、選択されたデータを入出力ＲＡＭ（Ｉ／Ｏ ＲＡＭ）４１に出力する。入出力ＲＡＭ４１は、制御信号（４１）に応じて、第１セレクタ４０からのデータを、制御信号（４１）の示すアドレスに記憶したり、制御信号（４１）の示すアドレスからデータを読み出して出力したりする。入出力ＲＡＭ４１には、ＡＤＣ７からＳ／Ｐ変換部５６を介して入力された２ｃｈ分の入力データや、Ｐ／Ｓ変換部５７を化しいてＤＣＡ１２へ出力すべき波形データなども格納される。テンポラリＲＡＭ（ＴｅｍｐＲＡＭ）４２は、制御信号（４２）に応じて、バス４９の出力データや遅延メモリ５０からの読み出しデータＭＲＤを、制御信号（４２）の示すアドレスに記憶したり、制御信号（４２）の示すアドレスからデータを読み出して出力する。テンポラリＲＡＭ４２には、信号処理途中のデータの他、レジスタ３０に渡すべき操作値データなどが格納される。
第２セレクタ４３は、入出力ＲＡＭ４１の出力、テンポラリＲＡＭ４２、及びバス４９の出力が、それぞれ入力され、制御信号（４３）に応じて、それら３つの入力データのいずれか１つを選択して加算部４６の一方の入力に供給する。第３セレクタ４４は、入出力ＲＡＭ４１の出力、およびテンポラリＲＡＭ４２の出力がそれぞれ入力され、制御信号（４４）に応じて、そのいずれかを選択して乗算部４７の一方の入力に供給する。第４セレクタ４５は、係数データセレクタ２７から出力される係数データＣＤと、バス４９の出力とがそれぞれ入力され、制御信号（４５）に応じて、そのいずれかを選択して乗算部４７の一方の入力に供給する。
加算部４６は、第２セレクタ４３の出力と、乗算部４７の出力とを加算してシフタ４８に出力する。制御信号（４６）に応じてその出力を強制的にゼロとすることも可能である。乗算部４７は、第３セレクタ４４の出力と、第４セレクタ４５の出力とを高速に乗算する。シフタ４８は、制御信号（４８）が示すビット数だけ加算部４６の出力をビットシフトしてバス４９へ出力する。
遅延メモリ５０は、デジタル波形データを遅延するために用いるメモリであって、ＤＳＰ１の内部に設けられた内部メモリにより構成される。遅延メモリ５０は、制御信号（５０）に基づき、メモリアドレスデータＭＡＤを用いてアクセスされ、制御信号の内容に応じて、遅延メモリ５０のアドレスＭＡＤから波形データ（メモリ読み出しデータ）ＭＲＤを読み出すか、又は、遅延メモリ５０のアドレスＭＡＤに波形データ（メモリ書き込みデータ）ＭＷＤを書き込む。
書き込みデータレジスタ５１は、制御信号（５１）に基づき、バス４９上の波形データ（メモリ書き込みデータ）ＭＷＤを取り込んで、該メモリ書き込みデータＭＷＤを遅延メモリ５０に出力する。また、読み出しデータレジスタ５２は、制御信号（５２）に基づき、遅延メモリ５０から読み出された波形データ（メモリ読み出しデータ）ＭＲＤを格納し、該メモリ読み出しデータＲＤ波形データを、テンポラリＲＡＭ４２に出力する。
《遅延メモリのアドレス生成》
加算器５３は、各ステップ毎に、アドレスデータセレクタ２８から出力されたアドレスデータＡＤと、サンプルカウンタ５４から出力されたカウント値ＳＣと、ＲＡＤレジスタ５５から出力されたレジスタアドレスデータＲＡＤを加算して、遅延メモリ５０をアクセスするために用いるメモリアドレスデータＭＡＤを生成する。メモリアドレスＭＡＤは、遅延メモリ５０の所定の上位アドレスを指示する上位ビットデータを切り捨てることで、メモリアドレスＭＡＤの指示するアドレスを遅延メモリ５０の先頭アドレスに戻すように制御されている。この上位ビット切り捨て制御により、遅延メモリ５０をリングメモリとして使用できる。
加算器５３は、各ステップ毎に、アドレスデータセレクタ２８から出力されたアドレスデータＡＤと、サンプルカウンタ５４から出力されたカウント値ＳＣと、ＲＡＤレジスタ５５から出力されたレジスタアドレスデータＲＡＤを加算して、遅延メモリ５０をアクセスするために用いるメモリアドレスデータＭＡＤを生成する。メモリアドレスＭＡＤは、遅延メモリ５０の所定の上位アドレスを指示する上位ビットデータを切り捨てることで、メモリアドレスＭＡＤの指示するアドレスを遅延メモリ５０の先頭アドレスに戻すように制御されている。この上位ビット切り捨て制御により、遅延メモリ５０をリングメモリとして使用できる。
サンプルカウンタ５４は、サンプリング周期毎に１つずつダウンカウントして、カウント値ＳＣを出力するカウンタである。加算器５３において、アドレスデータＡＤに、サンプルカウンタ５４のカウント値ＳＣを加算することで、各ステップのメモリアドレスデータＭＡＤを、１サンプリング周期毎に１アドレス分ずつシフトすることができる。
ＲＡＤレジスタ５５は、制御信号（５５）に基づき、所定のステップでバス４９に出力されたデータをレジスタアドレスデータＲＡＤとして取り込み、該レジスタアドレスデータＲＡＤを加算器５３に出力する。レジスタアドレスデータＲＡＤは、例えばコーラスレジスタアドレス効果やフランジャ効果などモジュレーション系のエフェクトタイプにおいて、遅延時間を変調するために、加算器５３から出力されるメモリアドレスデータＭＡＤを変換するためのデータである。加算器５３において、アドレスデータＡＤにレジスタアドレスデータＲＡＤを加算することで、メモリアドレスデータＭＡＤにより読み出される遅延音の遅延時間を、レジスタアドレスデータＲＡＤに応じて周期的に変調することができる。
シリアルパラレル変換部（Ｓ／Ｐ変換部）５６は、ＡＤＣ７からサンプリング周期毎に入力される２チャンネルのシリアル信号（ＵＰ調整操作子２の操作値データＳＤと波形データ）をパラレル信号に変換して、第１セレクタ４０に出力する。第１セレクタ４０に出力された２チャンネル分のデータは、所定のステップの制御信号（４０）及び制御信号（４１）に基づき、入出力ＲＡＭ４１の入力された波形データ用のアドレスと、入力された操作値データ用のアドレスに記憶される。また、パラレルシリアル変換部（Ｐ／Ｓ変換部）５７には、所定ステップの制御信号４１に基づいて入出力ＲＡＭ４１の出力すべき波形データ用のアドレスから読み出された、２チャンネルの波形データが入力される。Ｐ／Ｓ変換部５７は、該入力した２チャンネルの波形データ（パラレル信号）を、２チャンネルのシリアル信号に変換して、サンプリング周期毎にＤＡＣ１２へ出力する。
《登載されるエフェクトタイプ》
図２は、上記構成からなるデジタルエフェクタに登載された複数種類のエフェクトタイプを説明する図である。図２において、「ＴＹＰＥ」欄には、デジタルエフェクタに登載された複数種類のエフェクトタイプのタイプ名が示されている。これら複数種類のエフェクトタイプのいずれか１つが、エフェクトタイプ選択コードＥＦＴに基づいて選択される。「ＴＹＰＥ」の右欄は「ＰＲＧ．」欄であり、対応するエフェクトタイプで使用するμプログラムが示されている。また、「ＰＲＧ．」欄の右欄は「ＲＡＮＧＥ」欄であり、ここには、対応するエフェクトタイプで制御するパラメータのレンジ（可変範囲：パラメータが何個の値をとれるか）が示されている。図においては、便宜上、エフェクトタイプ毎の「ＲＡＮＧＥ」欄に、異なるアルファベット文字を示すことで、エフェクトタイプ毎にパラメータの値のレンジが異なる趣旨を表した。また、図示はしないが、ユーザパラメータの制御対象となるパラメータの種類（係数かアドレスか）や値（変換カーブ）もエフェクトタイプ毎に設定される。
図２は、上記構成からなるデジタルエフェクタに登載された複数種類のエフェクトタイプを説明する図である。図２において、「ＴＹＰＥ」欄には、デジタルエフェクタに登載された複数種類のエフェクトタイプのタイプ名が示されている。これら複数種類のエフェクトタイプのいずれか１つが、エフェクトタイプ選択コードＥＦＴに基づいて選択される。「ＴＹＰＥ」の右欄は「ＰＲＧ．」欄であり、対応するエフェクトタイプで使用するμプログラムが示されている。また、「ＰＲＧ．」欄の右欄は「ＲＡＮＧＥ」欄であり、ここには、対応するエフェクトタイプで制御するパラメータのレンジ（可変範囲：パラメータが何個の値をとれるか）が示されている。図においては、便宜上、エフェクトタイプ毎の「ＲＡＮＧＥ」欄に、異なるアルファベット文字を示すことで、エフェクトタイプ毎にパラメータの値のレンジが異なる趣旨を表した。また、図示はしないが、ユーザパラメータの制御対象となるパラメータの種類（係数かアドレスか）や値（変換カーブ）もエフェクトタイプ毎に設定される。
例えば、タイプ名「Ｒｅｖｅｒｂ１」、「Ｒｅｖｅｒｂ２」及び「Ｒｅｖｅｒｂ３」はそれぞれ異なるタイプのリバーブ（残響）効果であって、これらのエフェクトタイプでは共通のリバーブ用μプログラム「Ｒｅｖ．（Ｒｅｖｅｒｂ）」を用いることが図に示されている。「Ｒｅｖｅｒｂ１」、「Ｒｅｖｅｒｂ２」及び「Ｒｅｖｅｒｂ３」は、「ＲＡＮＧＥ」欄に示す通り、それぞれ、パラメータのレンジが異なっている。また、例えば、タイプ名「Ｅｈｃｏ１」及び「Ｅｈｃｏ２」はそれぞれ異なるタイプのエコー効果であって、それぞれ、「ＲＡＮＧＥ」欄に示す通りパラメータのレンジが異なっている。これらエコー系のエフェクトタイプでもリバーブ用μプログラム「Ｒｅｖ．」を用いる。
《メモリ構成》
図３は、図１のμプログラムメモリ２２、係数メモリ２３、アドレスメモリ２４、及び変換テーブルメモリ２５のそれぞれに記憶されている複数のデータセットの構成を説明する図である。各メモリ２２〜２５に記憶された複数のデータセットは、「Ｃ処理用」のデータセットと、「ＥＦ処理用」のデータセットとに大別される。
「ＥＦ処理」とは、１サンプリング周期の期間で実行されるプログラムの信号処理のうちの、エフェクトタイプ選択コードＥＦＴに基づいて処理内容が変換する信号処理（効果付与処理）を指す。また、「Ｃ処理」とは、例えば波形データの入出力制御、入出力波形データに対する入出力フィルタ処理、或いはレベル制御処理等の、エフェクトタイプ選択コードＥＦＴの値によらない「コンスタントな処理」である。ＤＳＰ１は、１サンプリング周期毎に、所定のＮｃステップ分の「Ｃ処理」と、所定のＮｅｆステップ分の「ＥＦ処理」とを時分割で実行する。すなわち、ＮｃとＮｅｆの和が所定複数ステップ（５１２ステップ）となる。ＤＳＰ１が主に行うべき処理は「ＥＦ処理」であるので、ＮｃはＮｅｆよりも少ないステップ数とされる。
図３は、図１のμプログラムメモリ２２、係数メモリ２３、アドレスメモリ２４、及び変換テーブルメモリ２５のそれぞれに記憶されている複数のデータセットの構成を説明する図である。各メモリ２２〜２５に記憶された複数のデータセットは、「Ｃ処理用」のデータセットと、「ＥＦ処理用」のデータセットとに大別される。
「ＥＦ処理」とは、１サンプリング周期の期間で実行されるプログラムの信号処理のうちの、エフェクトタイプ選択コードＥＦＴに基づいて処理内容が変換する信号処理（効果付与処理）を指す。また、「Ｃ処理」とは、例えば波形データの入出力制御、入出力波形データに対する入出力フィルタ処理、或いはレベル制御処理等の、エフェクトタイプ選択コードＥＦＴの値によらない「コンスタントな処理」である。ＤＳＰ１は、１サンプリング周期毎に、所定のＮｃステップ分の「Ｃ処理」と、所定のＮｅｆステップ分の「ＥＦ処理」とを時分割で実行する。すなわち、ＮｃとＮｅｆの和が所定複数ステップ（５１２ステップ）となる。ＤＳＰ１が主に行うべき処理は「ＥＦ処理」であるので、ＮｃはＮｅｆよりも少ないステップ数とされる。
μプログラムメモリ２２には、１つのＣ処理用のμプログラムと、複数のＥＦ処理用のμプログラムが記憶されている。Ｃ処理用μプログラムは、所定のＮｃ個のアドレスに格納されたＮｃステップ分のマイクロコード（μコード）により構成されている。また、各ＥＦ処理用μプログラムは、所定のＮｅｆ個のアドレスに格納されたＮｅｆステップ分のμコードにより構成される。ＥＦ処理用μプログラムμコードには、ユーザパラメータタイプコードＵＰＴＣと遅延メモリ５０に対するアクセスコードとが含まれるが、Ｃ処理用μプログラムにはそれらコードが含まれない。
Ｃ処理用μプログラムは、全てのエフェクトタイプで共通に使用される。また、ＥＦ処理用μプログラムについては、複数のＥＦ処理用μプログラムの中から第１選択回路２１から供給されたＰｓｅｌ信号に基づき、現在選択されているエフェクトタイプに対応する１つのＥＦ処理用μプログラムが選択される。複数のエフェクトタイプで同じＥＦ処理用μプログラムを共用している場合があるので、μプログラムメモリ２２に記憶されるＥＦ処理用μプログラムの数は、当該デジタルエフェクタに登載されたエフェクトタイプの総数よりも少ない。
係数メモリ２３には、１つのＣ処理用の係数セットと、選択可能なエフェクトタイプの１つずつに対応する複数セットのＥＦ処理用の係数セットとが記憶されている。Ｃ処理用係数セットは、所定のＮｃ個のアドレスに格納されたＮｃステップ分のプリセット係数データからなる。また、各ＥＦ処理用係数セットは、所定のＮｅｆ個のアドレスに格納されたＮｅｆステップ分のプリセット係数データからなる。Ｃ処理用の係数セットは、全てのエフェクトタイプで共通に使用される。また、ＥＦ処理用係数セットについては、複数のＥＦ処理用係数セットの中から、第１選択回路２１から供給されたＡｓｅｌ信号に基づき、現在選択されているエフェクトタイプに対応する１つのＥＦ処理用係数セットが選択される。ＥＦ処理用係数セットは、当該デジタルエフェクトに登載された各エフェクトタイプ毎に１セットずつ用意されている。
アドレスメモリ２４には、複数のＥＦ処理用アドレスセットのみが記憶されている。ＥＦ処理用アドレスセットは、基本的には、デジタルエフェクトに登載された各エフェクトタイプ毎に１セットずつ用意されるものであるが、遅延メモリ５０を用いた遅延処理を行わないエフェクトタイプ（ＥＦ処理用μプログラムのμコードにアクセスコードを含まないもの）については、アドレスセットが不要である。複数のＥＦ処理用アドレスセットの中から、第１選択回路２１から供給されたＡｓｅｌ信号に基づき、現在選択されているエフェクトタイプに応じた１つのＥＦ処理用アドレスセットが選択される。なお、遅延メモリ５０に対するアクセスはＥＦ処理でのみ行われるので、Ｃ処理用のアドレスセットは不要である。
各アドレスセットは、当該アドレスセットに対応するエフェクトタイプのＥＦ処理において、遅延メモリ５０をアクセスするステップ数分のプリセットアドレスデータにより構成される。「遅延メモリ５０をアクセスするステップ数」とは、当該アドレスセットに対応するエフェクトタイプで用いるＥＦ処理用μプログラムの各ステップ毎のμコードに、「遅延メモリ５０に対するアクセスコード」（「データ読み出し命令」、又は「データ書き込み命令」）が入っているステップの数である（後述の図４（ａ）参照）。従って、アドレスセットに含まれるアドレスデータの数は、ＥＦ処理用μプログラムのステップ数（Ｎｅｆステップ）よりも少ない。
変換テーブルメモリ２５には、選択可能な複数エフェクトタイプの１つずつに対応する複数セットのＥＦ処理用の変換テーブルセットが記憶されている。変換テーブルセットは、デジタルエフェクトに登載された各エフェクトタイプ毎に１セットずつ用意される。複数の変換テーブルセットの中から、第１選択回路から出力されたＴｓｅｌ信号に基づき、現在選択されているエフェクトタイプに対応する１つの変換テーブルセットが選択される。なお、操作値データＸＤを用いたユーザパラメータの制御はＥＦ処理でのみ行われるので、Ｃ処理用の変換テーブルセットは不要である。
各変換テーブルセットは、当該エフェクトタイプのＥＦ処理の複数ステップ（Ｎｅｆステップ）のうちで、ユーザパラメータ（ユーザ係数データＵＣ又はユーザアドレスデータＵＡ）を使用するステップ数に対応する数の複数の変換テーブルにより構成される。また、各変換テーブルセット中の変換テーブルのデータサイズは、その変換テーブルセットに対応するエフェクトタイプに応じた操作値データＸＤのレンジの広さに対応している。操作値データＸＤのレンジが広いほど、そのエフェクトタイプに対応する変換テーブルセット中の各変換テーブルのサイズは大きくなり、操作値データＸＤのレンジが狭いほど、そのエフェクトタイプに対応する変換テーブルセット中の各変換テーブルのサイズは小さくなる。従って、各変換テーブルセットに含まれる変換テーブルの数、及びは、変換テーブルのデータサイズは、エフェクトタイプ毎に異なる。
各変換テーブルは、それぞれ、ＵＰ調整操作子２の操作値データＸＤをユーザパラメータに変換するもので、ＵＰカウンタ２９の生成するカウント値ＵＰＣに基づき、ＥＦ処理の複数ステップのうちのユーザパラメータを用いるステップ毎に１枚ずつ切り替えて使用される。ユーザパラメータを用いるステップ毎に異なる変換特性の変換テーブルを用いることで、該ユーザパラメータを用いるステップのパラメータ毎に、ＵＰ調整操作子２の操作値データＸＤを異なる値に制御することができるようになる。
《ＥＦ処理用マイクロプログラム》
図４（ａ）は、μプログラムメモリ２２に記憶された複数のＥＦ処理用μプログラムのうちの１つのＥＦ処理用μプログラムの記述例を示す。図４（ａ）に示す通り、１つのＥＦ処理用μプログラムは、第０アドレス〜第Ｎｅｆアドレスの合計Ｎｅｆ個の各アドレスに１つずつμコードが記憶されており、１つのアドレスに格納されたμコードが信号処理のステップ周期毎に出力される。各ステップのμコードには、図１において点線で描いた各ブロック（符号４０〜５２で示す演算部、符号３１で示すレジスタ）と、第２選択回路２６、及び、加算器５３の各部に対する制御信号が含まれるが、図４（ａ）では、図示の便宜上、その一部だけを示した。
図４（ａ）は、μプログラムメモリ２２に記憶された複数のＥＦ処理用μプログラムのうちの１つのＥＦ処理用μプログラムの記述例を示す。図４（ａ）に示す通り、１つのＥＦ処理用μプログラムは、第０アドレス〜第Ｎｅｆアドレスの合計Ｎｅｆ個の各アドレスに１つずつμコードが記憶されており、１つのアドレスに格納されたμコードが信号処理のステップ周期毎に出力される。各ステップのμコードには、図１において点線で描いた各ブロック（符号４０〜５２で示す演算部、符号３１で示すレジスタ）と、第２選択回路２６、及び、加算器５３の各部に対する制御信号が含まれるが、図４（ａ）では、図示の便宜上、その一部だけを示した。
ＥＦ処理用μプログラム中のμコードのうち制御信号「ＵＰＴＣ」は、第２選択回路２６に出力されるユーザパラメータタイプコードＵＰＴＣであって、８通りのタイプを指定しうる３ビットの２進値により構成される。第０アドレス〜第Ｎｅｆアドレスの各アドレス毎にＵＰＴＣの値が設定される。例えば、図４（ａ）において、第０アドレスの「ＵＰＴＣ」の値が「１１１」であるのに対して、第２アドレスの「ＵＰＴＣ」の値は「０１０」であり、各アドレス毎に、それぞれ異なるパラメータのタイプが設定されている。
また、μコードのうち制御信号（５０）「遅延ＲＡＭ」は、遅延メモリ５０に対するアクセスコードである。遅延メモリ５０に対するアクセスコードは、遅延メモリ５０からのデータ読み出し命令、又は遅延メモリ５０へのデータ書き込み命令、又は、アクセス無しを３通りの命令を示す２ビットの２進値により構成される。ＥＦ処理用μプログラムのＮｅｆステップのうちで、アクセスコードとしてデータ読み出し命令、又はデータ書き込み命令が入っているステップが、「遅延メモリ５０をアクセスするステップ」となる。例えば、制御信号「遅延ＲＡＭ」の値が「０１」で読み出し命令を示し、「１０」で書き込み命令を示すものとすると、図４（ａ）において、第１アドレス、第３アドレス等が「遅延メモリ５０をアクセスするステップ」であって、「遅延メモリ５０にアクセスするステップ」がＮｅｆステップのうちの一部だけであることが図に示されている。
《ＵＰＴＣとＵＰＴ》
図４（ｂ）は、μコードに含まれるユーザパラメータタイプコードＵＰＴＣユーザパラメータタイプ指定信号ＵＰＴと、第１選択回路２１の出力するユーザパラメータタイプ指定信号ＵＰＴの構成例を説明する図である。ＵＰＴＣとＵＰＴとは、前述のとおり、パラメータ（係数データ又はアドレスデータ）の「タイプ」を指示するコードである。（ｂ）に示す８通りのＵＰＴ及びＵＰＴＣには、それぞれ「０」〜「７」の番号が付与されている。
図４（ｂ）は、μコードに含まれるユーザパラメータタイプコードＵＰＴＣユーザパラメータタイプ指定信号ＵＰＴと、第１選択回路２１の出力するユーザパラメータタイプ指定信号ＵＰＴの構成例を説明する図である。ＵＰＴＣとＵＰＴとは、前述のとおり、パラメータ（係数データ又はアドレスデータ）の「タイプ」を指示するコードである。（ｂ）に示す８通りのＵＰＴ及びＵＰＴＣには、それぞれ「０」〜「７」の番号が付与されている。
（ｂ）において、ＵＰＴＣの「０」、「１」及び「２」は、それぞれ異なる係数タイプコード（タイプ１係数〜タイプ３係数）に割当てられている。また、ＵＰＴＣの「４」、「５」及び「６」は、それぞれ異なるアドレスタイプコード（タイプ１アドレス〜タイプ３アドレス）に割当てられている。また、ＵＰＴＣの「７」はＮＯＰ命令（タイプ指定処理なし）が割当てられており、また、ＵＰＴＣの「３」はコードとして使用しない（Ｄｏｎ’ｔ ｕｓｅ）。
また、ＵＰＴの「０」、「１」及び「２」は、ＵＰＴＣと同様に、それぞれ異なる係数タイプコード（タイプ１係数〜タイプ３係数）に割当てられており、また、ユーザパラメータタイプ指定信号ＵＰＴの「４」、「５」及び「６」は、ＵＰＴＣと同様に、それぞれ異なるアドレスタイプコード（タイプ１アドレス〜タイプ３アドレス）に割当てられている。また、ＵＰＴの「３」はＵＰ不使用（ＵＰＯＮ＝Ｌ）に割当てられており、また、ＵＰＴの「７」はコードとして使用しない（Ｄｏｎ’ｔ ｕｓｅ）。
図４（ｂ）において、同じ番号「０」〜「７」が付与されたＵＰＴとＵＰＴＣとが、互いに対応する（一致する）コードである。ＵＰ機能を使用する（ＵＰＯＮ＝Ｈ）場合には、ＥＦ選択操作子３によって現在選択されているエフェクトタイプに応じたＵＰＴが出力されるので、当該エフェクトタイプに応じたＥＦ処理用μプログラムの複数ステップのうちで、該ＵＰＴに対応する（一致する）ＵＰＴＣが設定されたステップが、ＥＦ処理の複数ステップのうちのユーザパラメータを用いるステップとなる。すなわち、現在選択されているエフェクトタイプにおいて、ＥＦ処理の複数ステップのうちのいずれのステップがユーザパラメータを用いるステップに該当するかは、ＥＦ処理用μプログラムのステップ毎に設定されたＵＰＴＣの値により特定される。この意味で、現在選択されているエフェクトタイプに応じたＵＰＴと一致するＵＰＴＣは、「パラメータの置換え」を示す「置換コード」して機能する。
一方、ＵＰ機能を不使用のとき（ＵＰＯＮ＝Ｌ）の場合には、ＵＰＴの値として「３」が出力されるが、これに対応するＵＰＴＣの「３」はコードとして使用されないので、ＵＰＴとＵＰＴＣが一致することはない。したがって、結果的に、係数データセレクタ２７及びアドレスデータセレクタ２８によって常にプリセットパラメータが選択され、ＵＰ機能が使用されないことになる。また、ＵＰＴＣの「７」はＮＯＰ命令に割当てられているので、その値が設定されたμコードのステップでは、いずれのエフェクトタイプでも係数データセレクタ２７及びアドレスデータセレクタ２８によって常にプリセットパラメータが選択されることになる。
《ＤＳＰ１が実行する信号処理の内容》
図５は、上記構成からなるＤＳＰ１が、サンプリング周期毎に実行する信号処理の内容を説明するブロック図である。図５において、点線で囲まれた各ブロックの処理は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されるμコードに含まれる制御信号に基づき、ＤＳＰ１の演算部（図１において符号４０〜５２で示す各部）が実行する処理である。
また、図５においてハッチングを施した各ブロックは、信号処理のうちのＥＦ処理用μプログラムに基づくＥＦ処理に関するブロックである。これらＥＦ処理に関する各ブロックにおけるデータや信号処理の内容は、現在、エフェクトタイプ選択コードＥＦＴに基づいて選択されているエフェクトタイプに応じて異なる。それ以外の白抜きで示す各ブロックはＣ処理に関するブロックである。これらＣ処理に関する各ブロックにおける信号処理の内容は全てのエフェクトタイプで共通である。
図５は、上記構成からなるＤＳＰ１が、サンプリング周期毎に実行する信号処理の内容を説明するブロック図である。図５において、点線で囲まれた各ブロックの処理は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されるμコードに含まれる制御信号に基づき、ＤＳＰ１の演算部（図１において符号４０〜５２で示す各部）が実行する処理である。
また、図５においてハッチングを施した各ブロックは、信号処理のうちのＥＦ処理用μプログラムに基づくＥＦ処理に関するブロックである。これらＥＦ処理に関する各ブロックにおけるデータや信号処理の内容は、現在、エフェクトタイプ選択コードＥＦＴに基づいて選択されているエフェクトタイプに応じて異なる。それ以外の白抜きで示す各ブロックはＣ処理に関するブロックである。これらＣ処理に関する各ブロックにおける信号処理の内容は全てのエフェクトタイプで共通である。
ＡＤＣ７からは、入力されたアナログ波形とＵＰ調整操作子２の操作値データＳＤとの２チャンネルのアナログ信号を、それぞれ所定のサンプリング周波数でデジタル信号に変換した２チャンネルのデジタル信号が、サンプリング周期毎にＤＳＰ１に出力される。なお、２チャンネル（Ｌｃｈ及びＲｃｈ）デジタル信号のうち、Ｒｃｈに波形データが割当てられており、Ｌｃｈに操作値データＳＤが割当てられているものとする。
《入力側のＣ処理》
Ｒｃｈ入力部６０は、Ｓ／Ｐ変換部５６からのＲチャンネルのデータを入出力ＲＡＭ４１に取り込む処理を行うことにより、ＡＤＣ７からの波形データを入力する。ＨＰＦ処理及びレベル制御部６２は、Ｒｃｈ入力部６０により入力された波形データをハイパスフィルタ処理し、更に、後述するレベル値生成部７７で生成したレベル値で該波形データのレベルを制御して、処理された波形データを出力する。Ｄｉｎ書込部６３は、該処理された波形データを、入出ｙ録ＲＡＭ４１のＥＦ処理へ入力する波形データ用のアドレスに書き込むことにより、該波形データを、エフェクト処理部（ＥＦ処理部）６４に供給する。一方、Ｌｃｈ入力部６１は、Ｓ／Ｐ変換部５６からのＬチャンネルのデータを入出力ＲＡＭ４１に取り込む処理を行うことにより、ＡＤＣ７からの操作値データＳＤを入力する。ＬＰＦ処理部６５は、Ｌｃｈ入力部６１により入力された操作値データＳＤをローパスフィルタ処理し、処理された操作値データＳＤをテンポラリＲＡＭ４２の処理済み操作値データ用のアドレスに書き込む。ＳＤ出力部６６は、テンポラリＲＡＭ４２から該書き込まれた操作値データＳＤを読み出し、操作値レジスタ３０に記憶させることにより、前記ローパスフィルタ処理された操作値データＳＤをレンジ制御部６７に出力する処理を行う。
Ｒｃｈ入力部６０は、Ｓ／Ｐ変換部５６からのＲチャンネルのデータを入出力ＲＡＭ４１に取り込む処理を行うことにより、ＡＤＣ７からの波形データを入力する。ＨＰＦ処理及びレベル制御部６２は、Ｒｃｈ入力部６０により入力された波形データをハイパスフィルタ処理し、更に、後述するレベル値生成部７７で生成したレベル値で該波形データのレベルを制御して、処理された波形データを出力する。Ｄｉｎ書込部６３は、該処理された波形データを、入出ｙ録ＲＡＭ４１のＥＦ処理へ入力する波形データ用のアドレスに書き込むことにより、該波形データを、エフェクト処理部（ＥＦ処理部）６４に供給する。一方、Ｌｃｈ入力部６１は、Ｓ／Ｐ変換部５６からのＬチャンネルのデータを入出力ＲＡＭ４１に取り込む処理を行うことにより、ＡＤＣ７からの操作値データＳＤを入力する。ＬＰＦ処理部６５は、Ｌｃｈ入力部６１により入力された操作値データＳＤをローパスフィルタ処理し、処理された操作値データＳＤをテンポラリＲＡＭ４２の処理済み操作値データ用のアドレスに書き込む。ＳＤ出力部６６は、テンポラリＲＡＭ４２から該書き込まれた操作値データＳＤを読み出し、操作値レジスタ３０に記憶させることにより、前記ローパスフィルタ処理された操作値データＳＤをレンジ制御部６７に出力する処理を行う。
《ＥＦ処理》
ＥＦ処理部６４は、Ｄｉｎ書込部６３により入出力ＲＡＭ４１に書き込まれた前記波形データ（モノラル）に対して、現在、エフェクトタイプ選択コードＥＦＴに基づいて選択されているエフェクトタイプに応じたＥＦ処理用μプログラムに基づく効果付与処理（ＥＦ処理）を行い、ＥＦ処理されたステレオ２チャンネル（Ｌチャンネル及びＲチャンネル）の波形データを得る。エフェクトタイプ別のＥＦ処理の具体例は後述する。ＥＦ処理部６４が実行するＥＦ処理の各ステップで用いるパラメータは、係数供給部７１からステップ毎に供給される係数データＣＤ、及びアドレス供給部７２からステップ毎に供給されるアドレスデータＡＤにより制御される。そして、ＥＦ処理された２チャンネル波形データを、入出力ＲＡＭ４１のＥＦ処理から出力する波形データ用のアドレスに書き込む。すなわち、ＥＦ処理部６４は、マイクロコード出力部（μプログラムメモリ２２）から出力されるマイクロコードと、パラメータ選択部（第２選択回路２６、係数データセレクタ２７及びアドレスデータセレクタ２８）により選択されたパラメータとに基づいて、入力される音響信号に信号処理を施し、該信号処理された音響信号を出力する。
ＥＦ処理部６４は、Ｄｉｎ書込部６３により入出力ＲＡＭ４１に書き込まれた前記波形データ（モノラル）に対して、現在、エフェクトタイプ選択コードＥＦＴに基づいて選択されているエフェクトタイプに応じたＥＦ処理用μプログラムに基づく効果付与処理（ＥＦ処理）を行い、ＥＦ処理されたステレオ２チャンネル（Ｌチャンネル及びＲチャンネル）の波形データを得る。エフェクトタイプ別のＥＦ処理の具体例は後述する。ＥＦ処理部６４が実行するＥＦ処理の各ステップで用いるパラメータは、係数供給部７１からステップ毎に供給される係数データＣＤ、及びアドレス供給部７２からステップ毎に供給されるアドレスデータＡＤにより制御される。そして、ＥＦ処理された２チャンネル波形データを、入出力ＲＡＭ４１のＥＦ処理から出力する波形データ用のアドレスに書き込む。すなわち、ＥＦ処理部６４は、マイクロコード出力部（μプログラムメモリ２２）から出力されるマイクロコードと、パラメータ選択部（第２選択回路２６、係数データセレクタ２７及びアドレスデータセレクタ２８）により選択されたパラメータとに基づいて、入力される音響信号に信号処理を施し、該信号処理された音響信号を出力する。
《出力側のＣ処理》
Ｄｏｕｔ読出部７３は、入出力ＲＡＭ４１から、前記ＥＦ処理された２チャンネルの波形データをチャンネル毎に読み出して、レベル制御部７４に出力する。レベル制御部７４は、Ｄｏｕｔ読出部７３により読み出されたチャンネル毎の波形データのレベルを、後述するレベル値生成部７７で生成したレベル値に基づき制御し、該レベル制御された２チャンネルの波形データを入出力ＲＡＭ４１のＤＡＣ１２へ出力すべき波形データ用のアドレスに書き込む。Ｌチャンネル出力部７５及びＲチャンネル出力部７６は、入出力ＲＡＭ４１から、該レベル制御された２チャンネルの波形データを読み出し、Ｐ／Ｓ変換部５７に書き込むことにより、該２チャンネルの波形データを、ＤＡＣ１２へ出力する。
Ｄｏｕｔ読出部７３は、入出力ＲＡＭ４１から、前記ＥＦ処理された２チャンネルの波形データをチャンネル毎に読み出して、レベル制御部７４に出力する。レベル制御部７４は、Ｄｏｕｔ読出部７３により読み出されたチャンネル毎の波形データのレベルを、後述するレベル値生成部７７で生成したレベル値に基づき制御し、該レベル制御された２チャンネルの波形データを入出力ＲＡＭ４１のＤＡＣ１２へ出力すべき波形データ用のアドレスに書き込む。Ｌチャンネル出力部７５及びＲチャンネル出力部７６は、入出力ＲＡＭ４１から、該レベル制御された２チャンネルの波形データを読み出し、Ｐ／Ｓ変換部５７に書き込むことにより、該２チャンネルの波形データを、ＤＡＣ１２へ出力する。
また、Ｃ処理のブロックに含まれるレベル値生成部７７（図１０）は、ＨＰＦ処理及びレベル制御部６２、並びにレベル制御部７４のレベル制御（詳細については、図８、及び図９を参照しつつ後述する）に用いるレベル値を生成する。なお、レベル値生成部７７は、次回のサンプリング周期で実行するレベル制御に用いるレベル値を生成するものである。言い換えれば、ＨＰＦ処理及びレベル制御部６２、並びにレベル制御部７４は、直前のサンプリング周期でレベル値生成部７７が生成したレベル値を用いてレベル制御を行う。
《パラメータの供給》
レンジ制御部６７、変換テーブル部６８、係数セット部６９及びアドレスセット部７０は、ＥＦ処理に用いるパラメータを出力する処理を行うブロックである。これら各ブロックの処理は、μプログラムによる制御を受けない。図５では、これら各ブロックを点線の囲み外に描くことで、μプログラムによる制御を受けない趣旨が表現されている。
レンジ制御部６７、変換テーブル部６８、係数セット部６９及びアドレスセット部７０は、ＥＦ処理に用いるパラメータを出力する処理を行うブロックである。これら各ブロックの処理は、μプログラムによる制御を受けない。図５では、これら各ブロックを点線の囲み外に描くことで、μプログラムによる制御を受けない趣旨が表現されている。
レンジ制御部６７は、図１のレンジ制御部３１に対応しており、ＳＤ出力部６６から出力された操作値データＳＤの可変範囲（レンジ）を、現在選択されているエフェクトタイプに応じたパラメータ可変範囲（レンジ）に制御して、レンジ制御した操作値データＸＤを変換テーブル部６８に出力する。
《変換テーブルの切り替え》
変換テーブル部６８は、図１の変換テーブルメモリ２５に対応している。変換テーブル部６８において、現在選択中のエフェクトタイプに応じて複数変換テーブルセットのうちの１つの変換テーブルセットが選択され、ＵＰカウンタ２９により生成されたカウント値ＵＰＣに基づき、変換テーブルセット中の１つの変換テーブルが選択される。ＵＰカウンタ２９のカウント値ＵＰＣは、上述した通り、サンプリング周期毎にリセットされ、且つ、ＵＰＴＣによりパラメータの置換えが指示されたステップ毎（ＵＰＴとＵＰＴＣが一致したステップであって、ユーザパラメータを使用するステップ毎）に１ずつ歩進するものであるから、変換テーブル部６８においては、現在選択中のエフェクトタイプに応じた変換テーブルセット中の変換テーブルが、サンプリング周期の先頭から順に、ＵＰＴＣによりパラメータの置換えが指示されたステップ毎（ユーザパラメータを使用するステップ毎）に、１つずつ切り替わる。そして、次のサンプリング周期の先頭で、変換テーブル部６８において選択される変換テーブルは１枚目に戻り、前回と同様に、ＵＰＴとＵＰＴＣが一致したステップ毎に、１つずつ切り替わる。
変換テーブル部６８は、図１の変換テーブルメモリ２５に対応している。変換テーブル部６８において、現在選択中のエフェクトタイプに応じて複数変換テーブルセットのうちの１つの変換テーブルセットが選択され、ＵＰカウンタ２９により生成されたカウント値ＵＰＣに基づき、変換テーブルセット中の１つの変換テーブルが選択される。ＵＰカウンタ２９のカウント値ＵＰＣは、上述した通り、サンプリング周期毎にリセットされ、且つ、ＵＰＴＣによりパラメータの置換えが指示されたステップ毎（ＵＰＴとＵＰＴＣが一致したステップであって、ユーザパラメータを使用するステップ毎）に１ずつ歩進するものであるから、変換テーブル部６８においては、現在選択中のエフェクトタイプに応じた変換テーブルセット中の変換テーブルが、サンプリング周期の先頭から順に、ＵＰＴＣによりパラメータの置換えが指示されたステップ毎（ユーザパラメータを使用するステップ毎）に、１つずつ切り替わる。そして、次のサンプリング周期の先頭で、変換テーブル部６８において選択される変換テーブルは１枚目に戻り、前回と同様に、ＵＰＴとＵＰＴＣが一致したステップ毎に、１つずつ切り替わる。
変換テーブル部６８の変換テーブルが上記の通りＵＰカウンタ２９のカウント値ＵＰＣに基づき切り替わることで、ＵＰ調整操作子２の操作値データＸＤは、エフェクトタイプに応じた特定の複数のステップ毎に、異なる変換特性の変換テーブルによって変換された相互に異なる値となる。
《プリセットパラメータの出力》
また、係数セット部６９は、図１の係数メモリ２３に対応しており、信号処理のステップ周期毎に、該現在選択中のエフェクトタイプに応じた係数セットの各アドレスからプリセット係数データＰＣを出力する。また、アドレスセット部７０は、図１のアドレスメモリ２４において現在選択中のエフェクトタイプに応じたアドレスデータセットに対応しており、号処理のステップ周期毎に、該アドレスデータセットの各アドレスからプリセットアドレスデータＰＡを出力する。なお、プリセットアドレスデータＰＡは、遅延メモリ５０をアクセスするステップにだけ必要なデータであるから、ＥＦ処理の全てのステップで出力されるわけではない。
また、係数セット部６９は、図１の係数メモリ２３に対応しており、信号処理のステップ周期毎に、該現在選択中のエフェクトタイプに応じた係数セットの各アドレスからプリセット係数データＰＣを出力する。また、アドレスセット部７０は、図１のアドレスメモリ２４において現在選択中のエフェクトタイプに応じたアドレスデータセットに対応しており、号処理のステップ周期毎に、該アドレスデータセットの各アドレスからプリセットアドレスデータＰＡを出力する。なお、プリセットアドレスデータＰＡは、遅延メモリ５０をアクセスするステップにだけ必要なデータであるから、ＥＦ処理の全てのステップで出力されるわけではない。
《特定ステップのユーザパラメータの制御》
係数供給部７１及びアドレス供給部７２は、図１の第２選択回路２６、係数データセレクタ２７及びアドレスデータセレクタ２８の動作に対応している。すなわち、係数供給部７１は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されるＵＰＴＣと、現在選択されているエフェクトタイプに応じたＵＰＴが同じ係数タイプコード（図４（ｂ）のタイプ１係数〜タイプ３係数のいずれか）で一致したステップで変換テーブル部６８から出力されたユーザ係数データＵＣを選択し、それ以外のステップでは、係数セット部６９から出力されたプリセット係数データＰＣを選択して、選択したデータをそのステップの係数データＣＤとしてＥＦ処理部６４に出力する。また、アドレス供給部７２は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されるＵＰＴＣと、現在選択されているエフェクトタイプに応じたＵＰＴが同じアドレスタイプコード（図４（ｂ）のタイプ１アドレス〜タイプ３アドレスのいずれか）で一致したステップで変換テーブル部６８から出力されたユーザアドレスデータＵＡを選択し、それ以外のステップではアドレスセット部７０から出力されたプリセットアドレスデータＰＡを選択して、選択したデータをそのステップのアドレスデータＡＤとしてＥＦ処理部６４に出力する。
係数供給部７１及びアドレス供給部７２は、図１の第２選択回路２６、係数データセレクタ２７及びアドレスデータセレクタ２８の動作に対応している。すなわち、係数供給部７１は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されるＵＰＴＣと、現在選択されているエフェクトタイプに応じたＵＰＴが同じ係数タイプコード（図４（ｂ）のタイプ１係数〜タイプ３係数のいずれか）で一致したステップで変換テーブル部６８から出力されたユーザ係数データＵＣを選択し、それ以外のステップでは、係数セット部６９から出力されたプリセット係数データＰＣを選択して、選択したデータをそのステップの係数データＣＤとしてＥＦ処理部６４に出力する。また、アドレス供給部７２は、信号処理のステップ周期毎にμプログラムメモリ２２から出力されるＵＰＴＣと、現在選択されているエフェクトタイプに応じたＵＰＴが同じアドレスタイプコード（図４（ｂ）のタイプ１アドレス〜タイプ３アドレスのいずれか）で一致したステップで変換テーブル部６８から出力されたユーザアドレスデータＵＡを選択し、それ以外のステップではアドレスセット部７０から出力されたプリセットアドレスデータＰＡを選択して、選択したデータをそのステップのアドレスデータＡＤとしてＥＦ処理部６４に出力する。
したがって、ＵＰ機能を使用する場合、ＥＦ処理部６４は、現在選択されているエフェクトタイプに応じた特定のステップ（ＵＰＴとＵＰＴＣが一致したステップ）のパラメータを、ＵＰ調整操作子２の操作値データＸＤに応じたユーザパラメータ（ユーザ係数データＵＣ又はユーザアドレスデータＵＡ）により制御することができるようになる。ＥＦ処理用μプログラムの各ステップ毎のＵＰＴＣと現在選択されているエフェクトタイプに応じたＵＰＴとの組み合わせによりＵＰＴとＵＰＴＣが一致するステップ、つまりユーザパラメータを用いるステップが決定するので、複数のエフェクトタイプで同じＥＦ処理用μプログラムを共用している場合であっても、エフェクトタイプ毎に特定のステップのパラメータをユーザパラメータとすることができるようになる。
《動作タイミング》
ＤＳＰ１が図５に示す信号処理を実行するタイミングについて、図６のタイミング図を参照して説明する。図６において、横軸は時間である。図６（ａ）の動作クロックΦoは、サンプリング周期毎に、ＤＳＰ１が実行するμプログラム処理の複数ステップ（５１２ステップ）分のカウント値をカウントして、そのステップ毎の信号処理タイミグを示す。（ｂ）は、ワードクロック信号（ＷＣ信号）であって、これはサプリング周期ごとのクロック信号である。また、（ｃ）は、１サンプリング周期におけるＣ処理とＥ処理の切り替えタイミングを制御するＣ／Ｅ信号であって、１サンプリング周期の前半のＮｃステップ分の期間（ＷＣ信号の立ち上がりエッジからＮｃステップ分の期間）で「Ｃ」（ハイレベル）のパルスが発生し、その後のＮｃステップ分の期間で「Ｅ」（ローレベル）となる。
ＤＳＰ１が図５に示す信号処理を実行するタイミングについて、図６のタイミング図を参照して説明する。図６において、横軸は時間である。図６（ａ）の動作クロックΦoは、サンプリング周期毎に、ＤＳＰ１が実行するμプログラム処理の複数ステップ（５１２ステップ）分のカウント値をカウントして、そのステップ毎の信号処理タイミグを示す。（ｂ）は、ワードクロック信号（ＷＣ信号）であって、これはサプリング周期ごとのクロック信号である。また、（ｃ）は、１サンプリング周期におけるＣ処理とＥ処理の切り替えタイミングを制御するＣ／Ｅ信号であって、１サンプリング周期の前半のＮｃステップ分の期間（ＷＣ信号の立ち上がりエッジからＮｃステップ分の期間）で「Ｃ」（ハイレベル）のパルスが発生し、その後のＮｃステップ分の期間で「Ｅ」（ローレベル）となる。
（ｄ）は、サンプリング周期毎にＡＤＣ７からＤＳＰ１にシリアル伝送される２チャンネルのシリアル信号の入力タイミングを示す。（ｄ）に示す通り、ＷＣ信号の立ち上がりエッジがＬｃｈのデータの先頭を示し、立ち下がりエッジがＲｃｈのデータの先頭を示しており、ＷＣ信号の半周期以内に１チャンネル分のデータのサンプルがＤＳＰ１のＳ／Ｐ変換部５６に入力されるようになっている。
（ｅ）は、サンプリング周期毎にＤＳＰ１が実行するμプログラム処理のうちＣ処理とＥＦ処理の切り替えタイミングを示す。Ｃ／Ｅ信号の立ち上がりタイミング（Ｃ側に立ち上がるタイミグ）がＣ処理の開始を示しており、立ち下がりタイミグがＥＦ処理の開始を示す。すなわち、Ｃ／Ｅ信号のＣ出力の期間は、Ｎｃステップ分のＣ処理が実行され、Ｃ／Ｅ信号のＥ出力の期間は、Ｎｆｅステップ分のＥＦ処理が実行される。
（ｆ）は、サンプリング周期毎にＤＳＰ１からＤＣＡ１２にシリアル伝送される２チャンネルのシリアル信号の出力タイミングを示す。シリアル信号のＬｃｈは、図５のＥＦ処理部６４からレベル制御部７４を介して出力された２チャンネルの波形データのＬチャンネルに割当てられており、Ｒｃｈはステレオ２チャンネルの波形データのＲチャンネルに割当てられている。（ｆ）に示す通り、ＤＳＰ１のＰ／Ｓ変換部５７からは、ＷＣ信号の半周期以内にステレオ信号の１チャンネル分のデータが出力されるようになっている。図の例では、ＷＣ信号の立ち下がりタイミングがＬｃｈのデータの末尾を示し、立ち上がりのタイミングがＲｃｈのデータの末尾を示している。
（ｄ）のシリアル信号の入力を示すレーンにおいて、図面上で左端に示す第１番目のサンプリング周期で入力されるデータが太線で示されている。（ｅ）のμプログラム処理を示すレーンにおいて、第２番目のサンプリング周期で実行されるＣ処理、及びＥＦ処理が太線で示されており、当該サンプリング周期の先頭に下向き矢印が描かれている。これは、当該第２番目のサンプリング周期のμプログラム処理において、直前の第１番目のサンプリング周期で入力されたデータのサンプルを信号処理することを表している。また、（ｆ）のシリアル信号の入力を示すレーンにおいて、第３番目のサンプリング周期で出力されるデータが太線で示されており、当該サンプリング周期の先頭に下向き矢印が描かれている。これは、当該第３番目のサンプリング周期において、直前の第２番目のサンプリング周期でμプログラム処理された波形データがＤＣＡ１２へ出力されることを示している。
サンプリング周期毎にＤＳＰ１が実行するμプログラム処理の手順の一例を説明する。まず、Ｃ処理では、直前のサンプリング周期にＥＦ処理された２チャンネルの波形データを、Ｄｏｕｔ読出部７３により読み出し、レベル制御部７４によりレベル制御して、Ｌチャンネル出力部７５及びＲチャンネル出力部７６により、該レベル制御された２チャンネルの波形データをＰ／Ｓ変換部５７（ＤＡＣ１２）へ出力する。この出力処理を行ってから、当該サンプリング周期で信号処理すべき波形データ（すなわち、直前のサンプリング周期にＡＤＣ７からシリアル入力されたデータ）をＲｃｈ入力部６０によりＳ／Ｐ変換部５６から取り込んで、ＨＰＦ処理及びレベル制御部６２によりハイパスフィルタ処理やレベル制御を行って、Ｄｉｎ書込部６３によりＥＦ処理部６４へ書き込み、更に、次のサンプリング周期で使用するレベル値を生成するレベル値生成処理をレベル値生成７７により行う。ここまでが、当該サンプリング周期の前半のＮｃステップ分の期間で、Ｃ処理用μプログラムのＮｃステップのμコードを実行することにより行われるＣ処理である。続いて、ＥＦ処理用μプログラムのＮｅｆステップのμコードを実行することにより、直前のサンプリング周期にＡＤＣ７から入力されたデータに対して該Ｎｅｆステップのμコードに基づいてＮｅｆステップの信号処理を施す。
《ＥＦ処理の具体例》
図７（ａ）〜（ｃ）は、図５のＥＦ処理部６４がＥＦ処理用μプログラムに基づき実行するＥＦ処理の内容を、エフェクトタイプ別に示すブロック図である。
図７（ａ）はリバーブ効果や、エコー効果などに用いるリバーブ用μプログラム（図２の「Ｒｅｖ．」）の処理内容を示すブロック図である。リバーブ効果及びエコー効果は入力された音に残響を付加して出力するエフェクトである。（ａ）に示すリバーブ、エコー等のＥＦ処理は、入力段のローパスフィルタ（ＬＰＦ）８０と、初期反射音制御部（「Ｅａｒｌｙ Ｒｅｆ．」）８１と、残響制御部（「Ｒｅｖｅｒｂ」）８２と、２系統の出力チャンネルのそれぞれに対応して設けられた混合部（ＭＩＸ）８３，８４からなり、初期反射音と残響音との２種の残響が別々に制御されるよう設計されている。初期反射音制御部８１は、ＬＰＦ８０でローパスフィルタ処理された波形データに対して、遅延メモリ５０を使った遅延処理を利用して初期反射音を制御する。また、残響制御部８２は、初期反射音制御部８１の出力に対して遅延メモリ５０を使った遅延処理を利用して残響音を制御する。２系統の出力チャンネルごとの混合部８３，８４は、それぞれ初期反射音制御部８１の出力と残響制御部８２の出力を混合して出力する。
図７（ａ）〜（ｃ）は、図５のＥＦ処理部６４がＥＦ処理用μプログラムに基づき実行するＥＦ処理の内容を、エフェクトタイプ別に示すブロック図である。
図７（ａ）はリバーブ効果や、エコー効果などに用いるリバーブ用μプログラム（図２の「Ｒｅｖ．」）の処理内容を示すブロック図である。リバーブ効果及びエコー効果は入力された音に残響を付加して出力するエフェクトである。（ａ）に示すリバーブ、エコー等のＥＦ処理は、入力段のローパスフィルタ（ＬＰＦ）８０と、初期反射音制御部（「Ｅａｒｌｙ Ｒｅｆ．」）８１と、残響制御部（「Ｒｅｖｅｒｂ」）８２と、２系統の出力チャンネルのそれぞれに対応して設けられた混合部（ＭＩＸ）８３，８４からなり、初期反射音と残響音との２種の残響が別々に制御されるよう設計されている。初期反射音制御部８１は、ＬＰＦ８０でローパスフィルタ処理された波形データに対して、遅延メモリ５０を使った遅延処理を利用して初期反射音を制御する。また、残響制御部８２は、初期反射音制御部８１の出力に対して遅延メモリ５０を使った遅延処理を利用して残響音を制御する。２系統の出力チャンネルごとの混合部８３，８４は、それぞれ初期反射音制御部８１の出力と残響制御部８２の出力を混合して出力する。
（ａ）に示すリバーブ用μプログラムは、複数タイプのリバーブ（図２の「リバーブ１」〜「リバーブ３」）や、複数タイプのエコー（図２の「エコー１」、「エコー２」）など、複数のエフェクトタイプで共通に使用される。リバーブ用μプログラムを用いる信号処理では、エフェクトタイプに応じて、ＵＰ調整操作子２の操作値データＸＤにより、係数データＣＤを制御する場合と、アドレスデータＡＤを制御する場合とがある。すなわち、エフェクトタイプに応じて、変換テーブル部６８からユーザ係数データＵＣを出力するか、ユーザアドレスデータＵＡを出力するかが異なる。また、リバーブ用μプログラムを用いた信号処理では、エフェクトタイプに応じて、ＵＰ調整操作子２の操作値データＸＤに応じたユーザパラメータ（ユーザ係数データＵＣ又はユーザアドレスデータＵＡ）を用いて初期反射音制御部８１を制御する場合と、残響制御部８２を制御する場合とがある。すなわち、エフェクトタイプに応じてユーザパラメータによって制御される対象が異なる。
図７（ｂ）は、コーラス、フランジャなどにモジュレーション系のエフェクトタイプに用いるモジュレーション用μプログラム（図２の「Ｍｏｄ．」）の処理内容を示すブロック図である。（ｂ）に示すＥＦ処理は、入力段のローパスフィルタ（ＬＰＦ）８５と、遅延部（ＤＥＬＡＹ）８６と、低周波信号を発振するＬＦＯ８７と、２系統の出力チャンネルのそれぞれに対応して設けられたタップ及び混合部（ＴＡＰ＆ＭＩＸ）８８，８９からなる。入力された波形データは、ＬＰＦ８５を通して、遅延部８６に入力される。遅延部８６は、入力された波形データも所定の遅延時間の遅延を施して、２系統の出力チャンネルのそれぞれに対応して設けられた複数（３つ）のタップからそれぞれ異なる遅延時間で遅延された波形データを出力する。タップ及び混合部８８，８９は、それぞれ、遅延部８６の複数（３つ）のタップから出力されたそれぞれ異なる遅延時間で遅延された波形データを取り出して、ＬＦＯ８７が発振している低周波信号により各タップから出力された波形データの遅延時間を変調し、それら異なる遅延時間の波形データを合算して出力する。
このモジュレーション用μプログラムを使う信号処理では、ＵＰ調整操作子２の操作値データＸＤにより係数データＣＤを制御する。すなわち、変換テーブル部６８はユーザ係数データＵＣを出力する。そして、ＵＰ調整操作子２の操作値データＸＤに応じたユーザパラメータ（ユーザ係数データＵＣ）によりＬＦＯ８７を制御する。
このモジュレーション用μプログラムを使う信号処理では、ＵＰ調整操作子２の操作値データＸＤにより係数データＣＤを制御する。すなわち、変換テーブル部６８はユーザ係数データＵＣを出力する。そして、ＵＰ調整操作子２の操作値データＸＤに応じたユーザパラメータ（ユーザ係数データＵＣ）によりＬＦＯ８７を制御する。
図７（ｃ）は、ディストーションなど、歪み系のエフェクトタイプに用いるＥＦ処理用μプログラムの処理内容を示すブロック図である。（ｃ）に示すＥＦ処理は、入力段のローパスフィルタ（ＬＰＦ）９０と、非線形制御部（Ｎｏｎ−Ｌｉｎｅｒ）９１と、該非線形制御部９１の出力が入力されるローパスフィルタ（ＬＰＦ）９２と、２系統の出力ごとの混合部（ＭＩＸ）９３，９４からなる。非線形制御部９１は、ＬＰＦ９０でローパスフィルタ処理された波形データを非線形特性で歪ませて、効果付与した波形データをＬＰＦ９２を通して、２系統の混合部９３，９４のそれぞれへ出力する。混合部９３，９４は、ＬＰＦ９２から出力された波形データ（ＷＥＴ信号）と、非線形制御部９１に入力前の波形データ（原音）を混合して出力する。
このＥＦ処理用μプログラムを使うエフェクトタイプでは、ＵＰ調整操作子２の操作値データＸＤにより係数データＣＤを制御する。すなわち、変換テーブル部６８はＵＰ調整操作子２の操作値データＸＤに応じたユーザ係数データＵＣを出力する。そして、ＵＰ調整操作子２の操作値データＸＤに応じたユーザパラメータ（ユーザ係数データＵＣ）により非線形制御部９１を制御する。
このＥＦ処理用μプログラムを使うエフェクトタイプでは、ＵＰ調整操作子２の操作値データＸＤにより係数データＣＤを制御する。すなわち、変換テーブル部６８はＵＰ調整操作子２の操作値データＸＤに応じたユーザ係数データＵＣを出力する。そして、ＵＰ調整操作子２の操作値データＸＤに応じたユーザパラメータ（ユーザ係数データＵＣ）により非線形制御部９１を制御する。
なお、図７（ａ）〜（ｃ）に例示したＥＦ処理は、一例であって、デジタルエフェクタには、図に示したもの以外にもエフェクトタイプ別のＥＦ処理がある。また、図７（ａ）〜（ｃ）を参照して説明したＥＦ処理の構成や、エフェクトタイプ別の制御対象のパラメータ等の詳細も一例に過ぎず、これに限定されるものではない。
《エフェクトタイプ切り替え》
ＥＦ選択操作子３がユーザによって操作され、エフェクトタイプの切り替えが指示されたとき、ＤＳＰ１は、ＷＥＴ信号（ＥＦ処理された波形）のレベルを一旦ミュートしてから、エフェクトタイプの切り替え処理を行う。図８は、エフェクトタイプを切り替える処理を行うときの各種動作のタイミングを示しており、横軸は時間である。なお、図８では、図６のタイミング図に比べて時間軸を縮小して示している。
ＥＦ選択操作子３がユーザによって操作され、エフェクトタイプの切り替えが指示されたとき、ＤＳＰ１は、ＷＥＴ信号（ＥＦ処理された波形）のレベルを一旦ミュートしてから、エフェクトタイプの切り替え処理を行う。図８は、エフェクトタイプを切り替える処理を行うときの各種動作のタイミングを示しており、横軸は時間である。なお、図８では、図６のタイミング図に比べて時間軸を縮小して示している。
ＥＦ選択操作子３の操作に応じたＥＦＴ信号が第１選択回路２１に供給されると、第１選択回路２１はＣＨＧ信号を出力する（図１参照）。ＣＨＧ信号は、図８（ａ）に示す通り、ハイレベル（Ｈ）及びローレベル（Ｌ）の２値の信号である。ＥＦ選択操作子３の操作により、エフェクトタイプ選択コードＥＦＴが示すエフェクトタイプが変化すると、第１選択回路２１から出力されるＣＨＧ信号は、図８に示す通り、“Ｈ”に立ち上がる。そして、ＣＨＧ信号の立ち上がりエッジのタイミングで、レベル値生成部７７においては、レベル値の新たな目標値として「−∞ｄＢ」が設定される。これにより、レベル値生成部７７が出力しているレベル値は減衰を開始し、複数サンプリング周期かけて、０ｄＢ（最大値）から−∞ｄＢ（最小値）まで徐々に変化する。その結果、ＨＰＦ処理及びレベル制御部６２から出力される波形データ（ＥＦ処理への入力信号）、及び、レベル制御部７４から出力される２チャンネルの波形データ（ＷＥＴ信号）がフェードアウトされる。
レベル値生成処理は、レベル値が−∞ｄＢまで下がったタイミングで、ＡＣＫ信号のワンショットパルスを発生し、発生したＡＣＫ信号が第１選択回路２１に入力される。このＡＣＫ信号の立ち上がりエッジのタイミングで、第１選択回路２１から出力されていたＣＨＧ信号が“Ｌ”に立下がって、エフェクトタイプ切り替え処理（ＥＦ切替）が開始する。すなわち、第１選択回路２１からμＰｓｅｌ、ＵＰＴ、Ｃｓｅｌ、Ｔｓｅｌ，Ａｓｅｌ、ＵＰＲの各信号を出力して、ＥＦ選択操作子３の操作に応じたエフェクトタイプ変更をＤＳＰ１に反映させる処理や、遅延メモリ５０をクリアする処理などを行う。ＥＦ切替処理によって、図５においてハッチングを施した各ブロックの処理内容が変更される。
このＥＦ切替処理には所定の数サンプリング周期の時間がかかる。ＡＣＫ信号の発生から所定の数サンプリング周期の時間はレベル値が−∞ｄＢの状態で待機して、ＥＦ切替処理を実行するための時間を確保する（図８を参照）。ＥＦ切替処理が終わると（所定の数サンプリング周期待機後）、レベル値生成部７７においては、レベル値の新たな目標値として「０ｄＢ」が設定され、レベル値生成部７７からレベル値の漸増が始る。これにより、レベル値は、複数サンプリング周期かけて、−∞ｄＢから０ｄＢに戻り、ＨＰＦ処理及びレベル制御部６２から出力される波形データ（ＥＦ処理の入力信号）、及び、レベル制御部７４から出力される２チャンネルの波形データ（ＷＥＴ信号）がフェードインされる。エフェクトタイプ選択コードＥＦＴの変化時に、このように出力信号を一時的にミュートしてμプログラムや係数などを変更することで、ＥＦ処理の切り替えに伴う、不所望なノイズの発生等の不都合を防いでいる。レベル値が０ｄＢに戻れば、それ以後、今回新たに選択されたエフェクトタイプに応じてＥＦ処理された波形データがＤＳＰ１から出力されるようになる。
《ユーザアドレスデータの値変更》
また、ＵＰ操作子２の操作によりユーザアドレスデータＵＡの値が変更されるときにも、上記図８を参照して説明したエフェクトタイプ切り替え処理時と同様な、ＣＨＧ信号とＡＣＫ信号を用いたレベル制御が行われる。すなわち、図１において、操作値レジスタ３０は、第２選択信号Ｐ／Ｕ２の接続線に接続されており、第２選択信号Ｐ／Ｕ２のＨレベルが入力されるよう構成されている。ＵＰ調整操作子２の操作値データＳＤによりユーザアドレスデータＵＡが制御されるとき（第２選択信号Ｐ／Ｕ２のＨレベルが入力され、ＵＰ調整操作子２の操作によってユーザアドレスデータＵＡの値の変更が指示されたとき）には、操作値レジスタ３０は、ＵＰ調整操作子２の操作に応じた操作値データＳＤを出力する前に、図８で説明した動作と同様に、ＣＨＧ信号のＨレベルを出力する。ＤＳＰ１は、ＣＨＧ信号の立ち上がりエッジのタイミングでレベル値生成処理を開始して、レベル値を０ｄＢから−∞ｄＢまで下げてから、ＡＣＫ信号を操作値レジスタ３０に入力する。操作値レジスタ３０は、ＡＣＫ信号の入力タイミングで、ＵＰ調整操作子２の操作に応じた操作値データＳＤをレンジ制御部３１に出力し、且つ、ＣＨＧ信号をＬレベルに立ち下げる。これにより、ＷＥＴ信号（ＥＦ処理された波形）のレベルを一旦ミュートしてから、ＵＰ調整操作子２の操作による値の変更がメモリアドレスＭＡＤに反映されることになる。
また、ＵＰ操作子２の操作によりユーザアドレスデータＵＡの値が変更されるときにも、上記図８を参照して説明したエフェクトタイプ切り替え処理時と同様な、ＣＨＧ信号とＡＣＫ信号を用いたレベル制御が行われる。すなわち、図１において、操作値レジスタ３０は、第２選択信号Ｐ／Ｕ２の接続線に接続されており、第２選択信号Ｐ／Ｕ２のＨレベルが入力されるよう構成されている。ＵＰ調整操作子２の操作値データＳＤによりユーザアドレスデータＵＡが制御されるとき（第２選択信号Ｐ／Ｕ２のＨレベルが入力され、ＵＰ調整操作子２の操作によってユーザアドレスデータＵＡの値の変更が指示されたとき）には、操作値レジスタ３０は、ＵＰ調整操作子２の操作に応じた操作値データＳＤを出力する前に、図８で説明した動作と同様に、ＣＨＧ信号のＨレベルを出力する。ＤＳＰ１は、ＣＨＧ信号の立ち上がりエッジのタイミングでレベル値生成処理を開始して、レベル値を０ｄＢから−∞ｄＢまで下げてから、ＡＣＫ信号を操作値レジスタ３０に入力する。操作値レジスタ３０は、ＡＣＫ信号の入力タイミングで、ＵＰ調整操作子２の操作に応じた操作値データＳＤをレンジ制御部３１に出力し、且つ、ＣＨＧ信号をＬレベルに立ち下げる。これにより、ＷＥＴ信号（ＥＦ処理された波形）のレベルを一旦ミュートしてから、ＵＰ調整操作子２の操作による値の変更がメモリアドレスＭＡＤに反映されることになる。
《ＵＰ使用／不使用切り替え》
また、ＵＰオン／オフＳＷ４が操作されたときにも、上記図８を参照して説明したエフェクトタイプ切り替え処理時と同様な、ＣＨＧ信号とＡＣＫ信号を用いたレベル制御が行われる。ＵＰオン／オフＳＷ４がオフされて、ＵＰ不使用が指示されたとき、第１選択回路２１は、ＣＨＧ信号のＨレベルを出力することによりレベル値生成処理を開始させて、レベル値を−∞ｄＢまで下げてから、ＡＣＫ信号の入力タイミングでＣＨＧ信号をＬレベルに立ち下げて、且つ、ユーザパラメータタイプ指定信号ＵＰＴとしてＵＰ機能不使用を示す値「３」（図４（ｂ）を参照）を出力する。その後、レベル値生成処理はレベル値を０ｄＢに戻す。また、ＵＰオン／オフＳＷ４がオンされて、ＵＰ使用が指示されたとき、第１選択回路２１は、ＣＨＧ信号のＨレベルを出力することによりレベル値生成処理を開始させて、レベル値を−∞ｄＢまで下げてから、ＡＣＫ信号の入力タイミングでＣＨＧ信号をＬレベルに立ち下げて、且つ、ユーザパラメータタイプ指定信号ＵＰＴとして現在選択されているエフェクトタイプ選択コードＥＦＴに応じた値を出力する。その後、レベル値生成処理はレベル値を０ｄＢに戻す。これにより、ＷＥＴ信号（ＥＦ処理された波形）のレベルを一旦ミュートしてから、ＵＰ使用又は不使用の切り替えが行われる。
また、ＵＰオン／オフＳＷ４が操作されたときにも、上記図８を参照して説明したエフェクトタイプ切り替え処理時と同様な、ＣＨＧ信号とＡＣＫ信号を用いたレベル制御が行われる。ＵＰオン／オフＳＷ４がオフされて、ＵＰ不使用が指示されたとき、第１選択回路２１は、ＣＨＧ信号のＨレベルを出力することによりレベル値生成処理を開始させて、レベル値を−∞ｄＢまで下げてから、ＡＣＫ信号の入力タイミングでＣＨＧ信号をＬレベルに立ち下げて、且つ、ユーザパラメータタイプ指定信号ＵＰＴとしてＵＰ機能不使用を示す値「３」（図４（ｂ）を参照）を出力する。その後、レベル値生成処理はレベル値を０ｄＢに戻す。また、ＵＰオン／オフＳＷ４がオンされて、ＵＰ使用が指示されたとき、第１選択回路２１は、ＣＨＧ信号のＨレベルを出力することによりレベル値生成処理を開始させて、レベル値を−∞ｄＢまで下げてから、ＡＣＫ信号の入力タイミングでＣＨＧ信号をＬレベルに立ち下げて、且つ、ユーザパラメータタイプ指定信号ＵＰＴとして現在選択されているエフェクトタイプ選択コードＥＦＴに応じた値を出力する。その後、レベル値生成処理はレベル値を０ｄＢに戻す。これにより、ＷＥＴ信号（ＥＦ処理された波形）のレベルを一旦ミュートしてから、ＵＰ使用又は不使用の切り替えが行われる。
《効果付与機能のオン／オフ切り替え》
ＥＦオン／オフＳＷ５の操作により効果付与機能のオン／オフが切り替えられたときにも、上記と概ね同様なレベル制御が行われる。ただし、この場合、レベル制御は、効果付与機能がオフの間はＷＥＴ信号のレベルを−∞ｄＢ（最小値）に下げておき、効果付与機能がオンの間はＷＥＴ信号のレベルを０ｄＢ（最大値）に設定すればよく、ここでは、ＥＦオン／オフＳＷ５の操作により出力される制御信号ＥＦＯＮのＨ及びＬに応じて、ＤＳＰ１はレベル値生成処理によるレベル制御を行う。
ＥＦオン／オフＳＷ５の操作により効果付与機能のオン／オフが切り替えられたときにも、上記と概ね同様なレベル制御が行われる。ただし、この場合、レベル制御は、効果付与機能がオフの間はＷＥＴ信号のレベルを−∞ｄＢ（最小値）に下げておき、効果付与機能がオンの間はＷＥＴ信号のレベルを０ｄＢ（最大値）に設定すればよく、ここでは、ＥＦオン／オフＳＷ５の操作により出力される制御信号ＥＦＯＮのＨ及びＬに応じて、ＤＳＰ１はレベル値生成処理によるレベル制御を行う。
図９は、ＥＦオン／オフＳＷ５の操作により効果付与機能のオン／オフが切り替えられたときのレベル制御に関する各種タイミングを示しており、横軸は時間である。なお、図９では、図８と同様に、図６のタイミング図に比べて時間軸を縮小して示している。効果付与機能の「オン」又は「オフ」を示す制御信号ＥＦＯＮは、前述のとおり、“Ｈ”レベルで効果付与機能の「オン」を示し、“Ｌ”レベルで効果付与機能の「オフ」を示す。ＥＦオン／オフＳＷ５の操作により効果付与機能がオフされると、制御信号ＥＦＯＮがＬレベルに立ち下がったエッジのタイミングでレベル値生成処理を開始してレベル値を漸減することで、複数サンプリング周期かけて、レベル値を−∞ｄＢまで下げる。効果付与機能が「オフ」の間（ＥＦＯＮ＝Ｌの間）は、レベル値は−∞ｄＢに設定されたままである。これに対して、ＥＦオン／オフＳＷ５の操作により効果付与機能がオンされると、制御信号ＥＦＯＮがＨレベルに立ち上がったエッジのタイミングでレベル値生成処理を開始してレベル値を漸増することで、複数サンプリング周期かけて、レベル値を０ｄＢまで戻す。効果付与機能が「オン」の間（ＥＦＯＮ＝Ｈの間）は、レベル値は０ｄＢに設定されたままである。なお、図９のタイミング図では、ＥＦＯＮがＨレベルに立ち上がったエッジのタイミングでレベル値の漸増が開始するようにしているが、ＥＦＯＮがＨレベルに立ち上がったエッジのタイミングよりも遅れてレベル値の漸増を開始させるようにしてもよい。
《レベル値生成処理》
図１０は、サンプリング周期毎にレベル値生成部７７が実行するレベル値生成処理の内容を説明するブロック図である。図１０において、レベル値生成処理は、更新制御部９５と、現在のレベル値を保持するレジスタ９６と、更新制御部９５から出力される目標値（Ｔａｒｇｅｔ）とレジスタ９６が保持する現在のレベル値を比較する比較部９７と、更新制御部９５の制御により新たなレベル値を生成する更新部９８とからなる。なお、レベル値は所定ビット数（例えば１４ビット）の２進値により構成されるデシベル単位のデータである。
図１０は、サンプリング周期毎にレベル値生成部７７が実行するレベル値生成処理の内容を説明するブロック図である。図１０において、レベル値生成処理は、更新制御部９５と、現在のレベル値を保持するレジスタ９６と、更新制御部９５から出力される目標値（Ｔａｒｇｅｔ）とレジスタ９６が保持する現在のレベル値を比較する比較部９７と、更新制御部９５の制御により新たなレベル値を生成する更新部９８とからなる。なお、レベル値は所定ビット数（例えば１４ビット）の２進値により構成されるデシベル単位のデータである。
更新制御部９５には、レベル値生成処理の開始のトリガ信号として、前記ＣＨＧ信号と、前記制御信号ＥＦＯＮと、デジタルエフェクタのリセットを指示するリセット信号Ｒｅｓｅｔが入力されている。更新制御部９５は、入力されたＣＨＧ信号の値が“Ｈ”のとき又は、入力された制御信号ＥＦＯＮが“Ｌ”のときに、目標値として「−∞ｄＢ」を比較部９７に出力して、入力されたＣＨＧ信号の値が“Ｌ”のとき又は、入力された制御信号ＥＦＯＮが“Ｌのときに、目標値として「０ｄＢ」を比較部９７に出力する。また、更新制御部９５は、現在のレベル値が「−∞ｄＢ」まで下がったときに、ＡＣＫ信号を出力する。
レジスタ９６は、サンプリング周期毎に、現在のレベル値（直前のサンプリング周期で生成されたレベル値）を出力するとともに、更新部９８から当該サンプリング周期で生成された新たなレベル値を取り込む。比較部９７は、サンプリング周期毎に、レジスタ９６から出力された現在のレベル値と、更新制御部９５から出力された目標値とを比較して、その比較結果（目標値がレベル値より大きいか、又は小さいか）を更新制御部９５に供給する。
更新制御部９５は、サンプリング周期毎に、比較部９７の比較結果に応じた制御信号を、更新部９８に出力する。制御信号は、目標値がレベル値より大きいときには、更新部９８にレベル値を１ステップ増加させる命令であり、目標値がレベル値より小さいときには、更新部９８にレベル値を１ステップ減少させる命令である。更新部９８は、サンプリング周期毎に、更新制御部９５から入力された制御信号に基づき、レジスタ９６から出力された現在のレベル値を１ステップずつ増加、又は減少して、新たなレベル値を生成する。
上記構成からなるレベル値生成処理により、複数サンプリング周期かけてレベル値を増加又は減少させて、現在のレベル値を目標値（−∞ｄＢ、又は０ｄＢ）に一致させることができる。したがって、図８及び図９を参照して説明したようなレベル制御を行うことができる。なお、レベル値生成処理の開始のトリガ信号としてリセット信号Ｒｅｓｅｔが入力されたときには（ユーザによりリセットが指示されたとき）、図８又は図９で説明したのと同様なレベル制御を行えばよい。すなわち、リセットが指示されたときに、目標値として「−∞ｄＢ」を出力して、レベル値を減少するような動作を行いリセット動作が完了してから、目標値として「０ｄＢ」を出力してレベル値を最大値に戻す動作を行えばよい。また、比較部９７で比較基準となる目標値は−∞ｄＢ（最小値）、又は０ｄＢ（最大値）のいずれかなので、比較部９７の動作は現在のレベル値の全ビットのＡＮＤ演算やＯＲ演算だけで実現可能である。
以上説明したとおり、本発明にかかる実施例によれば、現在指定されているエフェクトタイプに応じたＵＰＴに一致するＵＰＴＣがμプログラムメモリ２２から出力される毎、すなわち、置換コードによってパラメータの置換が示される毎に、ＵＰカウンタ２９からカウント値ＵＰＣを出力し、該出力されたカウント値ＵＰＣに基づいて、ＵＰ調整操作子２の操作値データＸＤ（操作データ）に応じたユーザパラメータを、変換テーブルメモリ２５から出力するので、操作データに応じたユーザパラメータの値を、ユーザパラメータ置換コード（ＵＰＴＣ）によってパラメータの置換が示される毎に異なる値にすることができる。したがって、ＤＳＰ１を制御するためのＣＰＵを備えない簡素な構成であっても、ＤＳＰ１の処理ステップをあまり使用することなく、現在指定されているエフェクトタイプに応じた特定の複数ステップのユーザパラメータを、ＵＰ調整操作子２の操作値データＸＤに応じて、相互に異なる値に制御することができるという優れた効果を奏する。
なお、上記実施例では、本発明に係る音響信号処理装置を適用したデジタルエフェクタが、μプログラムメモリ２２に複数のＥＦ処理用μプログラムを記憶しており、複数種類のエフェクトタイプの中から、エフェクトタイプ選択コードＥＦＴにより指定された１つのエフェクトタイプのみを使用する一段のエフェクタにより構成される例を説明したが、これに限らず、本発明は、複数のエフェクトタイプを一例のシステムとして並行して使用する、いわゆる「マルチエフェクタ」に適用してもよい。
また、上記実施例では、信号処理のパラメータが係数データとアドレスデータとの２つのパラメータがある例について説明したが、音響信号処理装置を適用したデジタルエフェクタに登載するエフェクトタイプの種類によっては、パラメータは係数データ又はアドレスデータのいずれかのみであってよい場合がある。そのような場合でも本発明に係る音響信号処理装置を適用することができる。
また、上記実施例では、信号処理のパラメータが係数データとアドレスデータとの２つのパラメータがある例について説明したが、音響信号処理装置を適用したデジタルエフェクタに登載するエフェクトタイプの種類によっては、パラメータは係数データ又はアドレスデータのいずれかのみであってよい場合がある。そのような場合でも本発明に係る音響信号処理装置を適用することができる。
また、エフェクトタイプ自体が１タイプしかない場合であっても、本発明に係る音響信号処理装置を適用することができる。その場合には、特に「当該エフェクトタイプにおいてＵＰ調整操作子２の操作値に応じて制御すべきステップのパラメータについて、ＵＰ調整操作子２の操作値を、各ステップのパラメータ毎に相互に異なる変換特性で、パラメータの値に変換する」という点において、本発明の有利な効果がある。エフェクトタイプが１タイプしか登載されない場合には、μプログラム中のＵＰＴＣは、図４（ｂ）のような複数通りのコードではなく、ステップ毎に、パラメータをユーザパラメータに置換えるかどうかを示す１ビットのフラグで構成できる。また、ユーザパラメータコードＵＰＴＣを、ＥＦ処理用のμプログラムの各ステップのμコード内に含めるようにしたが、該コードＵＰＴＣは、μコードとは別に記憶するようにしてもよい。例えば、係数メモリ２３に記憶された係数セットの各ステップの係数データ内に、コードＵＰＴＣを含めるように構成してもよい。あるいは、各ステップのコードＵＰＴＣからなるコードセットを複数セット記憶したメモリをＤＳＰ１に更に備える構成であっても、本発明を適用することができる。更には、ユーザパラメータタイプコードＵＰＴＣは、各ステップ毎の置換する／しないを指示するデータとはせずに、μプログラムの複数ステップのうちの、ユーザパラメータを使用すべきステップを支持する１又は複数のステップ番号データとしてもよい。その場合、現在読み出されているμプログラムのステップ番号を、１又は複数のコードＵＰＴＣと比較し、いずれかのコードＵＰＴＣと一致したステップで、係数メモリの係数データの代りにユーザパラメータを用いるようにすればよい。
なお、前記図１では、本発明例に係る音響信号処理装置が単体のデジタルエフェクタに適用される例を挙げたが、本発明例に係る音響信号処理装置は、例えばミキサ、電子楽器、あるいは音源装置など、その他音楽機器に登載されるデジタルエフェクタであってもよい。
なお、上記実施例では、ＵＰ調整操作子２、及びＥＦ選択操作子３は、それぞれ、操作子の絶対的な操作位置に応じた出力データ（操作値データＳＤ、及び、エフェクトタイプ選択コードＥＦＴ）を出力するものとしたが、これに限らず、操作子の相対的な操作位置（操作変位量）に応じた出力データを出力する構成であってもよい。また、ＵＰ調整操作子２、及びＥＦ選択操作子３は、それぞれ、ロータリー式可変抵抗器（ロータリーＳＷ）により構成されるものとしたが、操作子の形態は限定されるべきものではなく、例えば、スライド式スイッチ（レベル操作子）、あるいは、テンキー、又はインクリメント／デクリメントスイッチなどのような押しボタン式スイッチなど、従来から知られるどのような操作子で構成されていてもよい。
なお、図１のエフェクタの構成では、ＷＥＴ信号とＤＲＹ信号の混合を、ＤＳＰ１の外部のアナログ回路により行うようになっていたが、この混合はＤＳＰ１のμプログラムで行うように構成してもよい。
また、上記実施例では、ＤＳＰ１に入力する操作データ（操作値データＳＤ）をそのまま操作値レジスタ３０に入れるのではなく、Ｃ処理のμプログラムでローパスフィルタ処理を施してから操作値レジスタ３０に記憶するようになっている。これは、このローパスフィルタ処理が、本発明のパラメータ生成処理とは異なり、比較的短いμプログラムで実現でき、かつ、専用のハードウェアを設けることが、構成的に非効率なためである。しかしながら、ＤＳＰ１の外部にアナログ又はデジタルのローパスフィルタを別途用意できる場合は、当該ローパスフィルタ処理は、外部のローパスフィルタに任せるよう構成し、ＤＳＰ１は、入力する操作データ（操作値データＳＤ）を、μプログラム処理せずに、直接操作値レジスタ３０に記憶する構成とするのがよい。
また、上記実施例では、ＤＳＰ１に入力する操作データ（操作値データＳＤ）をそのまま操作値レジスタ３０に入れるのではなく、Ｃ処理のμプログラムでローパスフィルタ処理を施してから操作値レジスタ３０に記憶するようになっている。これは、このローパスフィルタ処理が、本発明のパラメータ生成処理とは異なり、比較的短いμプログラムで実現でき、かつ、専用のハードウェアを設けることが、構成的に非効率なためである。しかしながら、ＤＳＰ１の外部にアナログ又はデジタルのローパスフィルタを別途用意できる場合は、当該ローパスフィルタ処理は、外部のローパスフィルタに任せるよう構成し、ＤＳＰ１は、入力する操作データ（操作値データＳＤ）を、μプログラム処理せずに、直接操作値レジスタ３０に記憶する構成とするのがよい。
１ ＤＳＰ、２ ＵＰ調整操作子、３ ＥＦ選択操作子、４ ＵＰオン／オフスイッチ、５ＥＦオン／オフスイッチ、６ 電源スイッチ、７ ＡＤＣ、８，９ レベル操作子、１０ 混合部、１１ レベル操作子、１２ ＤＡＣ、１３，１４ 混合部、２０ クロック発生回路、２１ 第１選択回路、２２ μプログラムメモリ（マイクロコード出力部）、２３ 係数メモリ、２４ アドレスメモリ、２５ 変換テーブルメモリ、２６ 第２選択回路、２７ 係数データセレクタ、２８ アドレスデータセレクタ、２９ ＵＰカウンタ、３０ 操作値レジスタ、３１ レンジ制御部、６０ Ｒｃｈ入力部、６１Ｌｃｈ入力部、６２ ＨＰＦ処理＆レベル制御部、６３ Ｄｉｎ書込部、６４ ＥＦ処理部、６５ ＬＰＦ処理部、６６ ＳＤ出力部、６７ レンジ制御部、６８ 変換テーブル部、６９ 係数セット部、７０ アドレスセット部、７１ 係数供給部、７２ アドレス供給部、７３ Ｄｏｕｔ読出部、７４ レベル制御部、７５ Ｒｃｈチャンネル出力部、７６ Ｌｃｈチャンネル出力部、７７ レベル値生成部
Claims (7)
- 所定サンプリング周期毎に、入力された音響信号に対して所定ステップ数の信号処理を行う信号処理集積回路であって、
操作子の操作を示す操作データを受け付ける操作データ受付部と、
パラメータをプリセットパラメータからユーザパラメータに置換することを示す置換コードを含む複数ステップのマイクロコードからなるマイクロプログラムを記憶しており、各ステップ毎に、マイクロプログラムの各マイクロコードを順次出力するマイクロコード出力部と、
各サンプリング周期毎に、前記マイクロコード出力部から出力されたマイクロコードに含まれる置換コードによってパラメータの置換が示された回数をカウントするユーザパラメータカウント部と、
前記ユーザパラメータカウント部のカウント値に基づいて、前記操作データ受付部により受け付けられた操作データに応じたユーザパラメータを出力するユーザパラメータ出力部と、
各ステップ毎に、前記マイクロコード出力部から出力されるマイクロコードに含まれる置換コードがパラメータの置換を示しているときは、前記ユーザパラメータ出力部の出力するユーザパラメータを選択するパラメータ選択部と、
前記マイクロコード出力部から出力されるマイクロコードと、前記パラメータ選択部により選択されたパラメータとに基づいて、入力される音響信号に信号処理を施し、該信号処理された音響信号を出力する信号処理部と
を備えることを特徴とする信号処理集積回路。 - 各ステップ毎に、複数ステップ分のプリセットパラメータからなるプリセットパラメータセットの各プリセットパラメータを順次出力するプリセットパラメータ出力部を更に備え、
前記パラメータ選択部は、各ステップ毎に、前記マイクロコード出力部から出力されるマイクロコードに含まれる置換コードがパラメータの置換を示しているときは、前記ユーザパラメータ出力部の出力するユーザパラメータを選択し、該置換コードがパラメータの置換を示していないときは、前記プリセットパラメータ出力部の出力するプリセットパラメータを選択するものであることを特徴とする請求項１に記載の信号処理集積回路。 - 効果タイプを指定するタイプデータを受け付ける効果タイプ受付部を更に備え、
前記マイクロコード出力部は、前記マイクロプログラムを複数記憶しており、前記タイプデータにより指定された効果タイプに応じたマイクロプログラムのマイクロコードを、各ステップ毎に順次出力し、
前記プリセットパラメータ出力部は、前記プリセットパラメータセットを複数記憶しており、前記タイプデータにより指定された効果タイプに応じたプリセットパラメータセットの各プリセットパラメータを、各ステップ毎に順次出力し、
前記ユーザパラメータ出力部は、前記タイプデータにより指定された効果タイプと前記ユーザパラメータカウント部のカウント値とに基づいて、前記操作データ受付部により受け付けられた操作データに応じたユーザパラメータを出力するものである
ことを特徴とする請求項１又は２に記載の信号処理集積回路。 - 効果タイプを指定するタイプデータを受け付ける効果タイプ受付部を更に備え、
前記ユーザパラメータ出力部は、前記操作データ受付部により受け付けられた操作データをユーザパラメータに変換する変換テーブルを、前記ユーザパラメータカウント部が各サンプリング周期毎にカウントするパラメータの置換が示された回数に対応する数有する変換テーブルセットにより構成され、前記タイプデータにより指定された効果タイプと前記ユーザパラメータカウント部のカウント値とに基づいて、前記変換テーブルセットの変換テーブルを１つずつ切り替えるものであり、該切り替えられた変換テーブルに基づき前記操作データに応じたユーザパラメータを出力する
ことを特徴とする請求項１に記載の信号集積回路。 - 前記ユーザパラメータ出力部は、前記変換テーブルセットを複数記憶しており、
前記タイプデータにより指定された効果タイプに応じて前記複数の変換テーブルセットのうちの１つを選択し、前記ユーザパラメータカウント部のカウント値に基づいて、該選択された変換テーブルセットの変換テーブルを１つずつ切り替えて、該切り替えられた変換テーブルに基づき前記操作データを前記効果タイプに応じたユーザパラメータに変換して出力するものであることを特徴とする請求項４に記載の信号処理集積回路。 - 請求項１乃至５のいずれかに記載の信号処理集積回路と、
外部から前記音響信号を入力して、前記信号処理回路に供給する入力部と、
前記操作子を備えており、該操作子の操作に応じた操作データを生成し、前記信号処理回路に供給するパラメータ操作部(2,7)と、
前記信号処理集積回路から出力される音響信号を、外部へ出力する出力部と
を備えた効果付与装置。 - 請求項３又は５のいずれかに記載の信号処理集積回路と、
外部から前記音響信号を入力して、前記信号処理回路に供給する入力部と、
前記操作子を備えており、該操作子の操作に応じた操作データを生成し、前記信号処理回路に供給するパラメータ操作部と、
選択操作子を備えており、該選択操作子の操作に応じた前記タイプデータを生成し、前記信号処理集積回路に供給する選択操作部と、
前記信号処理集積回路から出力される音響信号を、外部へ出力する出力部と
を備えた効果付与装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009026318A JP5257112B2 (ja) | 2009-02-06 | 2009-02-06 | 信号処理集積回路及び効果付与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009026318A JP5257112B2 (ja) | 2009-02-06 | 2009-02-06 | 信号処理集積回路及び効果付与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010181723A JP2010181723A (ja) | 2010-08-19 |
| JP5257112B2 true JP5257112B2 (ja) | 2013-08-07 |
Family
ID=42763315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009026318A Expired - Fee Related JP5257112B2 (ja) | 2009-02-06 | 2009-02-06 | 信号処理集積回路及び効果付与装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5257112B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6519959B2 (ja) | 2017-03-22 | 2019-05-29 | カシオ計算機株式会社 | 操作処理装置、再生装置、操作処理方法およびプログラム |
| JP6995186B2 (ja) * | 2018-03-30 | 2022-01-14 | ローランド株式会社 | 効果付与装置および制御方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175655A (ja) * | 1992-10-11 | 1994-06-24 | Casio Comput Co Ltd | 効果付加装置 |
| JP3097434B2 (ja) * | 1994-01-25 | 2000-10-10 | ヤマハ株式会社 | 効果付加用ディジタル信号処理装置 |
| JPH10133659A (ja) * | 1996-10-28 | 1998-05-22 | Yamaha Corp | ディジタル信号処理プロセッサ |
| JP3924969B2 (ja) * | 1998-12-01 | 2007-06-06 | ヤマハ株式会社 | 楽音処理装置 |
| JP2005049624A (ja) * | 2003-07-29 | 2005-02-24 | Casio Comput Co Ltd | 効果付加装置および効果付加プログラム |
| JP4135939B2 (ja) * | 2004-10-07 | 2008-08-20 | 株式会社東芝 | デジタルラジオ放送受信装置 |
-
2009
- 2009-02-06 JP JP2009026318A patent/JP5257112B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010181723A (ja) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100195840A1 (en) | Real-time continuous digital control of parameters and settings of analogue sound effects | |
| CA2839631A1 (en) | Expression-enabled audio signal processing platform | |
| EP2717257B1 (en) | Technique for generating audio data for loop reproduction on the basis of performance data | |
| CN101149916B (zh) | 滤波装置以及使用滤波装置的电子乐器 | |
| JP5257112B2 (ja) | 信号処理集積回路及び効果付与装置 | |
| JP5257111B2 (ja) | 信号処理集積回路及び効果付与装置 | |
| JPH0496000A (ja) | 楽音合成装置 | |
| JP5057280B2 (ja) | ディジタル信号処理用集積回路 | |
| US9997147B2 (en) | Musical instrument digital interface with voice note identifications | |
| JP4961946B2 (ja) | フィルタ装置および電子楽器 | |
| US6972362B2 (en) | Method and device for generating electronic sounds and portable apparatus utilizing such device and method | |
| WO2018159063A1 (ja) | 電子音響装置および音色設定方法 | |
| JP2990777B2 (ja) | 電子楽器の効果装置 | |
| JP7159583B2 (ja) | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 | |
| JP2768241B2 (ja) | 信号処理装置 | |
| JP4432951B2 (ja) | 楽音発生装置および電子楽器 | |
| JP3707908B2 (ja) | 電子楽器の効果付加装置 | |
| JPH05249954A (ja) | 効果付与装置 | |
| JP5732769B2 (ja) | 楽音生成装置 | |
| JP5573465B2 (ja) | 楽音生成装置 | |
| JP2010113023A (ja) | デジタル信号処理装置 | |
| JP2643387B2 (ja) | デジタル音声信号発生装置 | |
| CN112912952A (zh) | 将音响效果赋予至声音信号的效果赋予装置的控制方法 | |
| JP2004004978A (ja) | 電子楽器の効果付加装置 | |
| JPH02179688A (ja) | 楽音信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5257112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |