JP5250752B2 - モータ速度制御回路 - Google Patents

Description

本発明は、モータ速度制御回路に関する。

近年電子機器に用いられるＣＰＵ（Central Processing Unit）等の集積回路は、その動作速度の上昇に伴い発熱量が増加している。ＣＰＵの発熱量が増加することにより、ＣＰＵには熱暴走等の問題が生じる為、電子機器には一般的にＣＰＵを冷却する為のファンが設けられている。

図１０に、ＣＰＵを冷却する為のファンモータの回転速度を制御するモータ速度制御回路のブロック図の一例を示す（特許文献１参照）。詳述すると、基準電圧回路７００には、モータ５００の目標回転速度に応じたマイコン等からの速度制御信号及び、ＣＰＵ周辺の温度に応じたサーミスタからの温度信号が入力され、速度制御信号と温度信号に応じた基準電圧が出力される。また、速度電圧出力回路７０１には、モータ５００の回転速度に応じたＦＧ（Frequency Generator）信号が入力され、ＦＧ信号に応じた速度電圧が出力される。比較回路７０２は、基準電圧と速度電圧とを比較し、比較結果である駆動信号を出力する。モータ駆動回路７０３は、駆動信号に基づいて速度電圧が基準電圧に一致する様に、モータ５００を駆動する。

ここで、特許文献１において開示されている実施形態を基に、図１０のモータ速度制御回路６００におけるモータ５００の回転速度と、速度制御信号及び温度との関係を図示すると、図１１の様になる。なお、図１１におけるＴ１〜Ｔ３は温度を示し、Ｔ１＜Ｔ２＜Ｔ３の関係を有する。また、モータ速度制御回路６００に入力される速度制御信号をＰＷＭ（Pulse Wide Modulation）信号とし、ＰＷＭ信号のＨレベル（ハイレベル）のデューティ比に応じてモータ５００の回転速度が増加することとする。モータ速度制御回路６００は、モータ５００の回転速度に応じたＦＧ信号を帰還して速度電圧を生成し、基準電圧と比較していることから、モータの回転速度は、ＰＷＭ信号のＨレベルのデューティ比に対して線形に変化する。更に、ＰＷＭ信号のＨレベルのデューティ比が一定の場合であっても、温度が上昇することにより、モータの回転速度は増加する。
特開２００７−６８３４４号公報

しかしながら、近年のファンを回転させるモータにおいては、速度制御信号に対してモータの回転速度を線形に変化させ、温度に応じてモータの回転速度を変化させるとともに、モータの回転速度を最低とすべく速度制御信号が入力された場合には、温度に関わらずモータの回転速度を最低とすることが求められている。図１０で示したモータ速度制御回路６００は、図１１に示す様に回転速度を最低とすべくＰＷＭ信号が入力された場合であっても、温度が変化することによりモータ５００の回転速度が変化してしまう。

上記目的を達成するため、本発明のファンモータ速度制御回路は、ファンモータの目標回転速度に応じた速度制御信号と温度に応じた温度信号とに基づいて、前記目標回転速度及び前記温度に応じた基準電圧を出力する基準電圧回路と、前記ファンモータの回転速度に応じた速度電圧と前記基準電圧とを比較する比較回路と、前記比較回路の比較結果に基づいて、前記速度電圧の電圧レベルを前記基準電圧の電圧レベルに一致すべく前記ファンモータを駆動する駆動回路と、を備え、前記基準電圧回路は、前記温度信号の値にかかわらず、前記ファンモータの前記目標回転速度を最低とする前記速度制御信号が入力された場合、所定レベルの前記基準電圧を出力する。

速度制御信号に対してモータの回転速度を線形に変化させ、温度に応じてモータの回転速度を変化させるとともに、モータの回転速度を最低とすべく速度制御信号が入力された場合に、温度に関わらずモータの回転速度を最低とすることが可能なモータ速度制御回路を提供することができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

図１は、本発明の一実施形態であるモータ速度制御回路１０の構成を示す図である。図２は、制御電流生成回路３０の一実施形態を示す図である。図３は、サーミスタＲＴＨが接続された温度電流生成回路３１の一実施形態を示す図である。図４は、基準電流生成回路３２の一実施形態を示す図である。図５は、基準電圧出力回路３３の一実施形態を示す図である。図６は、速度電圧回路２１の一実施形態を示す図である。図７は、比較回路２２の一実施形態を示す図である。図１〜図７を参照しつつ、本実施形態のモータ速度制御回路１０について説明する。

モータ速度制御回路１０は、マイコンから入力されるモータ１１の目標回転速度に応じた速度制御信号と、温度に応じた温度信号と、モータ１１の実際の回転速度に応じた周波数を有するＦＧ信号とに基づいて、モータ１１の回転速度を制御する回路であり、図１に示す様に、基準電圧回路２０、速度電圧回路２１、比較回路２２、モータ駆動回路２３から構成される。

モータ１１は、ＣＰＵ等を冷却する為のファンを回転させるモータであり、ロータリーモータ等を採用可能である。

基準電圧回路２０は、速度制御信号及び温度信号が入力されることにより、目標回転速度と温度の積に応じた基準電圧Ｖｒｅｆを出力する回路であり、図１に示す様に、制御電流生成回路３０（第１電流生成回路）、温度電流生成回路３１（第２電流生成回路）、基準電流生成回路３２（第３電流生成回路）、基準電圧出力回路３３（電流電圧変換回路）から構成される。

先ず、図１に示した、モータ速度制御回路１０を構成する各回路の概要を説明する。制御電流生成回路３０は、速度制御信号が入力されることにより、目標回転速度に応じた制御電流Ｉａ（第１電流）を出力する回路である。本実施形態においては、入力される速度制御信号をＰＷＭ信号とし、制御電流生成回路３０は、ＰＷＭ信号におけるＨレベル（ハイレベル）のデューティ比の上昇に応じて制御電流Ｉａは増加し、逆にＰＷＭ信号におけるＨレベルのデューティ比の低下により制御電流Ｉａは減少する。温度電流生成回路３１は、温度信号が入力されることにより、温度に応じた温度電流Ｉｂ（第２電流）を出力する回路であり、温度が上昇すると温度電流Ｉｂは増加し、温度が低下すると温度電流Ｉｂは減少する。基準電流生成回路３２は、制御電流Ｉａと温度電流Ｉｂとの積に応じた基準電流Ｉｒｅｆ（第３電流）を出力する回路である。基準電圧出力回路３３は、基準電流Ｉｒｅｆを基準電圧Ｖｒｅｆに変換する回路であり、基準電流Ｉｒｅｆが増加すると、基準電圧Ｖｒｅｆは低下し、基準電流Ｉｒｅｆが減少すると、基準電圧Ｖｒｅｆは上昇する。速度電圧回路２１は、ＦＧ信号に応じた速度電圧Ｖｖを出力する回路であり、モータ１１の回転速度が高速の場合、速度電圧Ｖｖは低下し、モータ１１の回転速度が低速の場合、速度電圧Ｖｖは上昇する。比較回路２２は、基準電圧Ｖｒｅｆと速度電圧Ｖｖとを比較し、比較結果である駆動信号Ｖｄｒを出力する回路である。モータ駆動回路２３は、駆動信号Ｖｄｒに応じてモータ１１を駆動する回路である。なお、本明細書では、速度電圧Ｖｖが基準電圧Ｖｒｅｆより高い場合にモータ１１を加速する加速制御状態とし、速度電圧Ｖｖが基準電圧Ｖｒｅｆより低い場合にはモータ１１を減速する減速制御状態とする。

前述の様なモータ速度制御回路１０を構成することにより、モータ速度制御回路１０の速度電圧Ｖｖは、基準電圧Ｖｒｅｆに一致するよう制御される。

ここで、制御電流生成回路３０は、図２に示す様に、ＰＮＰトランジスタＱ１,Ｑ２，Ｑ８，Ｑ１０，Ｑ１１、ＮＰＮトランジスタＱ３〜Ｑ７，Ｑ９、抵抗Ｒ１〜Ｒ４、コンデンサＣ１、バイアス電流源Ｉ１〜Ｉ４から構成される。なお、ＰＮＰトランジスタＱ８，Ｑ１０，Ｑ１１、ＮＰＮトランジスタＱ９、抵抗Ｒ４、バイアス電流源Ｉ４は、電圧電流変換回路５０を構成する。

温度電流生成回路３１は、図３に示す様に、ＰＮＰトランジスタＱ１２，Ｑ１４（電流電圧変換素子），Ｑ１５（第１トランジスタ）、ＮＰＮトランジスタＱ１３（第２トランジスタ）、バイアス電流源Ｉ５から構成される。なお、図３における抵抗はサーミスタＲＴＨであり、ＮＰＮトランジスタＱ１３のエミッタ電極にサーミスタＲＴＨの一端が接続されている。また、ＮＰＮトランジスタＱ１３とＰＮＰトランジスタＱ１４が本発明における電圧出力回路に相当する。

基準電流生成回路３２は、図４に示す様に、ＰＮＰトランジスタＱ１９，Ｑ２０，Ｑ２５，Ｑ２６、ＮＰＮトランジスタＱ１６〜Ｑ１８，Ｑ２１〜Ｑ２４、Ｑ２７〜Ｑ２９、バイアス電流源Ｉ６から構成される。

基準電圧出力回路３３は、図５に示す様に、ＮＰＮトランジスタＱ６０，Ｑ６１、抵抗Ｒ１０から構成される。

速度電圧回路２１は、図６に示す様に、ＰＮＰトランジスタＱ３１，Ｑ３２，Ｑ３６，Ｑ４０、ＮＰＮトランジスタＱ３０，Ｑ３３〜Ｑ３５，Ｑ３７〜Ｑ３９、抵抗Ｒ５〜Ｒ８、コンデンサＣ２、バイアス電流源Ｉ７，Ｉ８、エッジ回路６０、積分回路７０から構成される。

比較回路２２は、図７に示す様に、ＰＮＰトランジスタＱ４３〜Ｑ４５，Ｑ４８，Ｑ４９，Ｑ５２，Ｑ５４、ＮＰＮトランジスタＱ４１，Ｑ４２，Ｑ４６、Ｑ４７，Ｑ５０，Ｑ５１，Ｑ５３，Ｑ５５、バイアス電流源Ｉ９〜Ｉ１２から構成される。

モータ駆動回路２３は、本明細書において実施形態は示していないが、例えばＨブリッジ回路を用いることが可能である。

所定温度Ｔａにおいて、マイコン等から速度制御信号としてＰＷＭ信号がモータ速度制御回路１０に入力され、モータ１１が所定温度ＴａとＰＷＭ信号におけるＨレベルのデューティ比に応じた回転速度で回転している場合について説明する。

制御電流生成回路３０において、図２に示す様に、ＰＮＰトランジスタＱ１，Ｑ２、ＮＰＮトランジスタＱ３，Ｑ４、バイアス電流源Ｉ１は、コンパレータを構成しており、ＰＮＰトランジスタＱ１のベース電極が非反転入力に、ＰＮＰトランジスタＱ２のベース電極が反転入力に夫々対応する。また、ＰＮＰトランジスタＱ２のベース電極には、電源ＶＤＤとグランドＧＮＤとの間に直列に接続された抵抗Ｒ１，Ｒ２により分圧された分圧電圧Ｖ１が印加されている。

ＰＷＭ信号のＨレベルのパルスが、ＰＮＰトランジスタＱ１のベース電極に入力された場合、即ち、ＰＮＰトランジスタＱ１のベース電極の電位が分圧電圧Ｖ１より高い場合、ＮＰＮトランジスタＱ４のコレクタ電極の電位はＨレベルとなり、ＮＰＮトランジスタＱ５はオンする。ＮＰＮトランジスタＱ５がオンすることにより、バイアス電流源Ｉ２からのバイアス電流はＮＰＮトランジスタＱ５に流れ、ＮＰＮトランジスタＱ７はオフする。従って、バイアス電流源Ｉ３からのバイアス電流は、抵抗Ｒ３を経由してコンデンサＣ１へ流れ込む。

一方、ＰＷＭ信号のＬレベル（ローレベル）のパルスが、ＰＮＰトランジスタＱ１に入力された場合、即ち、ＰＮＰトランジスタＱ１のベース電極の電位が分圧電圧Ｖ１より低い場合、前述した動作とは逆の動作となり、ＮＰＮトランジスタＱ７がオンすることから、バイアス電流源Ｉ３からのバイアス電流及び、ＰＷＭ信号がＨレベルの場合にコンデンサＣ１にチャージされた電荷はグランドＧＮＤへ流れる。

抵抗Ｒ３とコンデンサＣ１はＬＰＦ（Low Pass Filter）を構成しており、ＬＰＦに入力される電圧、即ちＮＰＮトランジスタＱ７のオン及びオフにより変化するＮＰＮトランジスタＱ７のコレクタ電極の電圧を平滑化する。従って、電圧電流変換回路５０におけるＰＮＰトランジスタＱ８のベース電極には、ＬＰＦによって平滑化された電圧ＶＬＰが印加される。この平滑化された電圧ＶＬＰは、ＰＷＭ信号のＨレベルデューティ比が大きい場合に上昇し、ＰＷＭ信号のＨレベルのデューティ比が小さい場合に低下する。ＰＮＰトランジスタＱ８とバイアス電流源Ｉ４はエミッタフォロアを構成していることから、ＰＮＰトランジスタＱ８のベース電極に印加されたＶＬＰに応じた電圧ＶＥＦが、ＰＮＰトランジスタＱ８のエミッタ電極から出力される。抵抗Ｒ４はＮＰＮトランジスタＱ９のエミッタ抵抗に相当する為、抵抗Ｒ４にはＮＰＮトランジスタＱ９のベース電極に印加されるＶＥＦに応じた電流が流れる。ＰＮＰトランジスタＱ１０とＰＮＰトランジスタＱ１１はカレントミラーを構成していることから、抵抗Ｒ４に流れる電流に応じた制御電流ＩａがＰＮＰトランジスタＱ１１から出力されることとなる。従って制御電流生成回路３０は、入力されるＰＷＭ信号におけるＨレベルのデューティ比の上昇に応じて制御電流Ｉａは増加し、逆にＰＷＭ信号におけるＨレベルのデューティ比の低下により制御電流Ｉａは減少する。

温度電流生成回路３１には、図３に示す様に、サーミスタＲＴＨが接続されており、この温度電流生成回路３１及びサーミスタＲＴＨは、制御電流生成回路３０における電圧電流変換回路５０と同じ構成である。即ち、ＰＮＰトランジスタＱ１２，Ｑ１４，Ｑ１５、ＮＰＮトランジスタＱ１３、サーミスタＲＴＨ、バイアス電流源Ｉ５は、ＰＮＰトランジスタＱ８，Ｑ１０，Ｑ１１、ＮＰＮトランジスタＱ９、抵抗Ｒ５、バイアス電流源Ｉ４に夫々対応する。ここで、ＰＮＰトランジスタＱ１２のベース電極に印加されているバイアス電圧Ｖｂｉａｓ１を、バンドギャップ基準電圧等の温度変化によって電圧値の変化が小さい電圧とすると、サーミスタＲＴＨには、温度Ｔａに応じたサーミスタの抵抗値ＲＴＨ（Ｔａ）に基づいた電流が流れる。従って、温度電流生成回路３１には、サーミスタＲＴＨに生じる電圧信号ＶＴＨ（Ｔａ）が、温度信号として入力されることとなる。なお、本実施形態におけるサーミスタＲＴＨの温度係数を負とすると、温度が上昇すると温度電流Ｉｂは増加し、温度が低下すると温度電流Ｉｂは減少することとなる。

基準電流生成回路３２には、図４に示す様に、制御電流Ｉａがダイオード接続されたＮＰＮトランジスタＱ２１のベース電極に供給され、温度電流Ｉｂがダイオード接続されたＮＰＮトランジスタＱ２９のベース電極に供給され、バイアス電流源Ｉ６からのバイアス電流Ｉ１がダイオード接続されたＮＰＮトランジスタＱ１６のベース電極に供給されることにより、基準電流Ｉｒｅｆがダイオード接続されたＮＰＮトランジスタＱ２４のベース電極に流れる。

まず、基準電流生成回路３２を構成するトランジスタのうち、バイアス電流Ｉ１と制御電流Ｉａに応じた電流が流れるトランジスタについて説明する。ＮＰＮトランジスタＱ１６にはバイアス電流Ｉ１が流れる。ＮＰＮトランジスタＱ１６，Ｑ１７，Ｑ１８の夫々のベース電極は接続されており、カレントミラーを構成している。ＮＰＮトランジスタＱ１６のサイズに対して、ＮＰＮトランジスタＱ１７は同じサイズ、ＮＰＮトランジスタＱ１８は２倍のサイズとすると、ＮＰＮトランジスタＱ１７、ＮＰＮトランジスタＱ１８には夫々電流Ｉ１と２×Ｉ１が流れる。ＰＮＰトランジスタＱ１９とＰＮＰトランジスタＱ２０とは同じサイズ比のカレントミラーを構成していることから、ＰＮＰトランジスタＱ２０には電流Ｉ１が流れる。ＮＰＮトランジスタＱ２１には、制御電流Ｉａと電流Ｉ１が流れる為、Ｉａ＋Ｉ１の電流が流れることとなる。また、ＮＰＮトランジスタＱ２３はＮＰＮトランジスタＱ１８に２×Ｉ１の電流が流れ、ＮＰＮトランジスタＱ２１にＩａ＋Ｉ１の電流が流れることから、Ｉ１−Ｉａの電流が流れることとなる。

次に、温度電流Ｉｂと基準電流Ｉｒｅｆに応じた電流が流れるトランジスタについて説明する。ここで、ＮＰＮトランジスタＱ２２，Ｑ２４，Ｑ２７，Ｑ２８，Ｑ２９は夫々、ＮＰＮトランジスタＱ２３，Ｑ２１，Ｑ１８，Ｑ１７，Ｑ１６に対応し、ＰＮＰトランジスタＱ２５，Ｑ２６は夫々ＰＮＰトランジスタＱ２０，Ｑ１９に対応している為、ＰＮＰトランジスタＱ２５にはＩｂ、ＮＰＮトランジスタＱ２４にはＩｂ＋Ｉｒｅｆ、ＮＰＮトランジスタＱ２７には２×Ｉｂ、ＮＰＮトランジスタＱ２２にはＩｂ−Ｉｒｅｆが夫々流れることとなる。

また、ＮＰＮトランジスタＱ２４のベース電極とエミッタ電極の電位を夫々Ｖａ，Ｖｂとし、ＮＰＮトランジスタＱ２１のベース電極と電極の電位を夫々Ｖｃ，Ｖｄとし、夫々の電位が印加されることによりトランジスタに流れる電流と電圧の関係を述べる。Ｖｂを基準としたＶａまでの電位差ＶａｂはＮＰＮトランジスタＱ２４のベース電極とエミッタ電極との電位差になる為、電圧ＶａｂはＮＰＮトランジスタＱ２４を流れる電流にて表される。即ち、Ｖａｂ＝ＶＴ×ｌｎ（（Ｉｂ＋Ｉｒｅｆ）／Ｉｓ）となる。ここで、ＶＴは熱電圧、Ｉｓは逆方向飽和電流である。同様に、Ｖａｄは、ＮＰＮトランジスタＱ２３に流れる電流で表され、Ｖａｄ＝ＶＴ×ｌｎ（（Ｉ１−Ｉａ）／Ｉｓ）となり、Ｖｃｄは、ＮＰＮトランジスタＱ２１に流れる電流で表され、Ｖｃｄ＝ＶＴ×ｌｎ（（Ｉ１＋Ｉａ）／Ｉｓ）となり、Ｖｃｂは、ＮＰＮトランジスタ２２に流れる電流で表され、Ｖｃｂ＝ＶＴ×ｌｎ（（Ｉｂ−Ｉｒｅｆ）／Ｉｓ）となる。また、電圧Ｖａｂは電圧Ｖａｄと電圧Ｖｄｃと電圧Ｖｃｂとの和になる。即ち、Ｖａｂ＝Ｖａｄ＋Ｖｄｃ＋Ｖｃｂとなる。従って、電圧の関係を電流で置き換えると、ｌｎ（Ｉｂ＋Ｉｒｅｆ）＝ｌｎ（Ｉ１−Ｉａ）−ｌｎ（Ｉ１＋Ｉａ）＋ｌｎ（Ｉｂ−Ｉｒｅｆ）となる。前述の電流の関係式は、Ｉｒｅｆ＝（（Ｉａ×Ｉｂ）／Ｉ１）となることから、基準電流生成回路３２は、制御電流Ｉａと温度電流Ｉｂの積に比例する基準電流Ｉｒｅｆを生成することができる。

基準電圧出力回路３３には、図５に示す様に、基準電流生成回路３２で生成された基準電流Ｉｒｅｆを、例えば、同じサイズ比のカレントミラー回路（不図示）で折り返すことで、電流値Ｉｒｅｆの電流が供給される。電流値Ｉｒｅｆの電流が、ダイオード接続されたＮＰＮトランジスタＱ６０のコレクタ電極に入力されると、ＮＰＮトランジスタＱ６０とＮＰＮトランジスタＱ６１とは同じサイズ比のカレントミラーを構成することから、ＮＰＮトランジスタＱ６１にも電流値Ｉｒｅｆの電流が流れる。従って、抵抗値Ｒｒｅｆの抵抗Ｒ１０の一端とＮＰＮトランジスタＱ６１のコレクタ電極とが接続されたノードには、電流値Ｉｒｅｆと抵抗値Ｒｒｅｆに応じた基準電圧Ｖｒｅｆが出力される。なお、この時基準電圧ＶｒｅｆはＶｒｅｆ＝ＶＤＤ−Ｉｒｅｆ×Ｒｒｅｆとなる。

図６に示した、速度電圧回路２１におけるエッジ回路６０は、入力されたパルス信号のエッジを検出することにより、出力されるエッジ信号ＶＥＤを短いパルスに変化させる。なお、図８は速度電圧回路２１における主要な信号の波形を示す図であり、適宜参照する。まず、エッジ回路６０は、ＦＧ信号が入力されると、前述の様に、ＦＧ信号のエッジにてエッジ信号ＶＥＤは短いパルスに変化される。また、ＮＰＮトランジスタＱ３０のベース電極には、エッジ信号ＶＥＤが入力されることから、ＮＰＮトランジスタＱ３０は、エッジ信号のレベルによりオンまたはオフする。

まず、エッジ信号ＶＥＤがＬレベルの場合は、ＮＰＮトランジスタＱ３０がオフであり、コンデンサＣ２は充電される。ＰＮＰトランジスタＱ３１，Ｑ３２、ＮＰＮトランジスタＱ３３，Ｑ３４、バイアス電流源Ｉ７はコンパレータを構成する。コンデンサＣ２が充電されることにより、ＰＮＰトランジスタＱ３１のベース電極の電位が、電源ＶＤＤとグランドＧＮＤとの間に直列に接続された抵抗Ｒ６〜Ｒ８における分圧電圧Ｖ２よりも高くなると、ＮＰＮトランジスタＱ３３のコレクタ電極の電位はＬレベルになる。従って、ＮＰＮトランジスタＱ３５はオフし、ＮＰＮトランジスタＱ３８はオンし、ＮＰＮトランジスタＱ３９はオフする。ＰＮＰトランジスタＱ４０のベース電極には、ＰＮＰトランジスタＱ４０がオン状態となるバイアス電圧Ｖｂｉａｓ２が印加されている為、出力電圧ＶｏはＨレベルとなる。

一方、エッジ信号ＶＥＤがＨレベルの場合は、前述の動作と逆の動作となり、最終的にＮＰＮトランジスタＱ３９がオンする。ここで、ＰＮＰトランジスタＱ４０のオン抵抗は、ＮＰＮトランジスタＱ３９のオン抵抗よりも大きく設計されており、出力電圧ＶｏはＬレベルとなる。なお、出力電圧ＶｏがＬレベルとなる幅は、抵抗Ｒ５、コンデンサＣ２の時定数によって定まる。従って、モータ１１の回転速度が変化した時であっても、前述の時定数が固定されていれば、出力電圧ＶｏがＬレベルとなる幅は一定である。しかし、出力電圧Ｖｏの周期は、モータ１１の回転速度、即ちエッジ信号ＶＥＤの周期により変化する。この為、モータ１１の回転速度が高速の場合は、出力電圧Ｖｏの１周期に占めるＬレベルの幅は大きくなり、モータ１１の回転速度が低速の場合は、出力電圧Ｖｏの１周期に示すＬレベルの幅は小さくなる。積分回路７０は、出力電圧Ｖｏを積分することにより出力電圧ＶｏのＨレベルに応じた速度電圧Ｖｖを出力する。従って、モータ１１の回転速度が高速の場合、速度電圧Ｖｖは低下し、モータ１１の回転速度が低速の場合、速度電圧Ｖｖは上昇する。

比較回路２２には、図７に示す様に、前述の基準電圧Ｖｒｅｆと速度電圧Ｖｖとが入力される。また、前述の様に、本明細書では、速度電圧Ｖｖが基準電圧Ｖｒｅｆより高い場合にモータ１１を加速する加速制御状態とし、速度電圧Ｖｖが基準電圧Ｖｒｅｆより低い場合にはモータ１１を減速する減速制御状態とする。

まず、加速制御状態における比較回路２２の動作を説明する。ＮＰＮトランジスタＱ４１，Ｑ４２，Ｑ４６，Ｑ４７、ＰＮＰトランジスタＱ４３，Ｑ４４，Ｑ４５，Ｑ４８、バイアス電流源Ｉ９はコンパレータを構成する。また、ＮＰＮトランジスタ４１のベース電極は、コンパレータの非反転入力に相当し、ＮＰＮトランジスタ４２のベース電極は、コンパレータの反転入力に相当する。従って、加速制御状態では、ＮＰＮトランジスタＱ４９はオフし、ＮＰＮトランジスタＱ５０はオンし、ＮＰＮトランジスタＱ５１はオンする。更に、ＮＰＮトランジスタＱ５１がオンすることにより、ＰＮＰトランジスタＱ５４はオンし、ＮＰＮトランジスタＱ５５がオフする様、バイアス電流源Ｉ１２を設定している為、駆動信号ＶｄｒはＬレベルとなる。

一方、減速制御状態では、加速制御状態と逆の動作をする為、最終的に駆動信号ＶｄｒはＨレベルとなる。モータ駆動回路２３は、Ｌレベルの駆動信号Ｖｄｒが入力されることにより、モータ１１を加速すべく駆動し、Ｈレベルの駆動信号Ｖｄｒが入力されることにより、モータ１１を減速すべく駆動する。

ここで、加速制御状態におけるＦＧ信号について説明する。加速制御状態では、モータ１１の回転速度は加速されることから、モータ１１の回転速度に応じたＦＧ信号のパルス周期も短くなり、出力電圧ＶｏにおけるＬレベルが占める期間が増加する。従って、速度電圧Ｖｖは基準電圧Ｖｒｅｆに一致するよう低下する。一方、減速制御状態では、モータ１１の回転速度が減速されることから、モータ１１の回転速度に応じたＦＧ信号のパルス周期は長くなり、出力電圧ＶｏにおけるＬレベルが占める期間が低下する。従って、速度電圧Ｖｖは基準電圧Ｖｒｅｆに一致するよう上昇する。この様に、モータ速度制御回路１０は、モータ１１の回転速度に応じた速度電圧Ｖｖを帰還し、基準電圧Ｖｒｅｆのレベルと一致するようモータ１１の回転速度を制御している為、モータ１１の回転速度は基準電圧Ｖｒｅｆ、さらにＰＷＭ信号のＨレベルのデューティ比に対して線形の関係を有する。

所定温度Ｔａにおいて、ＰＷＭ信号におけるＨレベルのデューティ比がゼロの場合におけるモータ速度制御回路１０の動作について説明する。なお図９は、本発明を適用したモータ速度制御回路１０によりモータ１１を駆動した場合の、異なる温度におけるモータの回転速度と速度制御信号との関係を示す図であり、適宜参照する。

Ｈレベルのデューティ比がゼロのＰＷＭ信号が制御電流生成回路３０に入力されると、ＰＮＰトランジスタＱ１のベース電極はＬレベルとなる為、ＬＰＦにより平滑化された電圧ＶＬＰは、ほぼゼロとなる。従って、エミッタフォロアからの出力ＶＥＦもＶＬＰに応じて低下する為、ＮＰＮトランジスタＱ９はオフし、抵抗Ｒ４に流れる電流はゼロとなり、制御電流Ｉａもゼロとなる。基準電流Ｉｒｅｆは制御電流Ｉａと温度電流Ｉｂとの積に比例することから、温度連流Ｉｂの電流値によらず基準電流Ｉｒｅｆはゼロとなる。基準電圧ＶｒｅｆはＶｒｅｆ＝ＶＤＤ−Ｒｒｅｆ×Ｉｒｅｆの関係にある為、基準電圧Ｖｒｅｆは電源電圧ＶＤＤとなる。この時、速度電圧Ｖｖは基準電圧Ｖｒｅｆより低い状態であるためモータ速度制御回路１０は、減速制御状態となる。従って、モータ速度制御回路１０は、速度電圧Ｖｖを基準電圧Ｖｒｅｆと一致すべくモータ１１を減速させる。速度電圧Ｖｖを電源電圧ＶＤＤにするには、ＦＧ信号におけるＨレベルのパルスを停止させることが必要であり、結果的にモータ１１は停止される。従って、ＰＷＭ信号のＨレベルのデューティ比がゼロの場合は、温度に関わらずモータの回転速度はゼロとなる。

ＰＷＭ信号のＨレベルのデューティ比が所定のデューティ比であり、温度が変化した場合におけるモータ速度制御回路１０及びモータ１１の動作について説明する。温度が上昇した場合は、サーミスタＲＴＨの抵抗値が小さくなる為、温度電流Ｉｂが増加する。従って、基準電流Ｉｒｅｆも増加することとなり、基準電圧Ｖｒｅｆは低下する。基準電圧Ｖｒｅｆが速度電圧Ｖｖよりも低下するとモータ速度制御回路１０は加速制御状態となる。従って、モータ駆動回路１０は、速度電圧Ｖｖを基準電圧Ｖｒｅｆに一致させる様にモータ１１を加速させる。一方、温度が低下した場合は、前述の動作と逆の動作をすることから、結果的にモータ１１は減速される。

以上に説明した構成からなる本実施形態を適用したモータ速度制御回路１０は、ＰＷＭ信号のＨレベルのデューティ比に対してモータ１１の回転速度を線形に変化させ、温度に応じてモータ１１の回転速度を変化させるとともに、モータ１１を停止すべくＨレベルのデューティ比がゼロのＰＷＭ信号が入力された場合、温度に関わらずモータ１１の回転速度をゼロとする。

また、特許文献１においては、ディスクリートの抵抗（以下直列抵抗とする）をサーミスタに接続し、直列抵抗に電圧を印加することにより発生する分圧電圧を、温度信号としてモータ速度制御集積回路に入力している。部品点数の削減という点からは、直列抵抗をモータ速度集積回路内で実現することが好ましいが、集積回路における抵抗の抵抗値及び温度係数を制御することは難しい。従って、直列抵抗にディスクリート部品を用いることが必要となる。一方、本実施形態においては、サーミスタＲＴＨをＮＰＮトランジスタＱ１３のエミッタ電極に接続することにより、サーミスタＲＴＨに生じる電圧信号ＶＴＨ（Ｔａ）を温度信号としてモータ速度制御回路１０に入力している。これにより、本実施形態においては、温度信号を入力させる為に、サーミスタＲＴＨのみを用いれば良く、前述の場合と比較して、部品点数を削減できる。

なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、本実施形態においてはＰＷＭ信号を速度制御信号としたが、アナログ信号を速度制御信号としても良い。この場合、制御電流生成回路３０の代わりに、電圧電流変換回路５０を本発明の第１電流生成回路とし、電圧電流変換回路５０におけるＰＮＰトランジスタＱ８にアナログ信号を入力させることにより、ＰＷＭ信号を速度制御信号とした場合と同様の効果を得ることが可能である。

本発明の一実施形態であるモータ速度制御回路１０の構成を示す図である。 制御電流生成回路３０の一実施形態を示す図である。 サーミスタＲＴＨが接続された温度電流生成回路３１の一実施形態を示す図である。 基準電流生成回路３２の一実施形態を示す図である。 基準電圧出力回路３３の一実施形態を示す図である。 速度電圧回路２１の一実施形態を示す図である。 比較回路２２の一実施形態を示す図である。 速度電圧回路２１における主要な信号の波形を示す図である。 本発明を適用したモータ速度制御回路１０によりモータ１１を駆動した場合の、異なる温度におけるモータの回転速度と速度制御信号との関係を示す図である。 従来のモータ速度制御回路のブロック図の一例を示す図である。 従来のモータ速度制御回路における異なる温度におけるモータの回転速度と、速度制御信号との関係を示す図である。

符号の説明

１０ モータ速度制御回路
１１ モータ
２０ 基準電圧回路
２１ 速度電圧回路
２２ 比較回路
２３ モータ駆動回路
３０ 制御電流生成回路
３１ 温度電流生成回路
３２ 基準電流生成回路
３３ 基準電圧出力回路
６０ エッジ回路
７０ 積分回路

Claims (4)

1. ファンモータの目標回転速度に応じた速度制御信号と温度に応じた温度信号とに基づいて、前記目標回転速度及び前記温度に応じた基準電圧を出力する基準電圧回路と、
   前記ファンモータの回転速度に応じた速度電圧と前記基準電圧とを比較する比較回路と、
   前記比較回路の比較結果に基づいて、前記速度電圧の電圧レベルを前記基準電圧の電圧レベルに一致すべく前記ファンモータを駆動する駆動回路と、
   を備え、
   前記基準電圧回路は、
   前記温度信号の値にかかわらず、前記ファンモータの前記目標回転速度を最低とする前記速度制御信号が入力された場合、所定レベルの前記基準電圧を出力すること、
   を特徴とするファンモータ速度制御回路。
2. ファンモータの目標回転速度に応じた速度制御信号に基づいて、前記目標回転速度に応じた第１電流を生成する第１電流生成回路と、
   温度に応じた温度信号に基づいて、前記温度に応じた第２電流を生成する第２電流生成回路と、
   前記第１電流と前記第２電流との積に応じた第３電流を生成する第３電流生成回路と、
   前記第３電流を基準電圧に変換する電流電圧変換回路と、
   前記ファンモータの回転速度に応じた速度電圧と前記基準電圧とを比較する比較回路と、
   前記比較回路の比較結果に基づいて、前記速度電圧の電圧レベルを前記基準電圧の電圧レベルに一致すべく前記ファンモータを駆動する駆動回路と、
   を備え、
   前記第１電流生成回路は、
   前記ファンモータの前記目標回転速度を最低とする前記速度制御信号が入力された場合、前記第１電流をゼロとすること、
   を特徴とするファンモータ速度制御回路。
3. 前記温度信号は、
   前記温度に応じて抵抗値が変化するサーミスタに生じる電圧信号であり、
   前記第２電流生成回路は、
   前記抵抗値に応じた温度電圧を出力する電圧出力回路と、
   前記温度電圧が制御電極に印加されることにより前記第２電流を出力する第１トランジスタと、
   を備えることを特徴とする請求項２に記載のファンモータ速度制御回路。
4. 前記電圧出力回路は、
   制御電極に所定レベルの電圧が印加され、前記制御電極と異なる二つの電極のうち、前記制御電極と共に導通状態を制御する一方の電極に前記サーミスタが接続され、前記抵抗値に応じた温度電流を生成する第２トランジスタと、
   前記温度電流に応じた前記温度電圧を生成する電流電圧変換素子と、
   を備えることを特徴とする請求項３に記載のファンモータ速度制御回路。

Images