JP5250380B2 - 絶対遅延時間発生装置 - Google Patents

Description

本発明は、遅延時間発生装置に関し、特に、遅延時間を補正するための絶対遅延時間発生装置に関するものである。

クロック発生器チップはデジタル電子装置の心臓と言える。例えば、パソコンには、各システムにおいて、少なくとも一つ又は二つのクロック発生器を用いて十数個の参照クロック信号を発生して、システムの処理速度、メモリへのアクセス、リアルタイムのマルチメディア、インターネットサービス、及び無線ネットワークの接続を制御／調節する。

クロック発生器の使用／発展はコンピュータ分野に限定されず、実際には様々な電子設備の部品、制御室の電信交換設備、家庭用テレビゲームのシステム、及びデジタルカメラなどにもクロック発生器が使用される。

クロック発生器は独立で正確な基礎周波数を発生することができず、一組の安定した参照信号によって正確な基礎周波数を検出しなければならない。この安定した参照信号は、通常、外部電圧を水晶発振体（以下、水晶体と称する）に印加し、水晶体が外部電圧を受けた後安定し、且つ外部環境の影響を受けにくい発振信号を発生するという特性を利用し、参照信号を安定させるためのクロック発生器の信号発生源（参照信号源）とされている。

しかしながら、現代化したＩＣ回路は極微小化される一方、従来の水晶体をクロック発生器の参照信号の発生源とする方式は、水晶体が体積を小さくすることができない物理的な条件に制限され、ＩＣ回路の微小化の阻害となっている。

水晶体を使用しない場合、一般にはマイクロプロセッサ又はアナログ回路方式で参照信号を提供する。しかしながら、微小化されたＩＣ回路において、マイクロプロセッサ又はアナログ回路も微小化されるので、その性能は外部のプロセス／電圧／温度（process-voltage-temperature；ＰＶＴ）等の環境に影響されやすい。例えば、プロセスのトラブル、電圧のノイズ、又は温度変化などの影響で参照信号の安定性が悪くなる。

従って、如何に外部水晶体をクロック発生器の参照信号源とせずに、外部のＰＶＴの変化により生じた出力周波数のずれの欠点を克服できる回路構成を提供するかは、微小発振器のデザインにおいて、重要な課題になっている。

本発明は、上述した従来技術の欠点に鑑みてなされたものであり、本発明の主な目的は、外部水晶体を参照信号源とせずに、正確な周波数を発生することができ、さらに外部のＰＶＴの変化により周波数のずれの欠点が克服できる絶対遅延時間発生装置を提供することにある。

上記の目的を達成するために、本発明に係る絶対遅延時間発生装置はＰＶＴ検知装置と遅延時間発生器を含む。ＰＶＴ検知装置は一つ又は複数の遅延モジュールと信号位相／周波数制御モジュールとを含む。各遅延モジュールは対照ユニットと参照ユニット及び信号位相／周波数検出ユニットを含む。

前記遅延モジュールは補正の対象である入力信号をそれぞれ遅延素子（delay cell）を含む対照ユニットと参照ユニットを通して遅延を発生させ、それぞれの遅延状態を信号位相／周波数検出ユニットで比較し、遅延パラメータを発生する。遅延モジュールが一つである場合、遅延パラメータは信号位相／周波数制御モジュールに入力され、補正信号が発生される。遅延モジュールが複数ある場合、信号位相／周波数制御モジュールは各遅延パラメータを受けてこれらの遅延パラメータを比較し、遅延状態を特定し、この遅延状態に応じて補正信号を発生する。また、遅延モジュールの数は特に限定されなく、使用状態と必要に応じて遅延モジュールの数を選べば良い。また、遅延モジュールにおける参照ユニットと対照ユニットとの遅延状態はそれぞれＰＶＴに対して異なる変化特性を有し、変化特性は例えば信号の位相又は周波数の差異を含む。

好ましい実施例において、上記信号位相／周波数制御モジュールは遅延状態データユニットを含み、上記各遅延パラメータを比較して特定した遅延状態に応じて信号補正パラメータを提供し、この信号補正パラメータによって補正信号を発生する。

他の好ましい実施例において、本発明に係る絶対遅延時間発生装置は発振信号を発生するためのデジタル制御発振器（digital control oscillator）を含む。該デジタル制御発振器は補正信号を受け、補正信号に基づいて発振信号の遅延状態を調整するための可制御な遅延ライン（delay line）を含む。詳しく言えば、デジタル制御発振器は補正信号を受けて、補正信号に基づいて可制御な遅延ラインの長さを調整することで、発振信号の遅延状態を補正する。

前記各遅延モジュールにおける対照ユニットと参照ユニットは入力信号を受け、それぞれ対照信号と参照信号を発生する。

前記対照ユニットが受けた入力信号と参照ユニットが受けた入力信号は同位相又は同周波数である。言い換えれば、対照ユニットに入力される入力信号と参照ユニットに入力される入力信号間の遅延位相差はゼロである。

また、対照ユニットと参照ユニットは互いに異なる遅延特性を有する遅延素子をそれぞれ含み、それぞれ対照信号と参照信号との遅延状態を発生する。ここで、異なる遅延特性を有する遅延素子とは、対照ユニットと参照ユニットに含まれる遅延素子の材料及び／又は直列に接続された遅延素子の数及び／又は回路デザインが異なることにより、異なる遅延特性を有することである。

前記対照ユニットに入力された入力信号と参照ユニットに入力された入力信号は、それぞれ対照ユニットと参照ユニットに含まれる異なる遅延特性を有する遅延素子を通り、それぞれ対照ユニットから出力した対照信号と参照ユニットから出力した参照信号の遅延状態を発生する。対照ユニットから出力された対照信号と参照ユニットから出力された参照信号は互いに異なる位相又は異なる周波数を有する。

また、複数の遅延モジュールの各遅延モジュールの対照ユニットは、同一遅延特性を有する遅延素子を複数個直列に接続して構成してもよく、異なる遅延特性を有する遅延素子を一つ、又は複数直列に接続して構成しても良い。ここで、異なる遅延特性を有する遅延素子とは、遅延素子の材料及び／又は回路デザインの異なることにより、異なる遅延特性を有することである。

注意すべきなのは、それぞれの遅延モジュールの対照ユニットに入力される入力信号は同位相である。言い換えれば、それぞれの対照ユニットに入力される入力信号の間の遅延位相差はゼロである。それぞれ複数の対照ユニットに入力された入力信号が、異なる遅延特性を有する遅延素子を通ることにより、各対照ユニットから出力される出力信号である対照信号の間に遅延状態を発生する。つまり、複数の対照信号の間に異なる位相又は異なる周波数が発生する。

遅延モジュールに含まれる信号／周波数検出ユニットはそれぞれの遅延モジュールの対照ユニットの出力である対照信号と参照ユニットの出力である参照信号との遅延状態を比較し、各遅延モジュールの出力とする遅延パラメータを発生する。

好ましい実施例において、遅延パラメータは比較値である。この比較値は可変の対照ユニットの遅延を参照ユニットの遅延に割る。つまり、比較値τを以下の式により算出する。
τ（P,V,T）＝ｄ_VAR(P,V,T)／ｄ_REF(P,V,T)

ここで、ｄ_VAR(P,V,T)は可変の対照ユニットの遅延であり、ｄ_REF(P,V,T)は参照ユニットの遅延である。また、上述の分析によれば、各遅延モジュールの参照ユニットの遅延ｄ_REF(P,V,T)が同一である一方、各遅延モジュールの可変の対照ユニットの遅延ｄ_VAR(P,V,T)は異なる。

ＰＶＴの条件が異なると、各遅延モジュールは異なる遅延状態を発生する。複数の遅延モジュールは複数種の位相／周波数の前進（advance）又は遅延の組み合わせを発生する。上記の位相又は周波数の組み合わせから、ＰＶＴ条件での比較値が求められ、この比較値に対応する遅延モジュールとその遅延状態をＰＶＴ条件での遅延補正パラメータとして、遅延状態を特定する。

上述のように、本発明に開示された絶対遅延時間発生装置及び外部のＰＶＴが参照ユニットの安定性に影響を及ぼすことに対して考案された本発明の動的な補正方式によれば、異なるＰＶＴ条件のものとで各遅延モジュールの遅延パラメータを分析し、現在のＰＶＴ条件による絶対遅延時間発生装置に生じた遅延状態を検出し補正信号を発生し、ＰＶＴ条件が変っても、発振器が安定した状態で正確に作動するようにしたのである。

上述のように、本発明に係る絶対遅延時間発生装置によれば、外部の水晶体をクロック発生器の参照信号の発生源とすることなく、現在のＰＶＴ条件を動的に検知し、直ちにシステムの補正を行い、微小サイズのＩＣ回路においてＰＶＴ変化による生じる出力周波数のずれの欠点を克服することができる。

以下、具体的な実施例によって本発明の実施態様を説明する。当業者は本明細書に記載の内容から本発明のその他の利点や効果を容易に理解することができる。また、本発明は本発明の要旨を逸脱しない範囲において、他の異なる具体的な実施例によって実施することもできる。本明細書に記載の実施形態に種々の修飾と変更が可能であることは言うまでもない。またそうした修飾や変更も本発明の範囲に含まれる。

以下の実施例は本発明の要旨を詳述するためのものであるが、本発明の範囲を限定するものではない。

図１に、本発明に係る絶対遅延時間発生装置の基本構成のブロックを示す。図１に示すように、本発明に係る絶対遅延時間発生装置１０は一つ又は複数の遅延モジュール１２Ａ、１２Ｂ、…と信号位相／周波数制御モジュール１１を含む。図には便宜上五つの遅延モジュールを示したが、その数は自由に決めることができる。各遅延モジュール１２Ａ、１２Ｂ、…は対照ユニット１２１Ａ、１２１Ｂ、…、参照ユニット１２２Ａ、１２２Ｂ、…、及び位相／周波数検知ユニット１２３Ａ、１２３Ｂ…を含む。対照ユニットと参照ユニットは異なる遅延特性を有する遅延素子１２１１、１２１２、…と１２２１、１２２２、…をそれぞれ含む。

次に第１の遅延モジュール１２Ａを例にして、遅延モジュールの動作を説明する。

遅延モジュール１２Ａは入力信号２２が対照ユニット１２１Ａと参照ユニット１２２Ａのそれぞれを個別に通ってそれぞれ遅延された対照信号２３１１と参照信号２３２が出力され、この対照信号２３１１と参照信号２３２が位相／周波数検知ユニット１２３Ａに入力され、位相／周波数検知ユニット１２３Ａで対照信号２３１１と参照信号２３２Ａが比較され、遅延モジュール１２Ａより遅延パラメータが出力され、この出力が信号位相／周波数制御モジュール１１に入力される。同様にして、第２遅延モジュール１２Ｂ及び以降の各遅延モジュール１２Ｃ、１２Ｄ、１２Ｅ、１２Ｆよりそれぞれ異なる遅延パラメータが出力され、上述の信号位相／周波数制御モジュール１１に入力される。この遅延状態データは位相又は周波数差である。次に遅延状態データが位相差である場合を例にして説明する。

信号位相／周波数制御モジュール１１は遅延モジュール１２Ａから遅延パラメータを受けて、ＰＶＴ環境中にある遅延状態を検出し、この遅延状態に応じて補正信号を出力する。遅延モジュール１２Ａにおける対照ユニット１２１Ａと参照ユニット１２２Ａが入力信号２２を受け、入力信号２２が、異なる遅延特性を有する遅延素子１２１１と１２１１をそれぞれ通り、対照ユニット１２１Ａが対照信号２３１１を、参照ユニット１２２が参照信号２３２Ａを出力する。対照信号２３１１と参照信号２３２Ａは異なる遅延状態になっている。

対照ユニット１２１が受けた入力信号２２１と参照ユニット１２２が受けた入力信号２２２は同一入力信号であり、同位相である。言い換えれば、対照ユニット１２１に入力される入力信号２２１と参照ユニット１２２に入力される入力信号２２２との遅延位相差はゼロである。

遅延モジュールが複数ある場合、複数の遅延モジュール１２Ａ、１２Ｂ、…から出力される遅延パラメータ１２４１、１２４２、…は信号位相／周波数制御モジュール１１に入力されて、比較される。

ここで、上述の異なる遅延特性を有する遅延素子とは、対照ユニット１２１と参照ユニット１２２に含まれる遅延素子は材料及び／又は直列の数が異なることにより、異なる遅延特性を有することである。即ち、図１に示す並列接続された各遅延モジュール１２Ａ、１２Ａ、…の他に、遅延モジュールの構造を実現する方式は単一のカウンター又は単一のフェーズロック回路（Phase Locked Loop）に基づくものであっても良い。また、遅延モジュールのデザインの趣旨は、一つの参照ユニットと一つの対照ユニットとの遅延状態（即ち時間遅延）がＰＶＴの変化に対する相違である一方、参照ユニット１２２と対照ユニット１２１との相違が位相差又は周波数差であっても良い。なお、一つの遅延モジュールに含まれる対照ユニットと参照ユニットの数は特に制限されない。また、参照ユニットと対照ユニットとの間、参照ユニットと参照ユニットとの間、及び対照ユニットと対照ユニットとの間には、ＰＶＴの変化に対して遅延状態の相違を有する。

なお、便宜上のために、本発明の図示には遅延素子１２１１と１２２１の大きさに区別を付けて、遅延素子１２１１と１２２１が異なる素子であり、異なる遅延特性を有することを表した。遅延素子１２１１と１２２１は遅延特性が異なればよく、その大きさは限定されない。

詳しく言えば、遅延モジュール１２Ａ、１２Ｂ、…は、対照ユニット１２１Ａと参照ユニット１２２Ａを介して同位相の入力信号２２１と２２２をそれぞれ受け、それらの入力信号が、異なる遅延特性を有する遅延素子１２１１と１２２１をそれぞれ通ることにより、対照ユニット１２１Ａ、１２１Ｂから出力された対照信号２３１１と参照ユニット１２２Ａから出力された参照信号２３２Ａには互いに異なる位相を有する遅延状態を生じる。

また、遅延モジュール１２Ａ、１２Ｂ、…は対照信号２３１１と参照信号２３２Ａ、２３２Ｂ、…を受けてそれらの信号の遅延状態を比較し、遅延モジュール１２Ａ、１２Ｂ、…の遅延パラメータを検出するための信号位相／周波数検知ユニット１２３Ａ、１２３Ｂ、…を含む。上述したように、遅延モジュール１２Ａ、１２Ｂ、…と位相／周波数検知ユニット１２３を組み合わせることで、ＰＶＴを検出する装置を構成することができる。

また、図１に示すように、五組の遅延モジュール１２Ａ、１２Ｂ、…は何れも対照ユニット１２１Ａ、１２１Ｂ、…を含む。なお、五組の対照ユニット１２１Ａ、１２１Ｂ、…は異なる遅延特性を有する遅延素子１２１１、１２１２、１２１３、１２１４、１２１５をそれぞれ含む。

異なる遅延特性を有する遅延素子１２１１、１２１２、１２１３、１２１４、１２１５は含まれた遅延素子の材料及び／又は直列に接続された遅延素子の数が異なることで、五組の遅延素子１２１１、１２１２、１２１３、１２１４、１２１５が互いに異なる遅延特性を有する。

便宜上のために、本発明の図式は五組の遅延素子１２１１、１２１２、１２１３、１２１４、１２１５における遅延素子の数の異なりにより、異なる遅延特性を有することを表す。しかしながら、当該五組の遅延素子１２１１、１２１２、１２１３、１２１４、１２１５が異なる遅延特性を有するようにする実施方式はこれに限定されない。

また、それぞれの五組の対照ユニット１２１Ａ、１２１Ｂ、…入力される各入力信号２２１は同位相である。言い換えれば、それぞれ五組の対照ユニット１２１を通った各入力信号２２１の間の遅延位相差はゼロである。それらの入力信号２２１がそれぞれ対照ユニット１２１Ａ、１２１Ｂ、…に供給され、異なる遅延特性を有する五組の遅延素子１２１１、１２１２、１２１３、１２１４、１２１５を通ることにより、五組の対照信号２３１１、２３１２、２３１３、２３１４、２３１５に互いに異なる位相を有する遅延状態を生じる。

即ち、各入力信号２２１がそれぞれ対照ユニット１２１Ａ、１２１Ｂ、…に供給され、異なる遅延特性を有する五組の遅延素子１２１１、１２１２、１２１３、１２１４、１２１５を通ることにより、五組の対照信号２３１１、２３１２、２３１３、２３１４、２３１５が互いに異なる位相を有する遅延状態を生じ、位相／周波数検知ユニット１２３により該当の五組の対照信号２３１１、２３１２、２３１３、２３１４、２３１５を受け、参照信号２３２との遅延状態を比較して、五組の遅延モジュール１２Ａ、１２Ｂ、…に対応する五組の遅延パラメータを生じる。

好ましい実施例において、遅延パラメータは特定の比較値を選ぶ。この特定の比較値は対照ユニットの遅延を参照ユニットの遅延で割る。つまり、比較値τを以下の式により算出する。
τ（P,V,T）＝ｄ_VAR(P,V,T)／ｄ_REF(P,V,T)

ここで、ｄ_VAR(P,V,T)は対照ユニットの遅延であり、ｄ_REF(P,V,T)は参照ユニットの遅延である。また、各遅延モジュールの参照ユニットの遅延ｄ_REF(P,V,T)は同一である一方、各遅延モジュールの可変の対照ユニットの遅延ｄ_VAR(P,V,T)は異なる。

信号位相／周波数制御モジュール１１は五組の遅延モジュール１２Ａ、１２Ｂ、…からの位相／周波数の前進又は遅延の信号を受け、この信号により現在の特定の比較値を検知し、この特定の比較値に対応する遅延モジュール及びその遅延状態により絶対遅延時間発生装置１０の遅延状態を検出することで、絶対遅延時間発生装置１０がＰＶＴ条件にある遅延補正信号を求めることができる。

図２に本発明に係る絶対遅延時間発生装置のより詳しい構成を示す。図２に示すように、本発明に係る絶対遅延時間発生装置１０における信号位相／周波数制御モジュール１１は補正信号発生パラメータを有する遅延状態データユニット１１１を含む。遅延状態データユニット１１１は補正信号発生パラメータと絶対遅延時間発生装置１０がＰＶＴ環境での遅延状態を比較し、補正信号２１を発生する。

本発明に係る絶対遅延時間発生装置１０はさらに遅延時間発生器（delay-timing generator）１３を含む。遅延時間発生器１３は信号位相／周波数制御モジュール１１に含まれる遅延状態データユニット１１１から補正信号を受け、この補正信号に基づいて遅延時間発生器自身の遅延状態を調整する。遅延時間発生器１３の出力は周期性発振周波数又は単純の信号遅延である。信号遅延の変更や調整はデジタル回路方式又はアナログ回路方式で制御することができる。デジタル回路方式は符号化や数字などで制御する。アナログ回路方式は電圧や電流で制御する。本実施例には、遅延時間発生器１３はデジタル発振信号を発生するデジタル制御発振器を例にして説明する。好ましい実施例において、デジタル制御発振器１３は可制御な遅延ライン１３１を含む。

デジタル制御発振器１３は補正信号２１を受けて、この補正信号２１に基づいて発振信号の遅延状態を調整する。詳しく言えば、デジタル制御発振器１３は補正信号２１を受けて、補正信号２１に基づいて可制御な遅延ラインの長さを調整し、信号が可制御な遅延ライン１３１を通っている際に生じる遅延状態を制御することで、絶対遅延時間発生装置１０の遅延状態を補正する。

上述のように、本発明に係る絶対遅延時間発生装置及び外部のＰＶＴが参照ユニットの安定性に影響を及ぼすことに対して考案された本発明の動的な補正方式によれば、異なるＰＶＴ条件のもとで各遅延モジュールの遅延パラメータを分析し、現在のＰＶＴ条件による絶対遅延時間発生装置に生じた遅延状態を検出し補正信号を発生し、ＰＶＴ条件が変っても、発振器が安定した状態で正確に動作するようにした。

上述のように、本発明に係る絶対遅延時間発生装置によれば、外部水晶体をクロック発生器の参照信号の発生源とすることなく、現在のＰＶＴ条件を動的に検知し直ちにシステム補正を行い、微小サイズのＩＣ回路においてＰＶＴ変化による生じる出力周波数のずれの欠点を克服することができる。

また、上述した実施態様は本発明の利点や効果を説明するための例示に過ぎず、本発明を限定するものではない。本発明の要旨を逸脱しない範囲において、当業者は本明細書に記載の実施形態に種々の修飾と変更を加えることが可能であることは言うまでもない。またそうした修飾や変更も本発明の範囲に含まれる。本発明の保護範囲は請求の範囲に記載の内容によるものである。

本発明に係る絶対遅延時間発生装置の基本ブロックの図である。 本発明に係る絶対遅延時間発生装置のより詳しい図である。

符号の説明

１０ 絶対遅延時間発生装置
１１ 信号位相／周波数制御モジュール
１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ 遅延モジュール
１３ 遅延時間発生器（デジタル制御発振器）
２１ 補正信号
２２ 入力信号
１１１ 遅延状態データユニット
１２１Ａ、１２１Ｂ、１２１Ｃ、１２１Ｄ、１２１Ｅ 対照ユニット
１２２Ａ、１２２Ｂ、１２２Ｃ、１２２Ｄ、１２２Ｅ 参照ユニット
１２３Ａ、１２３Ｂ、１２３Ｃ、１２３Ｄ、１２３Ｅ 信号位相／周波数検知ユニット
１３１ 可制御な遅延ライン
２２１ 対照ユニットに入力される入力信号
２２２ 参照ユニットに入力される入力信号
２３２ 参照信号
１２１１、１２１２、１２１３、１２１４、１２１５、１２２１ 遅延素子
２３１１、２３１２、２３１３、２３１４、２３１５ 対照信号

Claims (24)

1. それぞれプロセス／電圧／温度に対する遅延状態の変化特性が異なる対照ユニットと参照ユニット、及び信号位相／周波数検出ユニットを含み、入力信号が前記対照ユニットと前記参照ユニットのそれぞれを通って生じる遅延状態を前記信号位相／周波数検出ユニットで比較し、遅延パラメータを発生する遅延モジュールを１又は複数含み、
   前記遅延モジュールが１つである場合には、当該１つの前記遅延モジュールから受けた前記遅延パラメータに基づいて絶対遅延時間の遅延状態を検出し、前記遅延モジュールが複数ある場合には、当該複数の前記遅延モジュールから受けた複数の前記遅延パラメータを比較して絶対遅延時間の遅延状態を検出し、検出した前記遅延状態に応じた補正信号を発生する信号位相／周波数制御モジュールと、
   前記信号位相／周波数制御モジュールで発生した補正信号に基づいて発振信号の遅延状態を調整する遅延時間発生器と、を含み、
   前記遅延パラメータは、前記遅延モジュールから受けた位相及び／又は周波数のそれぞれプロセス／電圧／温度に対する変化特性に係る量子化された値である
   ことを特徴とする絶対遅延時間発生装置。
2. 前記遅延モジュールは複数の直列の遅延モジュール構成、単一のカウンタを基にする遅延モジュール構成、又は単一のフェーズロック回路を基にする遅延モジュール構成のうちのいずれからなるものであり、
   前記遅延モジュール構成の遅延モジュールにおける参照ユニットと対照ユニットとの遅延状態は互いにプロセス／電圧／温度に対する変化が異なり、位相相違又は周波数相違である
   ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
3. 前記遅延モジュールにおける対照ユニットと参照ユニットの数は参照ユニットと対照ユニットとの間、又は対照ユニットと対照ユニットとの間にプロセス／電圧／温度の変化による遅延状態の相違に応じるものであり、
   前記相違は位相相違又は周波数相違である
   ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
4. 前記信号位相／周波数制御モジュールは、絶対遅延時間発生装置の位相相違又は周波数相違を有する遅延状態に応じて補正信号を発生する遅延状態データユニットを含む
   ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
5. 前記遅延時間発生器は、補正信号を受け、この補正信号に基づいて絶対遅延時間発生装置自身の遅延状態を調整することにより、前記遅延時間発生器の出力が周期性発振周波数又は単純の信号遅延になる
   ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
6. 前記遅延時間発生器はデジタル回路方式又はアナログ回路方式で前記遅延時間発生装置の遅延状態を調整し、
   前記デジタル回路方式は符号化や数字などで制御し、
   前記アナログ回路方式は電圧や電流で制御する
   ことを特徴とする請求項１又は５に記載の絶対遅延時間発生装置。
7. 前記遅延時間発生器は、補正信号を受けて、補正信号に基づいて発振信号の遅延状態を調整するためのデジタル制御発振器である
   ことを特徴とする請求項５に記載の絶対遅延時間発生装置。
8. 前記デジタル制御発振器は遅延ラインを含み、補正信号を受けて、補正信号に基づいて遅延ラインの長さを調整することで、発振信号の遅延状態を補正する
   ことを特徴とする請求項７に記載の絶対遅延時間発生装置。
9. 前記対照ユニットと参照ユニットはそれぞれ入力信号を受け、それぞれ対照信号と参照信号を発生する
   ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
10. 前記対照ユニットが受けた入力信号と前記参照ユニットが受けた入力信号は同位相又は同周波数である
    ことを特徴とする請求項９に記載の絶対遅延時間発生装置。
11. 前記対照信号と参照信号は異なる位相又は周波数である
    ことを特徴とする請求項９に記載の絶対遅延時間発生装置。
12. 前記遅延モジュールは位相又は周波数信号である対照信号と参照信号との遅延状態を対照し、各遅延モジュールの遅延パラメータを発生するための信号位相／周波数検知ユニットを含む
    ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
13. 前記対照ユニットと参照ユニットは異なる遅延特性を有する遅延素子をそれぞれ含み、
    前記異なる遅延特性を有する遅延素子は対照信号と参照信号との遅延状態を発生する
    ことを特徴とする請求項３に記載の絶対遅延時間発生装置。
14. 前記対照ユニットと参照ユニットは異なる遅延特性を有する遅延素子をそれぞれ含み、
    前記対照ユニットと参照ユニットは材料による異なる遅延特性を有する遅延素子を含む
    ことを特徴とする請求項３に記載の絶対遅延時間発生装置。
15. 前記対照ユニットと参照ユニットは異なる遅延特性を提供するように、直列の数が異なる遅延素子をそれぞれ含み、
    前記対照ユニットに含まれた遅延素子と、前記参照ユニットに含まれた遅延素子とはそれぞれのプロセス／電圧／温度に対する遅延状態の変化特性が異なる
    ことを特徴とする請求項３に記載の絶対遅延時間発生装置。
16. 前記対照ユニットと参照ユニットは異なる遅延特性を提供するように、異なる回路構成を有する遅延素子をそれぞれ含む
    ことを特徴とする請求項３に記載の絶対遅延時間発生装置。
17. 前記遅延モジュールを複数備え、各対照ユニットは異なる遅延特性を有する遅延素子をそれぞれ含む
    ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
18. 前記遅延モジュールを複数備え、異なる遅延特性を有する各遅延素子は各対照信号の間に遅延状態を発生する
    ことを特徴とする請求項１７に記載の絶対遅延時間発生装置。
19. 前記遅延モジュールを複数備え、各対照ユニットは材料による異なる遅延特性を有する遅延素子をそれぞれ含む
    ことを特徴とする請求項１７に記載の絶対遅延時間発生装置。
20. 前記遅延モジュールを複数備え、各対照ユニットは直列数による異なる遅延特性を有する遅延素子をそれぞれ含む
    ことを特徴とする請求項１７に記載の絶対遅延時間発生装置。
21. 前記遅延モジュールを複数備え、各対照ユニットは回路構成による異なる遅延特性を有する遅延素子をそれぞれ含む
    ことを特徴とする請求項１７に記載の絶対遅延時間発生装置。
22. 前記遅延パラメータは位相及び／又は周波数の比較値である
    ことを特徴とする請求項１に記載の絶対遅延時間発生装置。
23. 前記比較値は
    τ（P,V,T）＝ｄ_VAR(P,V,T)／ｄ_REF(P,V,T)
    であり、
    ｄ_VAR(P,V,T)は可変の対照ユニットの遅延であり、
    ｄ_REF(P,V,T)は参照ユニットの遅延である
    ことを特徴とする請求項２２に記載の絶対遅延時間発生装置。
24. 前記信号位相／周波数制御モジュールは前記比較値を比較し、比較した比較値が遅延モジュールにおける対照ユニットの遅延状態を対応させることで、絶対遅延時間発生装置の遅延状態を検出する
    ことを特徴とする請求項２３に記載の絶対遅延時間発生装置。

Images