JP5245356B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5245356B2 JP5245356B2 JP2007280101A JP2007280101A JP5245356B2 JP 5245356 B2 JP5245356 B2 JP 5245356B2 JP 2007280101 A JP2007280101 A JP 2007280101A JP 2007280101 A JP2007280101 A JP 2007280101A JP 5245356 B2 JP5245356 B2 JP 5245356B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- conductive
- film
- mask
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 30
- 230000000116 mitigating effect Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 8
- 230000002040 relaxant effect Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims 3
- 239000007789 gas Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 238000000635 electron micrograph Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- -1 Ti and Ni Chemical compound 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、特にフローティングゲート型フラッシュメモリに適した半導体装置及びその製造方法に関する。
下記の特許文献１に、フローティングゲート型フラッシュメモリの製造方法が開示されている。フラッシュメモリの各セルを構成するＦＥＴは、第１のゲート絶縁膜、フローティングゲート、第２のゲート絶縁膜、及びコントロールゲートがこの順番に積層されたゲート構造を有する。
特許文献１に開示された方法では、１枚の基板上に高電圧用トランジスタと低電圧用トランジスタとを混在させるために、厚さの異なる２種類の素子分離絶縁膜をシリコン局所酸化（ＬＯＣＯＳ）により形成する。その過程で、素子分離絶縁膜の表面に段差が発生する。この段差部分に、多結晶シリコン等の意図しない残渣が残る場合がある。この残渣により、パーティクルが発生したり、ゲート分離が不十分になったりする。特許文献１に記載された発明では、素子分離絶縁膜の段差の近傍に、その後の工程で段差が形成されないように、多結晶シリコン膜のパターニング用のマスクや、第１のゲート絶縁膜のパターニング用のマスクを配置する。これにより、段差部に発生した残渣をオーバエッチングにより容易に除去することができる。
図１１Ａ〜図１１Ｄを参照して、従来のフラッシュメモリの製造方法について説明する。
図１１Ａに示すように、シリコンからなる基板２０の表層部に素子分離絶縁膜２１が形成され、図の横方向に周期的に配列した活性領域が画定されている。活性領域の表面に、第１のゲート絶縁膜２３が形成されている。第１のゲート絶縁膜２３の上にフローティングゲート２５ａが形成されている。図１１Ａ〜図１１Ｄでは、紙面に垂直な方向に電流が流れる。すなわち、紙面の手前と奥に、それぞれソース及びドレインが配置される。フローティングゲート２５ａの表面に第２のゲート絶縁膜３３が形成されている。
フローティングゲート２５ａの上方を通過し、活性領域と交差するように、図の横方向に延在する多結晶シリコンからなる導電パターン３５ａが形成されている。相互に隣り合うフローティングゲート２５ａの間隔が狭いため、導電パターン３５ａの上面は、フローティングゲート２５ａが周期的に配列する領域においては、ほぼ平坦である。ところが、最も端に配置されているフローティングゲート２５ａの、外側の縁に対応する部分には、段差が発生してしまう。
図１１Ｂに示すように、基板全面に、窒化シリコンからなる絶縁膜３８を形成する。図１１Ｃに示すように、絶縁膜３８を異方性エッチングすることにより、導電パターン３５ａの側面に保護膜３８ａを残す。このとき、最も外側のフローティングゲート２５ａの外側の縁に対応する位置に発生した段差部にも、導電パターンの残渣３８ｂが残る場合がある。
保護膜３８ａを形成した後、ソース、ドレイン、及び導電パターン３５ａへの不純物注入を行う。
図１１Ｄに示すように、導電パターン３５ａの露出した表面に、金属シリサイド膜４３を形成する。導電パターン３５ａと金属シリサイド膜４３との積層構造により、ワード線ＷＬが構成される。ワード線ＷＬは、各ＦＥＴのコントロールゲートを兼ねる。基板の全面に層間絶縁膜５０を形成する。層間絶縁膜５０を貫通し、ワード線ＷＬの端部に接続される導電プラグ５１を形成する。
導電パターン３５ａの表面のうち、残渣３８ｂが残っている領域には、金属シリサイド膜４３が形成されない。また、残渣３８ｂは、導電パターン３５ａへの不純物注入を阻害してしまう。導電プラグ５１は、残渣３８ｂが残っている箇所よりも端部側において、ワード線ＷＬに接続される。これらの要因により、導電プラグ５１から、各ＦＥＴのコントロールゲートまでのワード線ＷＬの抵抗が増大してしまう。ワード線の抵抗増大は、セルへの書き込み時間の遅延につながる。
上記課題を解決するための半導体装置は、
半導体基板と、
前記半導体基板に形成され、第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜と、
前記半導体基板の上方において、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電膜を含む第１の導電膜群と、
前記第１の方向に、前記第１の導電膜群に近接して、前記活性領域上には重ならないように前記素子分離絶縁膜上に設けられ、該第１の導電膜群に対向する側とは反対側に向かって、上面が階段状または連続的に低くなっている部位を有する段差緩和パターンと、
前記複数の第１の導電膜及び前記段差緩和パターンを覆う第１の絶縁膜と、
前記第１の絶縁膜を介して前記複数の第１の導電膜及び前記段差緩和パターンの上に形成され、前記第１の方向に延在する第２の導電膜と
を有する。
半導体基板と、
前記半導体基板に形成され、第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜と、
前記半導体基板の上方において、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電膜を含む第１の導電膜群と、
前記第１の方向に、前記第１の導電膜群に近接して、前記活性領域上には重ならないように前記素子分離絶縁膜上に設けられ、該第１の導電膜群に対向する側とは反対側に向かって、上面が階段状または連続的に低くなっている部位を有する段差緩和パターンと、
前記複数の第１の導電膜及び前記段差緩和パターンを覆う第１の絶縁膜と、
前記第１の絶縁膜を介して前記複数の第１の導電膜及び前記段差緩和パターンの上に形成され、前記第１の方向に延在する第２の導電膜と
を有する。
上記半導体装置の製造方法は、
（ａ）第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜の形成された半導体基板の上方に、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電パターン、及び最も外側に配置された少なくとも一方の前記第１の導電パターンよりもさらに外側に、前記活性領域上には重ならないように前記素子分離絶縁膜上に配置され、前記第１の方向と交差する第２の方向に延在する段差緩和パターンを形成する工程と、
（ｂ）前記段差緩和パターンの、前記第１の導電パターンから遠い方の一部の領域を薄くする工程と、
（ｃ）前記工程（ｂ）の後、前記半導体基板上に、前記第１の導電パターン及び前記段差緩和パターンを覆う第２の導電膜を形成する工程と
を含み、
前記工程（ｂ）は、
（ｂ１）前記段差緩和パターンの上面のうち、前記第１の導電パターンに近い方の一部の領域を第１のマスクパターンで覆う工程と、
（ｂ２）前記第１のマスクパターンをマスクとして、前記段差緩和パターンを厚さ方向の途中までエッチングする工程と、
（ｂ３）前記第１のマスクパターンを除去する工程と
を含む。
（ａ）第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜の形成された半導体基板の上方に、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電パターン、及び最も外側に配置された少なくとも一方の前記第１の導電パターンよりもさらに外側に、前記活性領域上には重ならないように前記素子分離絶縁膜上に配置され、前記第１の方向と交差する第２の方向に延在する段差緩和パターンを形成する工程と、
（ｂ）前記段差緩和パターンの、前記第１の導電パターンから遠い方の一部の領域を薄くする工程と、
（ｃ）前記工程（ｂ）の後、前記半導体基板上に、前記第１の導電パターン及び前記段差緩和パターンを覆う第２の導電膜を形成する工程と
を含み、
前記工程（ｂ）は、
（ｂ１）前記段差緩和パターンの上面のうち、前記第１の導電パターンに近い方の一部の領域を第１のマスクパターンで覆う工程と、
（ｂ２）前記第１のマスクパターンをマスクとして、前記段差緩和パターンを厚さ方向の途中までエッチングする工程と、
（ｂ３）前記第１のマスクパターンを除去する工程と
を含む。
上記半導体装置の他の製造方法は、
（ａ）第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜の形成された半導体基板の上方に、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電パターン、及び最も外側に配置された少なくとも一方の前記第１の導電パターンよりもさらに外側に、前記活性領域上には重ならないように前記素子分離絶縁膜上に配置され、前記第１の方向と交差する第２の方向に延在する段差緩和パターンを形成する工程と、
（ｃ）前記第１の導電パターン及び前記段差緩和パターンを覆うように、前記半導体基板の上に、第２の導電膜を形成する工程と、
（ｄ）前記第２の導電膜上に、前記第１の導電パターン及び前記段差緩和パターンと交差して前記第１の方向に延在し、前記第２の方向に配列された第２のマスクパターンを形成する工程と、
（ｅ）前記第２のマスクパターンをマスクとして、前記第２の導電膜、前記第１の導電パターン、及び前記段差緩和パターンを一括エッチングすることにより、該第２の導電膜からなる第２の導電パターンを残すとともに、前記第１の導電パターン及び前記段差緩和パターンの一部分を、該第２の導電パターンと交差する領域にのみ残す工程と、
（ｆ）前記第２のマスクパターンを除去する工程と
を有し、
前記工程（ａ）の前に、さらに、
（ｐ）前記半導体基板の表面上に、前記第１の導電パターン及び前記段差緩和パターンとなる第１の導電膜を形成する工程と、
（ｑ）前記段差緩和パターンとなる部分の、前記第１の導電パターンから遠い方の一部の領域を薄くする工程と
を含み、前記工程（ａ）において、前記第１の導電膜をパターニングすることにより前記第１の導電パターン及び前記段差緩和パターンを形成する。
（ａ）第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜の形成された半導体基板の上方に、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電パターン、及び最も外側に配置された少なくとも一方の前記第１の導電パターンよりもさらに外側に、前記活性領域上には重ならないように前記素子分離絶縁膜上に配置され、前記第１の方向と交差する第２の方向に延在する段差緩和パターンを形成する工程と、
（ｃ）前記第１の導電パターン及び前記段差緩和パターンを覆うように、前記半導体基板の上に、第２の導電膜を形成する工程と、
（ｄ）前記第２の導電膜上に、前記第１の導電パターン及び前記段差緩和パターンと交差して前記第１の方向に延在し、前記第２の方向に配列された第２のマスクパターンを形成する工程と、
（ｅ）前記第２のマスクパターンをマスクとして、前記第２の導電膜、前記第１の導電パターン、及び前記段差緩和パターンを一括エッチングすることにより、該第２の導電膜からなる第２の導電パターンを残すとともに、前記第１の導電パターン及び前記段差緩和パターンの一部分を、該第２の導電パターンと交差する領域にのみ残す工程と、
（ｆ）前記第２のマスクパターンを除去する工程と
を有し、
前記工程（ａ）の前に、さらに、
（ｐ）前記半導体基板の表面上に、前記第１の導電パターン及び前記段差緩和パターンとなる第１の導電膜を形成する工程と、
（ｑ）前記段差緩和パターンとなる部分の、前記第１の導電パターンから遠い方の一部の領域を薄くする工程と
を含み、前記工程（ａ）において、前記第１の導電膜をパターニングすることにより前記第１の導電パターン及び前記段差緩和パターンを形成する。
段差緩和パターンを配置することにより、その上に配置される第２の導電膜の上面に発生する段差を緩やかに、または低くすることができる。このため、第２の導電膜の側面上にサイドウォール保護膜を形成する際に、上面の段差部分に残渣が残りにくくなる。残渣が残ると、第２の導電膜の上面のシリサイド化の妨げになるが、残渣が残りにくいため、第２の導電膜の上面全域に、再現性よく金属シリサイドを形成することができる。
図１に、第１の実施例によるフラッシュメモリの等価回路図を示す。複数のワード線ＷＬが図の横方向に延在し、複数のビット線ＢＬが図の縦方向に延在する。ワード線ＷＬとビット線ＢＬとの交差箇所にフローティングゲート型ＦＥＴ２７が配置されている。ＦＥＴ２７は、ドレインＤ、ソースＳ、フローティングゲートＦＧ、及びコントロールゲートＣＧを含む。ドレインＤは、対応するビット線ＢＬに接続され、コントロールゲートＣＧは、対応するワード線ＷＬに接続されている。各ＦＥＴ２７のソースは、ソース線ＳＬに接続されている。
情報書き込み時には、例えばソース線ＳＬを０Ｖ、書き込み対象セルのビット線ＢＬを５Ｖ、書き込み対象セルのワード線ＷＬを１０Ｖとする。これにより、チャネルホットエレクトロンがフローティングゲートＦＧに注入され、書き込みが行われる。情報読み出し時には、例えばソース線ＳＬを０Ｖ、読み出し対象セルのワード線ＷＬを５Ｖとし、読み出し対象セルのビット線ＢＬに現れる電気信号をセンスアンプで検出する。一括消去時には、例えばソース線ＳＬを５Ｖ、ワード線ＷＬを−１０Ｖ、ビット線ＢＬをフローティング状態にする。これにより、フローティングゲートＦＧに蓄積されていた電子が、ファウラノルドハイム（ＦＮ：Fowler-Nordheim）トンネル現象によりソースに引き抜かれる。
図２に、第１の実施例によるフラッシュメモリの部分平面図を示す。基板表面をＸＹ面とし、法線方向をＺ軸とするＸＹＺ直交座標系を定義する。Ｙ軸方向に延在する複数の活性領域２２が、Ｘ軸方向に周期的に配列している。Ｘ軸方向に延在する複数のワード線ＷＬが、Ｙ軸方向に周期的に配列している。ワード線ＷＬと活性領域２２との交差箇所に、フローティングゲート型ＦＥＴ２７が配置される。
ＦＥＴ２７は、フローティングゲートＦＧ、コントロールゲートＣＧ、ソースＳ、及びドレインＤを含む。Ｘ軸方向に隣り合うＦＥＴ２７のコントロールゲートＣＧは相互に連続し、ワード線ＷＬを構成する。フローティングゲートＦＧは、ワード線ＷＬの下方に配置されており、隣のＦＥＴ２７のフローティングゲートＦＧから離隔されている。
活性領域２２のうち、ワード線ＷＬの一方の側の領域がソースＳとされ、他方の側の領域がドレインＤとされている。ドレインＤは、ビアホールＨＢＬを介して、上層のビット線ＢＬ（図１）に接続され、ソースＳは、ビアホールＨＳＬを介して上層のソース線ＳＬ（図１）に接続されている。ビット線ＢＬは、図１に示したように、ワード線ＷＬと直交する方向、すなわちＹ軸方向に延在する。ソース線ＳＬは、ワード線ＷＬと平行な方向、すなわちＸ軸方向に延在する。
最も外側に配置された活性領域２２（図２において最も右側に配置された活性領域）よりもさらに外側の、ワード線ＷＬの下方に、段差緩和パターン２５ｂが配置されている。段差緩和パターン２５ｂの平面形状は、例えば各ＦＥＴ２７のフローティングゲートＦＧの平面形状と同一である。また、段差緩和パターン２５ｂと、それに最近接のＦＥＴ２７のフローティングゲートＦＧとの間隔は、Ｘ軸方向に隣り合う２つのＦＥＴ２７のフローティングゲートＦＧの間隔と等しい。
次に、図３Ａｙ〜図３Ｑｘを参照して、第１の実施例によるフラッシュメモリの製造方法について説明する。図３Ａｙは、図２の一点鎖線３Ａ−３Ａにおける断面に相当する。
図３Ａｙに示すように、シリコンからなる半導体基板２０の表層部に、シャロートレンチアイソレーション（ＳＴＩ）構造の素子分離絶縁膜２１を形成し、Ｙ軸方向に延在する複数の活性領域２２を画定する。活性領域２２にｎ型ウェル２４Ｎを形成し、さらにｎ型ウェル２４Ｎよりも浅いｐ型ウェル２４Ｐを形成する。ウェル形成後、活性領域２２の表面に、酸化シリコンからなる第１のゲート絶縁膜２３を形成する。第１のゲート絶縁膜２３は、例えば、酸化性ガスとしてＮ２Ｏを用い、温度１０００℃で基板表面を熱酸化することにより形成される。第１のゲート絶縁膜２３の厚さは、ＦＮトンネル現象によりフローティングゲートＦＧから電子を引き出すことができる程度であり、例えば１０ｎｍである。
図３Ｂｙに示すように、基板上に、ドープドアモルファスシリコンからなる第１の導電膜２５を形成する。第１の導電膜２５は、例えば、原料ガスとしてＳｉＨ４とＰＨ３とを用い、基板温度を５３０℃とした化学気相成長（ＣＶＤ）により形成される。第１の導電膜２５の厚さは、例えば１１０ｎｍである。
図３Ｃｙ及び図３Ｃｚに示すように、第１の導電膜２５をパターニングして、第１の導電パターン２５ａ及び段差緩和パターン２５ｂを形成する。図３Ｃｚは平面図であり、図３Ｃｚの一点鎖線３Ｃｙ−３Ｃｙにおける断面が図３Ｃｙに相当する。第１の導電膜２５のパターニングは、例えば、誘導結合型プラズマエッチング装置を用い、エッチングガスをＨＢｒとＣｌ２との混合ガスとし、圧力を１．３Ｐａ（１０ｍＴｏｒｒ）として行うことができる。
第１の導電パターン２５ａは、活性領域２２に対応して配置され、活性領域２２よりも広い幅を有し、Ｘ軸方向に関して活性領域２２を内包する。すなわち、第１の導電パターン２５ａは、Ｙ軸方向に延在し、Ｘ軸方向に周期的に配置される。段差緩和パターン２５ｂは、最も外側の第１の導電パターン２５ａよりもさらに外側に配置されている。段差緩和パターン２５ｂは、素子分離絶縁膜２１の上に配置される。段差緩和パターン２５ｂと最も外側の第１の導電パターン２５ａとの間隔は、相互に隣り合う第１の導電パターン２５ａの間隔と等しい。また、段差緩和パターン２５ｂの平面形状は、第１の導電パターン２５ａの平面形状と同一である。なお、段差緩和パターン２５ｂの平面形状は、必ずしも第１の導電パターン２５ａの平面形状と同一である必要はない。例えば、第１の導電パターン２５ａより太くしてもよい。また、段差緩和パターン２５ｂの下に、活性領域を形成しておいてもよい。
図３Ｄｙに示すように、第１の導電パターン２５ａ、及び第１の導電パターン２５ａの間の領域を覆うレジストパターン３０を形成する。レジストパターン３０は、最も外側の第１の導電パターン２５ａの上面から、段差緩和パターン２５ｂの上面の一部の領域まで広がっている。すなわち、レジストパターン３０は、段差緩和パターン２５ｂの上面のうち、第１の導電パターン２５ａに近い方の一部の領域を覆う。
図３Ｅｙに示すように、レジストパターン３０をマスクとして、段差緩和パターン２５ｂを、厚さ方向の途中までエッチングして薄くする。段差緩和パターン２５ｂのエッチングは、第１の導電膜２５のパターニングの条件と同一である。エッチング後、レジストパターン３０を除去する。段差緩和パターン２５ｂの、第１の導電パターン２５ａから遠い方の一部を薄くすることにより、段差緩和パターン２５ｂの上面に、第１の導電パターン２５ａ側の縁から他方の縁に向かって、階段状に低くなる段差が形成される。さらに、段差緩和パターン２５ｂの、外側の縁（図３Ｅｙにおいて右側の縁）に対応する部分の段差が低くなる。
図３Ｆｙに示すように、第１の導電パターン２５ａ及び段差緩和パターン２５ｂの表面上に、第２のゲート絶縁膜３３を形成する。第２のゲート絶縁膜３３は、酸化シリコン膜、窒化シリコン膜、及び酸化シリコン膜がこの順番に積層された３層構造を有する。以下、第２のゲート絶縁膜３３の形成方法について説明する。
まず、第１の導電パターン２５ａ及び段差緩和パターン２５ｂの上に、ＣＶＤにより酸化シリコン膜を形成する。酸化シリコン膜の堆積は、原料ガスとしてＳｉＨ２Ｃｌ２とＯ２とを用い、基板温度を７００℃として行う。この酸化シリコン膜の表面上に、ＣＶＤにより窒化シリコン膜を堆積させる。窒化シリコン膜の堆積は、原料ガスとしてＳｉＨ２Ｃｌ２とＮＨ３とを用い、基板温度を７００℃として行う。堆積した窒化シリコン膜の表層部を熱酸化することにより、酸化シリコン膜を形成する。これにより、第２のゲート絶縁膜３３が形成される。
図３Ｇｙに示すように、第２のゲート絶縁膜３３が形成された第１の導電パターン２５ａ及び段差緩和パターン２５ｂを覆うように、基板全面に多結晶シリコンからなる第２の導電膜３５を形成する。第２の導電膜３５の堆積は、原料ガスとしてＳｉＨ４を用い、基板温度を６２０℃としたＣＶＤにより行うことができる。
第２の導電膜３５の厚さは、相互に隣り合う第１の導電パターン２５ａの間隔の１／２以上である。このため、相互に隣り合う第１の導電パターン２５ａの間の領域、及び第１の導電パターン２５ａと段差緩和パターン２５ｂとの間の領域は、第２の導電膜３５で充填され、これらの領域上の第２の導電膜３５の上面はほぼ平坦になる。段差緩和パターン２５ｂと最も外側の第１の導電パターン２５ａとの間隔を、相互に隣り合う第１の導電パターン２５ａの間隔と等しくしたが、必ずしも等しくする必要はない。段差緩和パターン２５ｂと最も外側の第１の導電パターン２５ａとの間の領域上において、第２の導電膜３５の上面がほぼ平坦になればよい。例えば、この間隔を、第２の導電膜３５の厚さの２倍以下にすればよい。
段差緩和パターン２５ｂの上面に形成された段差、及び段差緩和パターン２５ｂの外側の縁に対応する段差を反映して、第２の導電膜３５の上面に段差が発生する。
図３Ｈｙ及び図３Ｈｚに示すように、第２の導電膜３５の上面の一部をレジストパターン３７で覆う。図３Ｈｚは平面図であり、図３Ｈｚの一点鎖線３Ｈｙ−３Ｈｙにおける断面が図３Ｈｙに相当する。レジストパターン３７は、図２に示したワード線ＷＬに整合する平面形状を有する。レジストパターン３７の各々は、Ｘ軸方向に延在し、第１の導電パターン２５ａ及び段差緩和パターン２５ｂと交差する。
レジストパターン３７をマスクとして、第２の導電膜３５、第２のゲート絶縁膜３３、第１の導電パターン２５ａ、及び段差緩和パターン２５ｂをエッチングする。第２の導電膜３５、第１の導電パターン２５ａ、及び段差緩和パターン２５ｂのエッチングは、誘導結合型プラズマエッチング装置を用い、エッチングガスとしてＨＢｒとＣｌ２とを用いて行う。第２のゲート絶縁膜３３のエッチングは、エッチングガスとしてＣＦ４を用いる。エッチング後、レジストパターン３７を除去する。
図３Ｉｙ、図３Ｉｘ、及び図３Ｉｚに示すように、Ｘ軸方向に延在する複数の第２の導電パターン３５ａが形成される。図３Ｉｚは平面図であり、図３Ｉｚの一点鎖線３Ｉｙ−３Ｉｙ、及び一点鎖線３Ｉｘ−３Ｉｘにおける断面が、それぞれ図３Ｉｙ及び図３Ｉｘに相当する。
第２の導電パターン３５ａの下にのみ、第２のゲート絶縁膜３３、第１の導電パターン２５ａ、及び段差緩和パターン２５ｂが残る。図３Ｉｘに示すように、第１の導電パターン２５ａの、Ｘ軸に平行な側面は、第２の導電パターン３５ａの側面に整合する。
図３Ｊｘに示すように、第２の導電パターン３５ａの両側の活性領域２２の表層部に、ｎ型不純物をイオン注入することにより、ソースＳ及びドレインＤのエクステンション領域を形成する。このとき、第２の導電パターン３５ａにもｎ型不純物が導入される。
図３Ｋｙ及び図３Ｋｘに示すように、第２の導電パターン３５ａを覆うように、基板全面に窒化シリコンからなる絶縁膜３８を形成する。この絶縁膜３８の堆積は、原料ガスとしてＳｉＨ２Ｃｌ２とＮＨ３とを用い、基板温度を７００℃としたＣＶＤにより行う。絶縁膜３８の厚さは、例えば１００ｎｍである。
絶縁膜３８を異方性エッチングする。このエッチングは、例えば、容量結合型プラズマエッチング装置を用い、エッチングガスをＣＨＦ３、Ａｒ、及びＯ２とし、圧力を６．７Ｐａ（５０ｍＴｏｒｒ）として行う。
図３Ｌｙ及び図３Ｌｘに示すように、第２の導電パターン３５ａ、第１の導電パターン２５ａ、及び段差緩和パターン２５ｂの側面上に、窒化シリコンからなるサイドウォール保護膜３８ａが残る。段差緩和パターン２５ｂの上面に段差が形成されており、第１の導電パターン２５ａとは反対側の一部の領域が薄くなっているため、段差緩和パターン２５ｂの縁の段差が低くなっている。このため、第２の導電パターン３８ａの上面に発生する段差も低くなる。これにより、第２の導電パターン３８ａの上面の段差部分に、絶縁膜３８の残渣が残りにくい。
図３Ｍｘに示すように、第２の導電パターン３５ａ及びサイドウォール保護膜３８ａ等をマスクとして、活性領域２２の表層部にｎ型不純物をイオン注入することにより、ソースＳ及びドレインＤの深い領域を形成する。このとき、第２の導電パターン３５ａにもｎ型不純物が導入される。
図３Ｎｙ及び図３Ｎｘに示すように、基板全面にＣｏ膜４０をスパッタリングにより形成する。なお、Ｃｏに代えて、シリコンとシリサイド化物を形成する他の金属、例えばＴｉ、Ｎｉ等を用いてもよい。
図３Ｏｙ及び図３Ｏｘに示すように、５００℃で熱処理することにより、Ｃｏ膜４０と第２の導電パターン３５ａとの界面に金属シリサイド膜４３を形成する。さらに、ソースＳ及びドレインＤの表面にも、金属シリサイド膜４３が形成される。
図３Ｐｙ及び図３Ｐｘに示すように、未反応のＣｏ膜４０を除去する。Ｃｏ膜の除去は、アンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより行う。図３Ｐｙに示した、第２の導電パターン３５ａと、その上の金属シリサイド膜４３との２層が、ワード線ＷＬを構成する。図３Ｐｘに示したように、第１の導電パターン２５ａがフローティングゲートＦＧとなり、第２の導電パターン３３と、その上の金属シリサイド膜３５ａとがコントロールゲートＣＧとなる。
図３Ｑｙ及び図３Ｑｘに示すように、基板全面に第１層目の層間絶縁膜６０を形成する。層間絶縁膜６０に、ソースＳを露出させるビアホールＨＳＬ、及びドレインＤを露出させるビアホールＨＢＬを形成する。これらのビアホール内に、導電プラグを充填する。層間絶縁膜６０の上にソース線ＳＬを形成する。ソース線ＳＬは、ビアホールＨＳＬ内の導電プラグを介してソースＳに接続される。
ソース線ＳＬ及び層間絶縁膜６０の上に、２層目の層間絶縁膜６１を形成する。層間絶縁膜６１に、ビアホールＨＢＬを形成し、内部に導電プラグを充填する。層間絶縁膜６１の上に、ビット線ＢＬを形成する。ビット線ＢＬは、ビアホールＨＢＬ内の導電プラグを介して、ドレインＤに接続される。
上記第１の実施例では、段差緩和パターン２５ｂの上面に、ＦＥＴ２７側の縁から、ワード線ＷＬの端部側の縁に向かって低くなるような段差が形成されている。このため、段差１つあたりの高さが低くなり、図３Ｌｙ及び図３Ｌｘに示した異方性エッチング時における残渣の発生を抑制することができる。このように、段差緩和パターン２５ｂは、第２の導電パターン３５ａの上面の段差を緩和させる。このため、図３Ｏｙに示したように、第２の導電パターン３５ａの上面に、その端部からＦＥＴ２７上の領域まで連続する金属シリサイド膜４３を形成することができる。
サイドウォール保護膜３８ａは、フローティングゲートＦＧに蓄積された電子の、外部への流出を抑制し、良好な保持特性を確保する。
図４Ａに、第１の実施例による方法で作製したワード線の電子顕微鏡写真を示す。ワード線は、図の中央に縦方向に延在しており、その側面にサイドウォール保護膜が形成されていることがわかる。ワード線の上面に段差は観測されるが、全面に金属シリサイド膜が形成されている。
図４Ｂに、段差緩和パターン２５ｂに段差を形成しないで作製したワード線の電子顕微鏡写真を示す。ワード線の上面の段差部分に、金属シリサイド膜が形成されていない領域が観測された。
図５に、ワード線の抵抗の累積確率の標準偏差を示す。横軸はワード線の抵抗を単位「Ω」で表し、縦軸は累積確率の標準偏差を表す。図中の四角記号が、第１の実施例による方法で作製したワード線の抵抗の分布を示し、菱形記号が、図４Ｂに示した試料のワード線の抵抗の分布を示す。第１の実施例の方法を採用することにより、再現性よく、低抵抗のワード線が得られることが確認された。
次に、図６Ａ〜図６Ｃを参照して、第２の実施例によるフラッシュメモリの製造方法について説明する。
図６Ａは、第１の実施例の図３Ｄｙに示した段階の構造に対応する。第１の実施例では、レジストパターン３０の側面がほぼ垂直に形成されていたが、第２の実施例では、レジストパターン３０Ａの側面が、縁に近づくに従って低くなるように傾斜している。このようなレジストパターン３０Ａは、例えば露光時にピントをやや外すことにより形成される。
図６Ｂに示すように、レジストパターン３０Ａをマスクとして、段差緩和パターン２５ｂを、厚さ方向の途中までエッチングする。レジストパターン３０Ａも少しずつエッチングされるため、段差緩和パターン２５ｂの上面は、レジストパターン３０Ａの側面の形状を引き継いで、傾斜した段差面を有することになる。
図６Ｃに示すように、レジストパターン３０Ａを除去する。その後の工程は、第１の実施例の図３Ｆｙに示した第２のゲート絶縁膜３３を形成する工程以降の工程と同一である。
第２の実施例では、段差緩和パターン２５ｂの上面に形成される段差面が、内側の縁から外側の縁に向かって低くなるように傾斜する。
次に、図７Ａ〜図７Ｅを参照して、第３の実施例によるフラッシュメモリの製造方法について説明する。
図７Ａは、第１の実施例の図３Ｄｙに示した段階の構造と同一である。図７Ｂに示すように、レジストパターン３０をマスクとして、段差緩和パターン２５ｂの一部を、厚さ方向の途中までエッチングする。
図７Ｃに示すように、レジストパターン３０の表層部を、Ｏ２を用いて薄くアッシングする。これにより、段差緩和パターン２５ｂの上に配置されている側面が後退する。この後退量は、側面が段差緩和パターン２５ｂから外れない程度とする。
図７Ｄに示すように、側面が後退したレジストパターン３０をマスクとして、段差緩和パターン２５ｂを、さらに厚さ方向の途中までエッチングする。レジストパターン３０の側面の後退と、段差緩和パターン２５ｂのエッチングとを繰り返すことにより、段差緩和パターン２５ｂの上面に複数の段差を形成することができる。最後に、図７Ｅに示すように、レジストパターン３０を除去する。その後の工程は、第１の実施例の図３Ｆｙに示した第２のゲート絶縁膜３３を形成する工程以降の工程と同一である。
第３の実施例では、段差緩和パターン２５ｂの上面に複数の段差が形成されるため、１つ当たりの段差を低くすることができる。
次に、図８Ａ〜図８Ｄを参照して、第４の実施例によるフラッシュメモリの製造方法について説明する。
図８Ａは、第１の実施例の図３Ｄｙに示した段階の構造と同一である。図８Ｂに示すように、レジストパターン３０をマスクとして、段差緩和パターン２５ｂの一部を、厚さ方向の途中まで異方性エッチングする。引き続いて、図８Ｃに示すように、段差緩和パターン２５ｂを、厚さ方向の途中まで等方性エッチングする。エッチング後、レジストパターン３０を除去する。その後の工程は、第１の実施例の図３Ｆｙに示した第２のゲート絶縁膜３３を形成する工程以降の工程と同一である。
異方性エッチングを行った後に等方性エッチングを行うことにより、段差緩和パターン２５ｂの上面に形成される段差の段差面を緩やかな斜面にすることができる。
次に、図９Ａ〜図９Ｄを参照して、第５の実施例によるフラッシュメモリの製造方法について説明する。
図９Ａは、第１の実施例の図３Ｄｙに示した段階の構造と同一である。図９Ｂに示すように、レジストパターン３０をマスクとして、段差緩和パターン２５ｂの一部を、厚さ方向の途中まで等方性エッチングする。引き続いて、図９Ｃに示すように、段差緩和パターン２５ｂの一部を、厚さ方向の途中まで異方性エッチングする。図９Ｄに示すように、レジストパターン３０を除去する。
等方性エッチングを行った後、異方性エッチングを行うことにより、段差緩和パターン２５ｂの上面に形成される段差を緩やかにすることができる。
上記第２〜第５の実施例では、段差緩和パターン２５ｂの上面に形成される段差が緩やかになるか、または１段当たりの高さが低くなる。これに対応して、段差緩和パターン２５ｂの外側の縁に対応する段差を、より低くすることが可能になる。このため、段差緩和パターン２５ｂの上に配置される第２の導電パターン（図３Ｉｙに示された第２の導電パターン３５ａに相当）の上面に形成される段差を緩やかに、または低くすることが可能になる。これにより、第２の導電パターン３５ａの上に形成される金属シリサイド膜（図３Ｏｙに示した金属シリサイド膜４３に相当）を連続的に形成することができる。
次に、図１０Ａ〜図１０Ｅを参照して、第６の実施例によるフラッシュメモリの製造方法について説明する。図１０Ａは、第１の実施例の図３Ｂｙの段階の構造と同一である。
図１０Ｂに示すように、第１の導電膜２５の上にレジストパターン５０を形成する。第１の導電膜２５のうち段差緩和パターン２５ｂとなる領域のうち、ＦＥＴが配置されるべき領域側の一部を覆うとともに、ＦＥＴが配置される領域全面を覆う。
図１０Ｃに示すように、レジストパターン５０をマスクとして、第１の導電膜２５の一部を、その厚さ方向の途中までエッチングする。その後、レジストパターン５０を除去する。
図１０Ｄに示すように、第１の導電膜２５の上に、新たにレジストパターン５１を形成する。レジストパターン５１は、第１の実施例の図３Ｃｚに示した第１の導電パターン２５ａ及び段差緩和パターン２５ｂの平面形状に対応する。レジストパターン５１をマスクとして、第１の導電膜２５をエッチングする。その後、レジストパターン５１を除去する。
図１０Ｅに示すように、第１の導電パターン２５ａ及び段差緩和パターン２５ｂが形成される。第１の実施例では、段差緩和パターン２５ｂを形成した後、その上面に段差を形成したが、第６の実施例では、第１の導電膜２５をパターニングする前に、段差緩和パターン２５ｂになるべき領域に段差を形成しておく。このように、事前に段差を形成しても、第１の実施例と同様の効果が得られる。第１の導電膜２５の上面への段差の形成は、第１の実施例による方法に限らず、第２〜第５の実施例による方法を適用してもよい。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 半導体基板
２１ 素子分離絶縁膜
２２ 活性領域
２３ 第１のゲート絶縁膜
２４Ｎ ｎ型ウェル
２４Ｐ ｐ型ウェル
２５ 第１の導電膜
２５ａ 第１の導電パターン
２５ｂ 段差緩和パターン
２７ ＦＥＴ
３０、３７、５０、５１ レジストパターン
３３ 第２のゲート絶縁膜
３５ 第２の導電膜
３５ａ 第２の導電パターン
３８ 絶縁膜
３８ａ サイドウォール保護膜
４０ Ｃｏ膜
４３ 金属シリサイド膜
Ｓ ソース
Ｄ ドレイン
ＦＧ フローティングゲート
ＣＧ コントロールゲート
ＷＬ ワード線
ＢＬ ビット線
ＳＬ ソース線
ＨＢＬ、ＨＳＬ ビアホール
２１ 素子分離絶縁膜
２２ 活性領域
２３ 第１のゲート絶縁膜
２４Ｎ ｎ型ウェル
２４Ｐ ｐ型ウェル
２５ 第１の導電膜
２５ａ 第１の導電パターン
２５ｂ 段差緩和パターン
２７ ＦＥＴ
３０、３７、５０、５１ レジストパターン
３３ 第２のゲート絶縁膜
３５ 第２の導電膜
３５ａ 第２の導電パターン
３８ 絶縁膜
３８ａ サイドウォール保護膜
４０ Ｃｏ膜
４３ 金属シリサイド膜
Ｓ ソース
Ｄ ドレイン
ＦＧ フローティングゲート
ＣＧ コントロールゲート
ＷＬ ワード線
ＢＬ ビット線
ＳＬ ソース線
ＨＢＬ、ＨＳＬ ビアホール
Claims (13)
- 半導体基板と、
前記半導体基板に形成され、第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜と、
前記半導体基板の上方において、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電膜を含む第１の導電膜群と、
前記第１の方向に、前記第１の導電膜群に近接して、前記活性領域上には重ならないように前記素子分離絶縁膜上に設けられ、該第１の導電膜群に対向する側とは反対側に向かって、上面が階段状または連続的に低くなっている部位を有する段差緩和パターンと、
前記複数の第１の導電膜及び前記段差緩和パターンを覆う第１の絶縁膜と、
前記第１の絶縁膜を介して前記複数の第１の導電膜及び前記段差緩和パターンの上に形成され、前記第１の方向に延在する第２の導電膜と
を有することを特徴とする半導体装置。 - さらに、
前記第２の導電膜、及び前記複数の第１の導電膜と前記段差緩和パターンの側面上に形成され絶縁材料からなるサイドウォール保護膜と、
前記第２の導電膜の上面上に形成された金属シリサイド膜と
を有する請求項１に記載の半導体装置。 - 前記段差緩和パターンの前記上面の高さは、前記第１の導電膜に対向する前記段差緩和パターンの第１端から、前記第１の導電膜に対向する側とは反対側の前記段差緩和パターンの第２端に向かって低くなっていることを特徴とする請求項１または２に記載の半導体装置。
- （ａ）第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜の形成された半導体基板の上方に、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電パターン、及び最も外側に配置された少なくとも一方の前記第１の導電パターンよりもさらに外側に、前記活性領域上には重ならないように前記素子分離絶縁膜上に配置され、前記第１の方向と交差する第２の方向に延在する段差緩和パターンを形成する工程と、
（ｂ）前記段差緩和パターンの、前記第１の導電パターンから遠い方の一部の領域を薄くする工程と、
（ｃ）前記工程（ｂ）の後、前記半導体基板上に、前記第１の導電パターン及び前記段差緩和パターンを覆う第２の導電膜を形成する工程と
を含み、
前記工程（ｂ）は、
（ｂ１）前記段差緩和パターンの上面のうち、前記第１の導電パターンに近い方の一部の領域を第１のマスクパターンで覆う工程と、
（ｂ２）前記第１のマスクパターンをマスクとして、前記段差緩和パターンを厚さ方向の途中までエッチングする工程と、
（ｂ３）前記第１のマスクパターンを除去する工程と
を含むことを特徴とする半導体装置の製造方法。 - （ｄ）前記第２の導電膜上に、前記第１の導電パターン及び前記段差緩和パターンと交差して前記第１の方向に延在し、前記第２の方向に配列された第２のマスクパターンを形成する工程と、
（ｅ）前記第２のマスクパターンをマスクとして、前記第２の導電膜、前記第１の導電パターン、及び前記段差緩和パターンをエッチングすることにより、該第２の導電膜からなる第２の導電パターンを残すとともに、前記第１の導電パターン及び前記段差緩和パターンの一部分を、該第２の導電パターンと交差する領域にのみ残す工程と、
（ｆ）前記第２のマスクパターンを除去する工程と、
（ｇ）前記第２の導電パターン、及び該第２の導電パターンの下に残っている前記第１の導電パターンと段差緩和パターンとの側面上に、絶縁材料からなるサイドウォール保護膜を形成する工程と、
（ｈ）前記第２の導電パターンの上に、前記第２の導電パターンと反応することでシリサイド化物を形成する金属からなる第３の導電膜を形成する工程と、
（ｉ）前記第２の導電パターンと前記第３の導電膜とを反応させて、該第２の導電パターンの上面上に金属シリサイド膜を形成する工程と
をさらに有する請求項４に記載の半導体装置の製造方法。 - 前記工程（ｂ２）の後、工程（ｂ３）の前に、さらに、
前記第１のマスクパターンの表層部をエッチングして、該第１のマスクパターンの端面を、該端面が前記段差緩和パターンの上面から外れない位置まで後退させる工程と、
端面が後退した前記第１のマスクパターンをマスクとして、前記段差緩和パターンを厚さ方向の途中までエッチングする工程と
を含む請求項４または５に記載の半導体装置の製造方法。 - 前記工程（ｂ２）において、前記段差緩和パターンの等方性エッチングと異方性エッチングとの両方を行う請求項４乃至６のいずれか１項に記載の半導体装置の製造方法。
- （ａ）第１の方向に並ぶ複数の活性領域を画定する素子分離絶縁膜の形成された半導体基板の上方に、前記複数の活性領域の各活性領域上に各々配置されて前記第１の方向に配列された複数の第１の導電パターン、及び最も外側に配置された少なくとも一方の前記第１の導電パターンよりもさらに外側に、前記活性領域上には重ならないように前記素子分離絶縁膜上に配置され、前記第１の方向と交差する第２の方向に延在する段差緩和パターンを形成する工程と、
（ｃ）前記第１の導電パターン及び前記段差緩和パターンを覆うように、前記半導体基板の上に、第２の導電膜を形成する工程と、
（ｄ）前記第２の導電膜上に、前記第１の導電パターン及び前記段差緩和パターンと交差して前記第１の方向に延在し、前記第２の方向に配列された第２のマスクパターンを形成する工程と、
（ｅ）前記第２のマスクパターンをマスクとして、前記第２の導電膜、前記第１の導電パターン、及び前記段差緩和パターンを一括エッチングすることにより、該第２の導電膜からなる第２の導電パターンを残すとともに、前記第１の導電パターン及び前記段差緩和パターンの一部分を、該第２の導電パターンと交差する領域にのみ残す工程と、
（ｆ）前記第２のマスクパターンを除去する工程と
を有し、
前記工程（ａ）の前に、さらに、
（ｐ）前記半導体基板の表面上に、前記第１の導電パターン及び前記段差緩和パターンとなる第１の導電膜を形成する工程と、
（ｑ）前記段差緩和パターンとなる部分の、前記第１の導電パターンから遠い方の一部の領域を薄くする工程と
を含み、前記工程（ａ）において、前記第１の導電膜をパターニングすることにより前記第１の導電パターン及び前記段差緩和パターンを形成する半導体装置の製造方法。 - さらに、
（ｇ）前記第２の導電パターン、及び該第２の導電パターンの下に残っている前記第１の導電パターンと段差緩和パターンとの側面上に、絶縁材料からなるサイドウォール保護膜を形成する工程と、
（ｈ）前記第２の導電パターンの上に、前記第２の導電パターンと反応することでシリサイド化物を形成する金属からなる第３の導電膜を形成する工程と、
（ｉ）前記第２の導電パターンと前記第３の導電膜とを反応させて、該第２の導電パターンの上面上に金属シリサイド膜を形成する工程と
を有する請求項８に記載の半導体装置の製造方法。 - 前記工程（ｑ）は、
（ｑ１）前記第１の導電膜のうち、薄くしない領域を第１のマスクパターンで覆う工程と、
（ｑ２）前記第１のマスクパターンをマスクとして、前記第１の導電膜を厚さ方向の途中までエッチングする工程と、
（ｑ３）前記第１のマスクパターンを除去する工程と
を含む請求項８または９に記載の半導体装置の製造方法。 - 前記工程（ｑ２）の後、工程（ｑ３）の前に、さらに、
前記第１のマスクパターンの表層部をエッチングして、該第１のマスクパターンの端面を、該端面が前記段差緩和パターンとなる部分の上面から外れない位置まで後退させる工程と、
端面が後退した前記第１のマスクパターンをマスクとして、前記第１の導電膜を厚さ方向の途中までエッチングする工程と
を含む請求項１０に記載の半導体装置の製造方法。 - 前記工程（ｑ２）において、前記第１の導電膜の等方性エッチングと異方性エッチングとの両方を行う請求項１０または１１に記載の半導体装置の製造方法。
- 前記工程（ｃ）において、前記段差緩和パターンの上面の高さは、前記第１の導電パターンに対向する前記段差緩和パターンの第１端から、前記第１の導電パターンに対向する側とは反対側の前記段差緩和パターンの第２端に向かって低くなっていることを特徴とする請求項４〜１２のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007280101A JP5245356B2 (ja) | 2007-10-29 | 2007-10-29 | 半導体装置及びその製造方法 |
| US12/254,230 US8217442B2 (en) | 2007-10-29 | 2008-10-20 | Semiconductor device and method of manufacturing the same |
| US13/494,728 US8741760B2 (en) | 2007-10-29 | 2012-06-12 | Method of manufacturing semiconductor device including first conductive pattern and second conductive pattern having top surface which decreases in height |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007280101A JP5245356B2 (ja) | 2007-10-29 | 2007-10-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009111051A JP2009111051A (ja) | 2009-05-21 |
| JP5245356B2 true JP5245356B2 (ja) | 2013-07-24 |
Family
ID=40581709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007280101A Expired - Fee Related JP5245356B2 (ja) | 2007-10-29 | 2007-10-29 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8217442B2 (ja) |
| JP (1) | JP5245356B2 (ja) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2573432B2 (ja) | 1991-02-18 | 1997-01-22 | 株式会社東芝 | 半導体集積回路の製造方法 |
| JPH05110030A (ja) * | 1991-10-21 | 1993-04-30 | Sharp Corp | 半導体記憶装置 |
| JPH08130263A (ja) * | 1994-10-28 | 1996-05-21 | Sony Corp | 半導体装置 |
| JP3442596B2 (ja) * | 1996-11-28 | 2003-09-02 | 富士通株式会社 | 半導体装置の製造方法 |
| KR100423907B1 (ko) * | 2001-06-14 | 2004-03-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100511598B1 (ko) * | 2003-09-24 | 2005-08-31 | 동부아남반도체 주식회사 | 플래시 메모리 제조방법 |
| JP2005302872A (ja) | 2004-04-08 | 2005-10-27 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| KR100781563B1 (ko) * | 2005-08-31 | 2007-12-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법. |
| JP5266672B2 (ja) * | 2007-06-28 | 2013-08-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-10-29 JP JP2007280101A patent/JP5245356B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-20 US US12/254,230 patent/US8217442B2/en active Active
-
2012
- 2012-06-12 US US13/494,728 patent/US8741760B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120258586A1 (en) | 2012-10-11 |
| US8217442B2 (en) | 2012-07-10 |
| US20090108326A1 (en) | 2009-04-30 |
| JP2009111051A (ja) | 2009-05-21 |
| US8741760B2 (en) | 2014-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100633820B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101014036B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| KR100669103B1 (ko) | 플래시 메모리 장치의 제조 방법 | |
| JP2002110830A (ja) | セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 | |
| JP2001196564A (ja) | 半導体装置及びその製造方法 | |
| JP2013089859A (ja) | 半導体装置の製造方法 | |
| KR20110041760A (ko) | 배선 구조물 및 이의 형성 방법 | |
| US20060011971A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| TWI517222B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| US7811888B2 (en) | Method for fabricating semiconductor memory device | |
| US8357577B2 (en) | Manufacturing method of semiconductor device having vertical type transistor | |
| US20170221912A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4461158B2 (ja) | 半導体装置およびその製造方法 | |
| KR20110138521A (ko) | 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| JP3773728B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP5245356B2 (ja) | 半導体装置及びその製造方法 | |
| JP4565847B2 (ja) | 半導体装置およびその製造方法 | |
| KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| JP2009049138A (ja) | 半導体装置の製造方法 | |
| TW201644005A (zh) | 半導體元件及其製造方法 | |
| JP2005166714A (ja) | 半導体装置の製造方法 | |
| JP2008098420A (ja) | 半導体記憶装置およびその製造方法 | |
| TWI235461B (en) | Manufacturing method of flash memory | |
| US9431406B1 (en) | Semiconductor device and method of forming the same | |
| JP5260989B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5245356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |