JP5233309B2 - D級電力増幅装置 - Google Patents
D級電力増幅装置 Download PDFInfo
- Publication number
- JP5233309B2 JP5233309B2 JP2008036936A JP2008036936A JP5233309B2 JP 5233309 B2 JP5233309 B2 JP 5233309B2 JP 2008036936 A JP2008036936 A JP 2008036936A JP 2008036936 A JP2008036936 A JP 2008036936A JP 5233309 B2 JP5233309 B2 JP 5233309B2
- Authority
- JP
- Japan
- Prior art keywords
- class
- signal
- pumping
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
ここでは、正側の電源電圧がスピーカRLに印加されるときに、スイッチングトランジスタSW1が導通する期間T1が、スイッチングトランジスタSW2が導通する期間T2よりも長くなるとする。この期間T1では、+Vの正側電源からスイッチングトランジスタSW1、コイルLF、スピーカRL、グランドの経路で電流I1が流れる(図6参照)。次に、期間T1が終了し期間T2となると、スイッチングトランジスタSW1が非導通となり、スイッチングトランジスタSW2が導通する。これにより、スイッチングトランジスタSW1とスイッチングトランジスタSW2の接続点の電圧Voは+Vから−Vに変化する。一方、誘導性負荷であるコイルLFが存在するため、電流は電圧の変化よりも遅れて変化することになり、ある時間、電流は電圧の方向とは反対の方向に流れる。すなわち、ダイオードD2、コイルLF、負荷RL、コンデンサC2という経路を通って、電流I2が流れ続ける(図6参照)。そして、スイッチングトランジスタSW1,SW2を駆動するPWM変調回路のスイッチング周波数は、例えば数百kHzと非常に高い周波数であるため、スイッチングトランジスタSW2を通って−Vの負電源へ電流I−が流れるようになる前に、スイッチングトランジスタSW1が導通、スイッチングトランジスタSW2が非導通となり、再び電流I1が流れるようになる。
ΔVc=Vmax(4V−πVmax)/8π・f・C・RL・V (1)
(1)式において、Vmaxはスピーカ負荷RLに出力されている出力信号の正弦波の最大値、Vは電源電圧±Vの絶対値、fは出力信号の周波数、Cは平滑コンデンサの容量である。ここで、Vmaxに対するパンピング電圧ΔVcの変化の一例を図7に示す。
図7に示すグラフでは、図6において±V=100V、f=20Hz、RL=2Ω、C=C1=C2=4400μFとされた場合とされている。上記(1)式のように、パンピング電圧ΔVcはVmaxの2次関数とされていることから、Vmaxが約65Vとなったとき最大のパンピング電圧ΔVcが得られ、パンピング電圧ΔVcは約29Vに達している。
また、従来のパンピング対策において、シングルエンド構成のD級アンプを並列に設け、2つのD級アンプの出力間に負荷となるスピーカを接続すると共に、一方のD級アンプに直流電圧を供給し、他方のD級アンプに入力信号を供給することによりパンピング現象の発生を防止する手法(特許文献2参照)では、シングルエンド構成のD級アンプが2台必要になることから2倍の回路規模となり、小型化・低価格の障害になるという問題点があった。
さらに、従来のパンピング対策において、スイッチング電源の2次側における2つの2次巻線間に発生する回生電力を他方の2次巻線にエネルギーとして供給することによりパンピング電圧の発生を防止する手法(特許文献3参照)では、電源の2次側にもスイッチング素子が必要となり電源部の回路構成が非常に複雑になってしまうという問題点があった。
パンピング現象が生じていると判断されている間は、音響信号が入力されるハイパスフィルタ部のカットオフ周波数を所定量ずつ上げるよう制御し、パンピング現象が生じていないと判断されている間は、ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御することを最も主要な特徴としている。
図1に示すD級電力増幅装置1において、CPU(Central Processing Unit)10はD級電力増幅装置1の全体の動作を制御すると共に、アンプ制御用プログラム等の動作ソフトウェアを実行している。フラッシュメモリ11には、CPU10が実行するアンプ制御用プログラム等の動作ソフトウェアや信号処理部17を機能させるためのプログラムや係数データ等が格納されており、RAM(Random Access Memory)12には、CPU10のワークエリアや各種データを記憶する記憶エリアが設定されている。フラッシュメモリ11では、動作ソフトウェアの書き換えを行うことにより、動作ソフトウェアのバージョンアップを行うことができる。その他I/O13は、外部コントローラやパーソナルコンピュータに接続するためのLANインタフェースである。操作子14は、信号処理部17における特性調節などのユーザに開放されているパラメータを調整する操作子であり、操作子14を操作することで信号処理部17に設定されている係数データ等を変更することができる。表示器15は、入力信号のレベルや係数データの設定値を表示したり、検出している温度、電圧、電流の異常を表示することができ、液晶表示器(LCD)等により構成されている。
図2において、DSP30は信号処理部17において信号処理を行っているDSPであり、その信号処理の一部としてカットオフ周波数を可変可能なHPF30aの処理を行っている。HPF30aは、例えば2次のHPFとされ入力されたディジタル信号とされた音響信号の所定のカットオフ周波数以下の低域成分をカットしてディジタル−アナログ変換器(DAC)31に出力している。DAC31はD/A・A/D部18により構成されており、音響信号はアナログ信号に変換されてシングルエンドD級アンプ32に出力されている。シングルエンドD級アンプ32は、電力増幅部19であり、アナログの音響信号をパルス幅変調器(PWM)32aによりPWM信号に変換する。PWM32aは、入力信号と発生させた三角波とのレベルを比較器で比較することによりパルス幅変調する他励式PWM回路、あるいは、三角波発生器に入力信号を印加することにより三角波の傾きを変化させることでパルス幅変調する自励式PWM回路のいずれとしてもよい。なお、PWM信号のキャリア周波数は数百kHz(好適には200kHzないし500kHz)とされる。
CPU10は、所定の周期の起動タイミングで図3に示す処理を起動し、ステップS10にてADC40から出力された正側電源(+B)の電源電圧(+VB)を取り込んでレジスタに正側電圧pvとして記憶すると共に、ADC39から出力された負側電源(−B)の電源電圧(−VB)を取り込んでレジスタに負側電圧mv(マイナス値)として記憶し、さらに、ADC41から出力された出力電流値を取り込んでレジスタに出力電流oiとして記憶する。次いで、ステップS11にて正側電圧pvが閾値(+VB+Vth)を超えているか否かが判断される。ただし、+VBは定電圧電源37が本来出力する電源電圧であり、Vthはパンピングを検出するための閾値電圧であって、許容されるパンピング電圧ということができる。ここで、正側電圧pvが閾値(+VB+Vth)を超えていないと判断された場合は、ステップS12に進んで負側電圧mvが閾値(−VB−Vth)未満となっているか否かが判断される。ここで、負側電圧mvが閾値(−VB−Vth)未満になっていないと判断されると、ステップS13にてパンピング状態を示すフラグPPにパンピング現象が生じていないことを示す「0」がセットされる。
ステップS21、ステップS24およびステップS28の処理が終了すると周期的に実行される処理は終了する。なお、ステップS26にてカウンタCNTのカウント値が所定の値Δに達していないと判断された場合は、ステップS27およびステップS28の処理はスキップされて、周期的に実行される処理は終了する。ここでは、カットオフ周波数を下げる速度をカットオフ周波数を上げる速度より遅くするために、パンピング状態であった場合、起動される毎にカットオフ周波数を上げる処理(ステップS23)を行い、パンピング状態でなかった場合、Δ回起動される毎にカットオフ周波数を下げる処理(ステップS27)を行うようになっていたが、同様に速度の差が付けられるなら、これ以外の方法を採用してもよい。例えば、パンピング状態であった場合は、起動される毎にカットオフ周波数を第1所定量だけ上げ、パンピング状態でなかった場合は、起動される毎にカットオフ周波数を第1所定量より小さい第2所定量だけ下げるようにしてもよい。
図4の回路ブロック図で示すD級電力増幅装置1では、図1に示す波形入力部16、信号処理部17、D/A・A/D部18の代わりにカットオフ周波数を制御電圧で可変可能なアナログハイパスフィルタ(HPF)43が設けられている。外部のソース2からは、アナログの音響信号が入力されて、アナログHPF43で音響信号の低域成分がカットされ、シングルエンドD級アンプ32で電力増幅される。シングルエンドD級アンプ32ないし制御部42の構成は図2に示す回路ブロック図と同様とされており、その説明は省略する。そして、制御部42におけるHPFカットオフ係数算出部42aは、アナログHPF43のカットオフ周波数を示すカットオフ係数を出力し、カットオフ制御部(Fc Controller)44は、そのカットオフ係数の示すカットオフ周波数に対応した制御電圧を発生する。アナログHPF43は、入力するアナログの音響信号の内の、その制御電圧に対応するカットオフ周波数以下の低域成分を減衰し、低域成分が減衰されたアナログの音響信号を出力する。
図5の回路ブロック図で示すD級電力増幅装置1においては、図1に示すCPU10〜D/A・A/D部18のようなマイコン回路およびディジタル信号処理回路を備えておらず、ディスクリート構成のアナログ回路と簡単なディジタル回路とで構成されている。外部のソース2からはアナログの音響信号が入力され、カットオフ周波数を制御電圧で可変可能なアナログHPF50で低域成分がカットされて、低域成分がカットされた音響信号はシングルエンドD級アンプ32で電力増幅される。また、シングルエンドD級アンプ32と、定電圧電源37,38および平滑コンデンサC1,C2の構成は図2に示す回路ブロック図と同様とされており、その説明は省略する。
なお、本発明にかかるD級電力増幅装置においては、出力電流を検出することにより過電流を検出するようにしていたが、出力電流と出力電圧を検出することにより電力が過負荷となったことを検出したり、負荷インピーダンスを検出することにより負荷の短絡状態を検出するようにしてもよい。
また、本発明にかかるD級電力増幅装置においては、過電流以外の要因(DC成分抑制、クリップ検出、過電力検出、負荷インピーダンス検出、など)に基づく保護処理(ミュート)を行うようにしてもよい。
Claims (3)
- 音響信号が入力され、カットオフ周波数が可変可能なハイパスフィルタ部と、
ハイパスフィルタ部から出力される前記音響信号をパルス幅変調信号に変換して増幅するD級増幅部と、
前記D級増幅部の出力段に正側電源と負側電源とを供給する定電圧電源部と、
前記D級増幅部の出力信号から不要周波数成分を除去して負荷に供給するLCフィルタ部と、
前記正側電源の電圧が所定の正側閾値より高くなったことが検出され、あるいは、前記負側電源の電圧が所定の負側閾値より低くなったことが検出された場合に、パンピング現象が生じたと判断するパンピング検出部と、
前記パンピング検出部においてパンピング現象が生じていると判断されている間は、前記ハイパスフィルタ部におけるカットオフ周波数を所定量ずつ上げるよう制御し、前記パンピング検出部においてパンピング現象が生じていないと判断されている間は、前記ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御するカットオフ制御部と、
を備えたことを特徴とするD級電力増幅装置。 - さらに、
前記負荷が過負荷状態となっていることを検出する過負荷検出部と、
該過負荷検出部において過負荷状態となっていることが検出されたとき、前記音響信号の入力または前記D級増幅部の動作を停止させて前記音響信号をミュートすると共に、前記ハイパスフィルタのカットオフ周波数を下限のカットオフ周波数に設定する過負荷制御部と、
を備えたことを特徴とする請求項1記載のD級電力増幅装置。 - 前記カットオフ周波数を下げる速度が、前記カットオフ周波数を上げる速度より遅いことを特徴とする請求項1あるいは2に記載のD級電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036936A JP5233309B2 (ja) | 2008-02-19 | 2008-02-19 | D級電力増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036936A JP5233309B2 (ja) | 2008-02-19 | 2008-02-19 | D級電力増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200551A JP2009200551A (ja) | 2009-09-03 |
JP5233309B2 true JP5233309B2 (ja) | 2013-07-10 |
Family
ID=41143640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036936A Expired - Fee Related JP5233309B2 (ja) | 2008-02-19 | 2008-02-19 | D級電力増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233309B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018211698A1 (ja) * | 2017-05-19 | 2018-11-22 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
WO2018211697A1 (ja) * | 2017-05-19 | 2018-11-22 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239505A (ja) * | 2008-03-26 | 2009-10-15 | Roland Corp | オーディオ用増幅装置 |
DE102008040291A1 (de) * | 2008-07-09 | 2010-01-14 | Robert Bosch Gmbh | Audioverstärker sowie Verfahren zur Umkonfiguration eines Audioverstärkers |
JP5798782B2 (ja) * | 2011-04-13 | 2015-10-21 | 新日本無線株式会社 | 電源回路 |
JP5861442B2 (ja) | 2011-12-20 | 2016-02-16 | ヤマハ株式会社 | D級電力増幅器 |
JP6112889B2 (ja) * | 2013-02-06 | 2017-04-12 | アルパイン株式会社 | 電源制御装置 |
JP6349791B2 (ja) * | 2014-03-06 | 2018-07-04 | オンキヨー株式会社 | 短絡判定装置及び短絡検出方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3297713B2 (ja) * | 1994-12-08 | 2002-07-02 | シャープ株式会社 | 音声信号増幅装置および音声信号レベル検出回路 |
US6683494B2 (en) * | 2001-03-26 | 2004-01-27 | Harman International Industries, Incorporated | Digital signal processor enhanced pulse width modulation amplifier |
JP3922182B2 (ja) * | 2002-12-27 | 2007-05-30 | ヤマハ株式会社 | 増幅回路 |
JP2006060278A (ja) * | 2004-08-17 | 2006-03-02 | Yamaha Corp | デジタルアンプの保護回路 |
JP2006174268A (ja) * | 2004-12-17 | 2006-06-29 | Taiyo Yuden Co Ltd | デジタルアンプ |
JP4718237B2 (ja) * | 2005-05-16 | 2011-07-06 | フォスター電機株式会社 | スイッチング電源装置 |
-
2008
- 2008-02-19 JP JP2008036936A patent/JP5233309B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018211698A1 (ja) * | 2017-05-19 | 2018-11-22 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
WO2018211697A1 (ja) * | 2017-05-19 | 2018-11-22 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
JPWO2018211697A1 (ja) * | 2017-05-19 | 2020-03-12 | ヤマハ株式会社 | 音響処理装置および音響処理装置の制御方法 |
US10763804B2 (en) | 2017-05-19 | 2020-09-01 | Yamaha Corporation | Audio processing device and method for controlling audio processing device |
Also Published As
Publication number | Publication date |
---|---|
JP2009200551A (ja) | 2009-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5233309B2 (ja) | D級電力増幅装置 | |
US11728779B2 (en) | Signal tracking-based supply voltage generation with over-boosted voltage | |
US8081028B2 (en) | Systems and methods for improved over-current clipping | |
US8416017B2 (en) | Circuit and method for reducing noise in class D amplifiers | |
JP3957019B2 (ja) | Dc−dcコンバータ制御回路 | |
CN109756111B (zh) | 用于开关模式电源的电路 | |
US11284192B2 (en) | Speaker driver and operation method thereof | |
JP2009524999A (ja) | 過電流保護のためのシステム及び方法 | |
EP3293881B1 (en) | Active output driver supply compensation for noise reduction | |
JP6309398B2 (ja) | 高周波電源 | |
US20240056046A1 (en) | Audio amplifier with embedded buck controller for class-g application | |
EP2704319B1 (en) | Audio device and output method thereof | |
US7675362B2 (en) | Switching amplifier | |
JP2008244554A (ja) | オーディオ装置の過電流保護回路 | |
JP4619415B2 (ja) | 発振周波数制御回路、その発振周波数制御回路を有するdc−dcコンバータ及び半導体装置 | |
JP2015126444A (ja) | 音響装置、および周波数特性調整方法 | |
US10763804B2 (en) | Audio processing device and method for controlling audio processing device | |
JP5266830B2 (ja) | 自励式d級増幅器 | |
JP2016131414A (ja) | スイッチング電源 | |
US10979834B2 (en) | Audio signal control circuit, audio system, and method of controlling audio signal | |
US10333476B2 (en) | Electric power converter and power amplifier | |
US10985716B2 (en) | Audio processing device and method for controlling audio processing device | |
US20230300524A1 (en) | Adaptively adjusting an input current limit for a boost converter | |
US20230336136A1 (en) | Noise shaper fader | |
KR100993788B1 (ko) | 디지털 오디오 증폭회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |