JP5233309B2

JP5233309B2 - Ｄ級電力増幅装置

Info

Publication number: JP5233309B2
Application number: JP2008036936A
Authority: JP
Inventors: 和宏屋名池
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2008-02-19
Filing date: 2008-02-19
Publication date: 2013-07-10
Anticipated expiration: 2028-02-19
Also published as: JP2009200551A

Description

この発明は、パンピング現象を抑制することのできるＤ級電力増幅装置に関する。

図６は、従来のＤ級アンプの構成例を示す回路図である。図６において、Ｔはトランス、Ｄ３，Ｄ４は整流用ダイオード、Ｃ１，Ｃ２は平滑コンデンサであり、トランスＴと整流用ダイオードＤ３，Ｄ４と平滑コンデンサＣ１，Ｃ２によりコンデンサインプット型の正負電源の電源回路が構成されている。アンプ部には、電源回路から＋Ｖと−Ｖの電源電圧が供給され、ＳＷ１，ＳＷ２は図示しないＰＷＭ変調回路の出力により駆動されるＭＯＳＦＥＴなどのスイッチングトランジスタ、Ｄ１，Ｄ２はスイッチングトランジスタＳＷ１，ＳＷ２にそれぞれ並列に接続されたダイオード（フライホイールダイオード）、ＬＦはコイル、ＣＦはコンデンサ、ＲＬは負荷とされるスピーカ、ＳＰＯＵＴはスピーカ出力端子とされている。

図６に示すＤ級アンプにおいては、入力信号をＰＷＭ変調したＰＷＭ信号によりスイッチングトランジスタＳＷ１，ＳＷ２を相補的に駆動し、コイルＬＦとコンデンサＣＦとからなるローパスフィルタを介して、スピーカＲＬが駆動される。すなわち、スイッチングトランジスタＳＷ１が導通されると、図６に示すように＋Ｖの正側電源から電流Ｉ＋が流れ、スイッチングトランジスタＳＷ２が導通されると−Ｖの負側電源へ電流Ｉ−が流れることによりスピーカＲＬが駆動される。このようなＤ級アンプは、効率が非常に高い増幅器として知られている。

図６に示すようなアンプ部がハーフブリッジ構成とされたＤ級アンプでは、正側と負側の電源電圧が不均衡となるパンピング現象が発生することが知られている。以下、このパンピング現象について説明する。
ここでは、正側の電源電圧がスピーカＲＬに印加されるときに、スイッチングトランジスタＳＷ１が導通する期間Ｔ１が、スイッチングトランジスタＳＷ２が導通する期間Ｔ２よりも長くなるとする。この期間Ｔ１では、＋Ｖの正側電源からスイッチングトランジスタＳＷ１、コイルＬＦ、スピーカＲＬ、グランドの経路で電流Ｉ１が流れる（図６参照）。次に、期間Ｔ１が終了し期間Ｔ２となると、スイッチングトランジスタＳＷ１が非導通となり、スイッチングトランジスタＳＷ２が導通する。これにより、スイッチングトランジスタＳＷ１とスイッチングトランジスタＳＷ２の接続点の電圧Ｖｏは＋Ｖから−Ｖに変化する。一方、誘導性負荷であるコイルＬＦが存在するため、電流は電圧の変化よりも遅れて変化することになり、ある時間、電流は電圧の方向とは反対の方向に流れる。すなわち、ダイオードＤ２、コイルＬＦ、負荷ＲＬ、コンデンサＣ２という経路を通って、電流Ｉ２が流れ続ける（図６参照）。そして、スイッチングトランジスタＳＷ１，ＳＷ２を駆動するＰＷＭ変調回路のスイッチング周波数は、例えば数百ｋＨｚと非常に高い周波数であるため、スイッチングトランジスタＳＷ２を通って−Ｖの負電源へ電流Ｉ−が流れるようになる前に、スイッチングトランジスタＳＷ１が導通、スイッチングトランジスタＳＷ２が非導通となり、再び電流Ｉ１が流れるようになる。

ここで、電流Ｉ２の向きは、スイッチングトランジスタＳＷ２の導通時に本来流れるはずの電流Ｉ−の向きと逆であり、ローサイドのコンデンサＣ２に電荷がチャージされることとなる。このため、コンデンサＣ２にチャージされる電圧Ｖ２は、ハイサイドのコンデンサＣ１の両端の電圧Ｖ１よりも高くなる（Ｖ２＞Ｖ１）。また、逆に負の電圧が負荷ＲＬに印加される場合には、上記と逆の動作となり、ハイサイドのコンデンサＣ１にチャージされる電圧Ｖ１がローサイドのコンデンサＣ２の両端の電圧Ｖ２よりも高くなる（Ｖ１＞Ｖ２）。このように、本来の電源電圧の絶対値Ｖが上昇する現象をパンピング現象と称している。

以上のように、パンピング現象が生じた際に正側の電源電圧＋Ｖと負側の電源電圧−Ｖとが不均衡となるパンピング電圧ΔＶｃは次式で求められる。
ΔＶｃ＝Ｖｍａｘ（４Ｖ−πＶｍａｘ）／８π・ｆ・Ｃ・ＲＬ・Ｖ（１）
（１）式において、Ｖｍａｘはスピーカ負荷ＲＬに出力されている出力信号の正弦波の最大値、Ｖは電源電圧±Ｖの絶対値、ｆは出力信号の周波数、Ｃは平滑コンデンサの容量である。ここで、Ｖｍａｘに対するパンピング電圧ΔＶｃの変化の一例を図７に示す。
図７に示すグラフでは、図６において±Ｖ＝１００Ｖ、ｆ＝２０Ｈｚ、ＲＬ＝２Ω、Ｃ＝Ｃ１＝Ｃ２＝４４００μＦとされた場合とされている。上記（１）式のように、パンピング電圧ΔＶｃはＶｍａｘの２次関数とされていることから、Ｖｍａｘが約６５Ｖとなったとき最大のパンピング電圧ΔＶｃが得られ、パンピング電圧ΔＶｃは約２９Ｖに達している。

このように、パンピング現象が生じて正側の電源電圧と負側の電源電圧が不均衡となると動作効率が低下すると共に、過電圧のためにスイッチングトランジスタＳＷ１，ＳＷ２や平滑コンデンサＣ１，Ｃ２が破壊されるおそれが生じる。そこで、これを防止するパンピング対策が従来提案されている。
特開２００６−６０２７８号公報特開２００６−９３７６４号公報特開２００６−３２０１５９号公報

従来のパンピング対策において、パンピング現象が生じたことを正負の電源電圧の中点電位の偏差を検出することで検出し、パンピング現象が検出された際にアンプを保護する手法（特許文献１参照）では、中点電位からの検出ではパンピング現象を検出する際の感度が良くないという問題点と、パンピング現象が生じたことを検出した場合に、アンプの動作が停止されることからスピーカから音響信号が出力されなくなるという問題点があった。
また、従来のパンピング対策において、シングルエンド構成のＤ級アンプを並列に設け、２つのＤ級アンプの出力間に負荷となるスピーカを接続すると共に、一方のＤ級アンプに直流電圧を供給し、他方のＤ級アンプに入力信号を供給することによりパンピング現象の発生を防止する手法（特許文献２参照）では、シングルエンド構成のＤ級アンプが２台必要になることから２倍の回路規模となり、小型化・低価格の障害になるという問題点があった。
さらに、従来のパンピング対策において、スイッチング電源の２次側における２つの２次巻線間に発生する回生電力を他方の２次巻線にエネルギーとして供給することによりパンピング電圧の発生を防止する手法（特許文献３参照）では、電源の２次側にもスイッチング素子が必要となり電源部の回路構成が非常に複雑になってしまうという問題点があった。

そこで、本発明は、大きな回路規模を必要とすることなくパンピング対策を施せると共に、パンピング現象を抑制した際でも音響信号の出力を継続することができるＤ級電力増幅装置を提供することを目的としている。

上記目的を達成するために、本発明のＤ級電力増幅装置は、電源電圧からパンピング現象が生じているか否かを判断すると共に、パンピング現象が生じていると判断されている間は、前記ハイパスフィルタ部におけるカットオフ周波数を所定量ずつ上げるよう制御し、前記パンピング検出部においてパンピング現象が生じていないと判断されている間は、前記ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御する
パンピング現象が生じていると判断されている間は、音響信号が入力されるハイパスフィルタ部のカットオフ周波数を所定量ずつ上げるよう制御し、パンピング現象が生じていないと判断されている間は、ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御することを最も主要な特徴としている。

本発明によれば、パンピング現象が生じていると判断されている間は、音響信号が入力されるハイパスフィルタ部のカットオフ周波数を所定量ずつ上げるよう制御することから、パンピング現象を抑制することができる。この際に、Ｄ急増幅部は動作を継続していることから音響信号を増幅して出力し続けることができる。また、ハイパスフィルタと制御部を追加することでパンピング対策を施すことができることから、小さな回路規模でパンピング対策を行えるようになる。

本発明の実施例にかかるＤ級電力増幅装置１の構成を示すブロック図を図１に示す。複数のスピーカを配置して大規模音響システムを構成する場合、各電力増幅装置の前段には、スピーカ毎の音響信号の周波数特性や遅延時間などを制御するためのプロセッサが挿入される。近年は、その前段のプロセッサを電力増幅装置内に取り込んだ製品が市販されているが、本発明に係る実施の形態もそのようなタイプの電力増幅装置１とされている。
図１に示すＤ級電力増幅装置１において、ＣＰＵ（Central Processing Unit）１０はＤ級電力増幅装置１の全体の動作を制御すると共に、アンプ制御用プログラム等の動作ソフトウェアを実行している。フラッシュメモリ１１には、ＣＰＵ１０が実行するアンプ制御用プログラム等の動作ソフトウェアや信号処理部１７を機能させるためのプログラムや係数データ等が格納されており、ＲＡＭ（Random Access Memory）１２には、ＣＰＵ１０のワークエリアや各種データを記憶する記憶エリアが設定されている。フラッシュメモリ１１では、動作ソフトウェアの書き換えを行うことにより、動作ソフトウェアのバージョンアップを行うことができる。その他Ｉ／Ｏ１３は、外部コントローラやパーソナルコンピュータに接続するためのＬＡＮインタフェースである。操作子１４は、信号処理部１７における特性調節などのユーザに開放されているパラメータを調整する操作子であり、操作子１４を操作することで信号処理部１７に設定されている係数データ等を変更することができる。表示器１５は、入力信号のレベルや係数データの設定値を表示したり、検出している温度、電圧、電流の異常を表示することができ、液晶表示器（ＬＣＤ）等により構成されている。

波形入力部１６は、音響信号を出力するソース２から出力された音響信号が入力され、ディジタルの音響信号を信号処理部１７に出力している。この場合、ソース２から入力された信号がアナログの音響信号の場合は、波形入力部１６においてアナログ−ディジタル変換を行うことにより音響信号をディジタル化する。また、ソース１から入力された信号が、波形データの音響信号とされている場合は、波形入力部１６において、並直列変換やサンプリング周波数の変換等の処理を行って信号処理部１７に出力する。信号処理部１７は、１ないし複数のＤＳＰ（Digital Signal Processor）を備えており、入力されたディジタルの音響信号に対してクロスオーバ処理、ディレイ処理、イコライザ処理、リミッタ処理、ハイパスフィルタ処理、音量制御処理などの信号処理を施してＤ／Ａ・Ａ／Ｄ部１８に出力している。Ｄ／Ａ・Ａ／Ｄ部１８は、信号処理部１７から入力されたディジタルの音響信号をアナログ波形の音響信号に変換して電力増幅部１９に出力している。電力増幅部１９は、後述するハイパスフィルタ（ＨＰＦ）を有すると共にシングルエンド構成のＤ級増幅器とされ、ＨＰＦを通過した入力アナログ波形信号をパルス幅変調（ＰＷＭ）信号に変換し、ＰＷＭ信号により正側電源の電源電圧と負側電源の電源電圧を相補的にスイッチングすることにより電力増幅を行っている。そして、電力増幅された信号から不要周波数成分を除去するローパスフィルタ（ＬＰＦ）を介してスピーカ（ＳＰ）３に出力している。スピーカ３は、電力増幅部１９で電力増幅されたアナログの音響信号により駆動されて大音量の音響信号の放音が可能とされる。各部はバス２０により接続されている。

図示されていないが電力増幅部１９は正側電源および負側電源を供給する後述する定電圧電源を備えている。また、電力増幅部１９では、スピーカ３が短絡した際や過電流が流れた際に電力増幅部１９におけるスイッチング用の素子とされるスイッチングトランジスタや定電圧電源を保護しなければならないことから、電力増幅部１９から出力されてスピーカ３である負荷に供給される電流の大きさを電流センサにより検出している。この電流センサからの出力は電力増幅部１９からＤ／Ａ・Ａ／Ｄ部１８に入力され、Ｄ／Ａ・Ａ／Ｄ部１８においてディジタル信号に変換されて信号処理部１７に供給されている。また、パンピング現象が生じたことを検出するために電力増幅部１９に供給されている正側電源および負側電源の電源電圧が電力増幅部１９からＤ／Ａ・Ａ／Ｄ部１８に入力され、Ｄ／Ａ・Ａ／Ｄ部１８においてディジタル信号に変換されて信号処理部１７に供給されている。信号処理部１７では、電流センサで検出された電流の大きさから過電流を検出し、過電流が検出された際に電力増幅部１９の動作を停止させるように制御している。

また、正側電源あるいは負側電源の電源電圧が所定の閾値を超えてパンピング現象が生じたことが信号処理部１７において検出された際に、信号処理部１７は電力増幅部１９におけるＨＰＦのカットオフ周波数を上げるよう制御している。ＨＰＦのカットオフ周波数を上げると電力増幅部１９で電力増幅される信号の最低域の周波数成分がカットされることになる。すると、前記（１）式における周波数ｆが高くなって分母が大きくなることからパンピング電圧ΔＶｃが低減されるようになる。このように、本発明にかかるＤ級電力増幅装置１においては、パンピング現象が生じてもパンピング電圧ΔＶｃを低減させることができることから、電力増幅部１９を停止させることなく増幅動作を継続させることができる。

次に、本発明にかかるＤ級電力増幅装置１の回路構成を示す回路ブロック図の一例を図２に示す。
図２において、ＤＳＰ３０は信号処理部１７において信号処理を行っているＤＳＰであり、その信号処理の一部としてカットオフ周波数を可変可能なＨＰＦ３０ａの処理を行っている。ＨＰＦ３０ａは、例えば２次のＨＰＦとされ入力されたディジタル信号とされた音響信号の所定のカットオフ周波数以下の低域成分をカットしてディジタル−アナログ変換器（ＤＡＣ）３１に出力している。ＤＡＣ３１はＤ／Ａ・Ａ／Ｄ部１８により構成されており、音響信号はアナログ信号に変換されてシングルエンドＤ級アンプ３２に出力されている。シングルエンドＤ級アンプ３２は、電力増幅部１９であり、アナログの音響信号をパルス幅変調器（ＰＷＭ）３２ａによりＰＷＭ信号に変換する。ＰＷＭ３２ａは、入力信号と発生させた三角波とのレベルを比較器で比較することによりパルス幅変調する他励式ＰＷＭ回路、あるいは、三角波発生器に入力信号を印加することにより三角波の傾きを変化させることでパルス幅変調する自励式ＰＷＭ回路のいずれとしてもよい。なお、ＰＷＭ信号のキャリア周波数は数百ｋＨｚ（好適には２００ｋＨｚないし５００ｋＨｚ）とされる。

ＰＷＭ３２ａから出力されるＰＷＭ信号によりスイッチングトランジスタＳ１とスイッチングトランジスタＳ２とが相補的に駆動される。スイッチングトランジスタＳ１，Ｓ２としては、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられる。スイッチングトランジスタＳ１により正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）がスイッチングされ、スイッチングトランジスタＳ２により負側電源（−Ｂ）の電源電圧（−Ｖ_B）がスイッチングされる。正側電源（＋Ｂ）は定電圧電源３７により構成されており、負側電源（−Ｂ）は定電圧電源３８により構成されている。また、定電圧電源３７には電解コンデンサとされる平滑コンデンサＣ１が並列接続されており、トランジスタＳ１を流れる電流は定電圧電源３７とコンデンサＣ１とから供給される。さらに、定電圧電源３８には電解コンデンサとされる平滑コンデンサＣ２が並列接続されており、トランジスタＳ２を流れる電流は定電圧電源３８とコンデンサＣ２とから供給される。スイッチングトランジスタＳ１とスイッチングトランジスタＳ２との接続点から出力される電力増幅されたＰＷＭ信号は、ディスクリート回路とされているＬＣ形のＬＰＦ３２ｂにより不要周波数成分が除去されて音響信号が抽出され、電流センサ３５を介して一端がアースされたスピーカ３を駆動している。これにより、スピーカ３から大音量の音響信号が放音可能とされる。

電流センサ３５は、シングルエンドＤ級アンプ３２から負荷とされるスピーカ３に流れる出力電流を検出しており、電流センサ３５からは出力電流の絶対値を示す電圧信号が出力され、アナログ−ディジタル変換器（ＡＤＣ）４１により出力電流値を示すディジタル信号とされて制御部（CONTROLLER）４２に出力される。また、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）はアッテネータ（ＡＴＴ）３３により１／ａに分圧され、ＡＤＣ４０により正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）を示すディジタル信号とされて制御部４２に出力される。さらに、負側電源（−Ｂ）の電源電圧（−Ｖ_B）はＡＴＴ３４により１／ａに分圧されると共に極性反転器（DC LEVEL SHIFTER）３６において絶対値を維持したまま極性が正に反転され、ＡＤＣ３９により負側電源（−Ｂ）の電源電圧（−Ｖ_B）を示すディジタル信号とされて制御部４２に出力される。ＡＤＣ３９〜４１はＤ／Ａ・Ａ／Ｄ部１８により構成されており、ＡＤＣ３９〜４１からのディジタル信号は制御部４２におけるパンピング状態認識部４２ｂに入力され、パンピング現象が生じているか否かが判断される。ここでは、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）あるいは負側電源（−Ｂ）の電源電圧（−Ｖ_B）の絶対値が所定の閾値を超えた際にパンピング現象が生じたと判断される。例えば、正側電源・負側電源の電源電圧（±Ｖ_B）が約±７５［Ｖ］に設定されている場合は閾値は約±８０［Ｖ］とされ、パンピング電圧は約５［Ｖ］まで許容される。ただし、ＡＤＣ３９，４０の入力電圧はＡＴＴ３３，３４において１／ａに分圧されることから、設定される閾値（±Ｖ_B±Ｖ_th）はＡＤＣ３９，４０の入力電圧に換算すると約±８０／ａ［Ｖ］に相当する閾値となる。なお、ＡＴＴ３３，３４はＡＤＣ３９，４０の入力電圧を変換可能な電圧レンジ内に納めるために設けられており、極性反転器３６はＡＤＣ３９，４０が正の入力電圧しか変換できないことから設けられている。すなわち、ＡＤＣ３９，４０が電源電圧（±Ｖ_B）をそのまま変換できる場合は、ＡＴＴ３３，３４および極性反転器３６を省略することができる。

そして、パンピング状態認識部４２ｂにおいてパンピング現象が生じたと判断された場合は、その旨がＨＰＦカットオフ係数算出部４２ａに通知され、ＨＰＦカットオフ係数算出部４２ａは現在ＨＰＦ３０ａに設定されているカットオフ周波数を所定量だけ上げるカットオフ係数を算出する。算出されたカットオフ係数データはＨＰＦ３０ａに設定され、ＨＰＦ３０ａは入力された音響信号の低域成分をさらにカットする処理を行うようになる。前記（１）式は同じＶｍａｘであれば周波数ｆが低い信号ほどパンピング現象が起こしやすいことを示しており、実際、パンピング現象は低い周波数成分により引き起こされる場合が多い。従って、このようにして徐々にカットオフ周波数を引き上げてゆけば、大体の場合、パンピング現象の原因となっている低域成分をカットすることができ、その時点でパンピング電圧ΔＶｃが低減される。また、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）あるいは負側電源（−Ｂ）の電源電圧（−Ｖ_B）の絶対値が所定の閾値を超えなくなって、パンピング現象が抑制されたと判断された場合は、ＨＰＦカットオフ係数算出部４２ａは現在ＨＰＦ３０ａに設定されているカットオフ周波数を所定量だけ下げるカットオフ係数を算出する。算出されたカットオフ係数データはＨＰＦ３０ａに設定される。

ＨＰＦ３０ａのカットオフ周波数は、設定されるカットオフ係数データに応じて、下限のカットオフ周波数（約５〜２０Ｈｚ）から上限のカットオフ周波数（約８０〜２００Ｈｚ）の範囲で変化する。パンピング状態認識部４２ｂにおけるパンピング現象の生起の判断は周期的に繰り返し行われることから、パンピング現象が生じている場合はカットオフ周波数が上限に向かって次第に高くなっていき、生じていたパンピング現象が抑制された場合はカットオフ周波数が下限に向かって次第に低くなっていくように制御される。なお、ＡＤＣ４１から入力される電流センサ３５の電流値が、パンピング状態認識部４２ｂにおいて閾値を超えており過電流と検出された際には、スイッチングトランジスタＳ１，Ｓ２および定電圧電源３７，３８を保護するためにシングルエンドＤ級アンプ３２の動作を停止させる保護処理が行われる。なお、この実施例において、図２に示す制御部４２の役割は、図１に示す信号処理部１７とＣＰＵ１０が協同で果たしている。具体的には、信号処理部１７は、ＡＤＣ３９〜４１からのディジタル信号を受け取り、それらのディジタル信号をＣＰＵ１０へ渡す役割と、ＣＰＵ１０から供給されるカットオフ係数を受け取り、そのカットオフ係数に応じてＨＰＦ３０ａのカットオフ周波数を制御する役割を果たす。また、ＣＰＵ１０は、信号処理部１７から受け取ったディジタル信号に基づいてパンピング現象が生じているか否かを判断し、その判断結果に基づいてカットオフ係数を算出し、算出されたカットオフ係数を信号処理部１７へ供給する。この場合、制御部４２の役割を、信号処理部１７に単独で行わせるようにしてもよい。

次に、ＣＰＵ１０が実行する処理の内の制御部４２に関連する処理のフローチャートを図３に示す。
ＣＰＵ１０は、所定の周期の起動タイミングで図３に示す処理を起動し、ステップＳ１０にてＡＤＣ４０から出力された正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）を取り込んでレジスタに正側電圧ｐｖとして記憶すると共に、ＡＤＣ３９から出力された負側電源（−Ｂ）の電源電圧（−Ｖ_B）を取り込んでレジスタに負側電圧ｍｖ（マイナス値）として記憶し、さらに、ＡＤＣ４１から出力された出力電流値を取り込んでレジスタに出力電流ｏｉとして記憶する。次いで、ステップＳ１１にて正側電圧ｐｖが閾値（＋Ｖ_B＋Ｖ_th）を超えているか否かが判断される。ただし、＋Ｖ_Bは定電圧電源３７が本来出力する電源電圧であり、Ｖ_thはパンピングを検出するための閾値電圧であって、許容されるパンピング電圧ということができる。ここで、正側電圧ｐｖが閾値（＋Ｖ_B＋Ｖ_th）を超えていないと判断された場合は、ステップＳ１２に進んで負側電圧ｍｖが閾値（−Ｖ_B−Ｖ_th）未満となっているか否かが判断される。ここで、負側電圧ｍｖが閾値（−Ｖ_B−Ｖ_th）未満になっていないと判断されると、ステップＳ１３にてパンピング状態を示すフラグＰＰにパンピング現象が生じていないことを示す「０」がセットされる。

また、ステップＳ１１において正側電圧ｐｖが閾値（＋Ｖ_B＋Ｖ_th）を超えていると判断された場合、あるいは、ステップＳ１２において負側電圧ｍｖが閾値（−Ｖ_B−Ｖ_th）より低くなっていると判断された場合は、ステップＳ１４に分岐して、正側電圧ｐｖあるいは負側電圧ｍｖが本来の電源電圧より許容量を超えて上昇あるいは下降していることからフラグＰＰにパンピング現象が生じていることを示す「１」がセットされる。ステップＳ１３の処理あるいはステップＳ１４の処理が終了するとステップＳ１５にて出力電流ｏｉが過電流の閾値Ｉｔｈを超えているか否かが判断される。ここで、出力電流ｏｉが過電流の閾値Ｉｔｈを超えていないと判断された場合は、ステップＳ１６に進み過負荷の状態を示すフラグＯＬに過負荷となっていないことを示す「０」がセットされる。また、出力電流ｏｉが過電流の閾値Ｉｔｈを超えていると判断された場合は、ステップＳ１７に分岐して、負荷に過電流が供給されていることからフラグＯＬに過負荷となっていることを示す「１」がセットされる。

ステップＳ１６の処理あるいはステップＳ１７の処理が終了すると、ステップＳ１８にてフラグＯＬが「１」か否かが判断される。ここで、フラグＯＬに過負荷となっていることを示す「１」がセットされていた場合は、ステップＳ１９に進み信号処理部１７と電力増幅器１９に対してミュートを指示する。これにより、信号処理部１７ではＤ／Ａ・Ａ／Ｄ部１８へ出力する音響信号がミュートされ、電力増幅部１９では入力端子がアースに落とされたり正側電源（＋Ｂ）および負側電源（−Ｂ）の供給を停止する等の手段によりシングルエンドＤ級アンプ３２の動作が停止される。次いで、信号処理部１７に対して、下限のカットオフ周波数（初期値）に対応するカットオフ係数データを供給する。これにより、ＨＰＦ３０ａのカットオフ周波数が下限のカットオフ周波数に設定され、次いで、ステップＳ２１にてカウンタＣＮＴを「０」にリセットする。

また、ステップＳ１８にてフラグＯＬに過負荷となっていないことを示す「０」がセットされた場合は、ステップＳ２２に分岐してフラグＰＰが「１」か否かが判断される。ここで、フラグＰＰにパンピング現象になっていることを示す「１」がセットされていた場合は、ステップＳ２３に進み、現在のＨＰＦ３０ａのカットオフ周波数より所定量だけ高いカットオフ周波数（上限あり）に対応するカットオフ係数を算出して信号処理部１７に供給する。これにより、ＨＰＦ３０ａのカットオフ周波数が所定量だけ高いカットオフ周波数に変更され、入力される音響信号の低域成分が、その引き上げられたカットオフ周波数まで減衰されるようになる。もし、この変更でパンピングを引き起こしている成分が、引き上げられたカットオフ周波数以下の帯域になれば、パンピング現象が減少される。次いで、ステップＳ２４にてカウンタＣＮＴを「０」にリセットする。

さらに、ステップＳ２２にフラグＰＰにパンピング状態になっていないことを示す「０」がセットされていた場合は、ステップＳ２５に分岐してカウンタＣＮＴのカウント値が１だけインクリメントされる。次いで、ステップＳ２６にてカウンタＣＮＴのカウント値が所定の値Δに達したか否かが判断され、ここで、カウンタＣＮＴのカウント値が所定の値Δに達したと判断されるとステップＳ２７に進み、現在のＨＰＦ３０ａのカットオフ周波数より所定量だけ低いカットオフ周波数（下限あり）に対応するカットオフ係数を算出して信号処理部１７に供給する。これにより、ＨＰＦ３０ａのカットオフ周波数が所定量だけ低いカットオフ周波数に変更され、入力される音響信号の低域成分が、その引き下げられたカットオフ周波数まで拡張されるようになる。すなわち、パンピング状態を脱した際には、ＨＰＦ３０ａにより減衰される低域成分の帯域幅が徐々に狭められ、音響信号の音質に対するＨＰＦ３０ａの影響が徐々に小さくなる。
ステップＳ２１、ステップＳ２４およびステップＳ２８の処理が終了すると周期的に実行される処理は終了する。なお、ステップＳ２６にてカウンタＣＮＴのカウント値が所定の値Δに達していないと判断された場合は、ステップＳ２７およびステップＳ２８の処理はスキップされて、周期的に実行される処理は終了する。ここでは、カットオフ周波数を下げる速度をカットオフ周波数を上げる速度より遅くするために、パンピング状態であった場合、起動される毎にカットオフ周波数を上げる処理（ステップＳ２３）を行い、パンピング状態でなかった場合、Δ回起動される毎にカットオフ周波数を下げる処理（ステップＳ２７）を行うようになっていたが、同様に速度の差が付けられるなら、これ以外の方法を採用してもよい。例えば、パンピング状態であった場合は、起動される毎にカットオフ周波数を第１所定量だけ上げ、パンピング状態でなかった場合は、起動される毎にカットオフ周波数を第１所定量より小さい第２所定量だけ下げるようにしてもよい。

次に、本発明にかかるＤ級電力増幅装置１の回路構成を示す概略の回路ブロック図の他の例を図４に示す。
図４の回路ブロック図で示すＤ級電力増幅装置１では、図１に示す波形入力部１６、信号処理部１７、Ｄ／Ａ・Ａ／Ｄ部１８の代わりにカットオフ周波数を制御電圧で可変可能なアナログハイパスフィルタ（ＨＰＦ）４３が設けられている。外部のソース２からは、アナログの音響信号が入力されて、アナログＨＰＦ４３で音響信号の低域成分がカットされ、シングルエンドＤ級アンプ３２で電力増幅される。シングルエンドＤ級アンプ３２ないし制御部４２の構成は図２に示す回路ブロック図と同様とされており、その説明は省略する。そして、制御部４２におけるＨＰＦカットオフ係数算出部４２ａは、アナログＨＰＦ４３のカットオフ周波数を示すカットオフ係数を出力し、カットオフ制御部（Fc Controller）４４は、そのカットオフ係数の示すカットオフ周波数に対応した制御電圧を発生する。アナログＨＰＦ４３は、入力するアナログの音響信号の内の、その制御電圧に対応するカットオフ周波数以下の低域成分を減衰し、低域成分が減衰されたアナログの音響信号を出力する。

また、アナログハイパスフィルタ４３に設定されるカットオフ係数に対応するカットオフ周波数の上限と下限とは予め定められており、下限のカットオフ周波数は約５〜２０Ｈｚとされ、上限のカットオフ周波数は約８０〜２００Ｈｚとされる。そして、パンピング状態認識部４２ｂにおける判断は周期的に繰り返し行われることから、パンピング現象が生じている場合は所定の第１の速度でカットオフ周波数が上限に向かって次第に高くなっていき、生じていたパンピング現象が抑制された場合は該第１の速度より遅い所定の第２の速度でカットオフ周波数が下限に向かって次第に低くなっていくように制御される。なお、ＡＤＣ４１から入力される電流センサ３５の電流値が、パンピング状態認識部４２ｂにおいて閾値を超えており過電流と検出された際には、スイッチングトランジスタＳ１，Ｓ２および定電圧電源３７，３８を保護するためにシングルエンドＤ級アンプ３２の動作を停止させる保護処理がパンピング現象の抑制処理よりも優先的に行われる。なお、制御部４２の役割は、ＣＰＵ１０が実行あるいは信号処理部１７のＤＳＰが実行している。

次に、本発明にかかるＤ級電力増幅装置１の回路構成を示す概略の回路ブロック図のさらに他の例を図５に示す。
図５の回路ブロック図で示すＤ級電力増幅装置１においては、図１に示すＣＰＵ１０〜Ｄ／Ａ・Ａ／Ｄ部１８のようなマイコン回路およびディジタル信号処理回路を備えておらず、ディスクリート構成のアナログ回路と簡単なディジタル回路とで構成されている。外部のソース２からはアナログの音響信号が入力され、カットオフ周波数を制御電圧で可変可能なアナログＨＰＦ５０で低域成分がカットされて、低域成分がカットされた音響信号はシングルエンドＤ級アンプ３２で電力増幅される。また、シングルエンドＤ級アンプ３２と、定電圧電源３７，３８および平滑コンデンサＣ１，Ｃ２の構成は図２に示す回路ブロック図と同様とされており、その説明は省略する。

電流センサ３５は、シングルエンドＤ級アンプ３２から負荷とされるスピーカ３に供給される出力電流値を検出しており、電流センサ３５から出力される電流値信号は比較器５３において過電流の閾値Ｉｔｈと比較されて比較器５３の出力はＡＮＤゲート５５の反転入力端子に入力される。また、正側電源（＋Ｂ）の電源電圧（＋Ｖ_B）はアッテネータ（ＡＴＴ）３３により１／ａに分圧され、比較器５１において閾値（＋Ｖ_B＋Ｖ_th）／ａと比較される。＋Ｖ_Bは定電圧電源３７が本来出力する電源電圧であり、Ｖ_thはパンピングを検出するための閾値電圧であって、許容されるパンピング電圧ということができる。比較器５１の出力はＯＲゲート５４に入力される。さらに、負側電源（−Ｂ）の電源電圧（−Ｖ_B）はＡＴＴ３４により１／ａに分圧され、比較器５２において閾値（−Ｖ_B−Ｖ_th）／ａと比較される。−Ｖ_Bは定電圧電源３８が本来出力する電源電圧である。比較器５２の出力はＯＲゲート５４の反転入力端子に入力される。ここでは、電源電圧（＋Ｖ_B）が閾値（＋Ｖ_B＋Ｖ_th）を超えて比較器５１から「Ｈ」レベルの信号が出力されたとき、あるいは、電源電圧（−Ｖ_B）が閾値（−Ｖ_B−Ｖ_th）より低くなって比較器５２から「Ｌ」レベルの信号が出力されたときにパンピング現象が生じたと判断される。すなわち、パンピング現象が生じたと判断された場合にＯＲゲート５４から「Ｈ」レベルの信号が出力される。

また、電流センサ３５から出力される電流値信号のレベルが過電流の閾値Ｉｔｈを超えると比較器５３から「Ｈ」レベルの信号が出力されてＡＮＤゲート５５の反転入力端子に印加され、ＡＮＤゲート５５は閉じるようになる。従って、ＯＲゲート５４から出力される信号が「Ｈ」レベルあるいは「Ｌ」レベルのいずれであってもＡＮＤゲート５５からは「Ｌ」レベルの信号が出力されることになる。さらに、電流センサ３５から出力される電流値信号のレベルが過電流の閾値Ｉｔｈを超えていない場合は、比較器５３から「Ｌ」レベルの信号が出力されることから、ＯＲゲート５４から出力される信号がそのままＡＮＤゲート５５から出力されるようになる。ＡＮＤゲート５５の出力は、アナログＨＰＦ５０に対してカットオフ周波数を制御する制御電圧を供給しているカットオフ制御部（Fc Controller）５６に入力される。カットオフ制御部５６は「Ｈ」レベルの信号が入力された場合に、カットオフ周波数が所定の第１の速度で上昇するように制御電圧を変化させ、「Ｌ」レベルの信号が入力された場合に、カットオフ周波数が該第１の速度より遅い所定の第２の速度で下降するように制御電圧を変化させる。

この場合、アナログハイパスフィルタ５０のカットオフ周波数は、制御電圧に応じて、下限のカットオフ周波数（約５〜２０Ｈｚ）と上限のカットオフ周波数（約８０〜２００Ｈｚ）の範囲で制御可能である。カットオフ制御部５６におけるカットオフ周波数の制御は常時行われており、パンピング現象が生じて「Ｈ」レベルの信号がカットオフ制御部５６に継続して入力されている場合はカットオフ周波数が所定の第１の速度で上限に向かって次第に高くなっていき、パンピング現象が抑制されるようになる。また、生じていたパンピング現象が抑制されて「Ｈ」レベルから「Ｌ」レベルに変わった信号がカットオフ制御部５６に入力されるようになった場合は、カットオフ周波数が該第１の速度より遅い第２の速度で下限に向かって次第に低くなっていくように制御される。なお、比較器５３から「Ｈ」レベルの信号が出力されて過電流がＳＰ３に流れていることが検出されている場合は、スイッチングトランジスタＳ１，Ｓ２および定電圧電源３７，３８を保護するために、図示しない保護回路によりシングルエンドＤ級アンプ３２の動作を停止させる保護処理がパンピング現象の抑制処理よりも優先的に行われる。

以上説明した本発明にかかるＤ級電力増幅装置において、負荷とされるスピーカは、クロスオーバ・ネットワークを介して複数のスピーカユニットに接続するようにしても良い。また、音響信号の可聴帯域を複数に分割し、各帯域別にＤ級電力増幅装置を使用してマルチアンプ構成にするようにしてもよい。
なお、本発明にかかるＤ級電力増幅装置においては、出力電流を検出することにより過電流を検出するようにしていたが、出力電流と出力電圧を検出することにより電力が過負荷となったことを検出したり、負荷インピーダンスを検出することにより負荷の短絡状態を検出するようにしてもよい。
また、本発明にかかるＤ級電力増幅装置においては、過電流以外の要因（ＤＣ成分抑制、クリップ検出、過電力検出、負荷インピーダンス検出、など）に基づく保護処理（ミュート）を行うようにしてもよい。

本発明の実施例にかかるＤ級電力増幅装置の構成を示すブロック図である。本発明にかかるＤ級電力増幅装置の回路構成を示す概略の回路ブロック図の一例を示す図である。本発明にかかるＤ級電力増幅装置における制御部において周期的に実行される処理のフローチャートである。本発明にかかるＤ級電力増幅装置の回路構成を示す概略の回路ブロック図の他の例を示す図である。本発明にかかるＤ級電力増幅装置の回路構成を示す概略の回路ブロック図のさらに他の例を示す図である。従来のＤ級アンプの構成例を示す回路図である。出力電圧に対するパンピング電圧の変化を示すグラフである。

符号の説明

１Ｄ級電力増幅装置、２ソース、３スピーカ、１０ＣＰＵ、１１フラッシュメモリ、１２ＲＡＭ、１３その他Ｉ／Ｏ、１４操作子、１５表示器、１６波形入力部、１７信号処理部、１８Ｄ／Ａ・Ａ／Ｄ部、１９電力増幅部、２０バス、３０ＤＳＰ、３０ａＨＰＦ、３１ＤＡＣ、３２シングルエンドＤ級アンプ、３２ａＰＷＭ、３２ｂＬＣＬＰＦ、３３，３４アッテネータ、３５電流センサ、３６極性反転器、３７定電圧電源、３８定電圧電源、３９，４０，４１ＡＤＣ、４２制御部、４２ａＨＰＦカットオフ係数算出部、４２ｂパンピング状態認識部、４３アナログハイパスフィルタ、４４カットオフ制御部、５０アナログハイパスフィルタ、５１比較器、５２比較器、５３比較器、５４ＯＲゲート、５５ＡＮＤゲート、５６カットオフ制御部

Claims

音響信号が入力され、カットオフ周波数が可変可能なハイパスフィルタ部と、
ハイパスフィルタ部から出力される前記音響信号をパルス幅変調信号に変換して増幅するＤ級増幅部と、
前記Ｄ級増幅部の出力段に正側電源と負側電源とを供給する定電圧電源部と、
前記Ｄ級増幅部の出力信号から不要周波数成分を除去して負荷に供給するＬＣフィルタ部と、
前記正側電源の電圧が所定の正側閾値より高くなったことが検出され、あるいは、前記負側電源の電圧が所定の負側閾値より低くなったことが検出された場合に、パンピング現象が生じたと判断するパンピング検出部と、
前記パンピング検出部においてパンピング現象が生じていると判断されている間は、前記ハイパスフィルタ部におけるカットオフ周波数を所定量ずつ上げるよう制御し、前記パンピング検出部においてパンピング現象が生じていないと判断されている間は、前記ハイパスフィルタ部のカットオフ周波数を所定量ずつ下げるよう制御するカットオフ制御部と、
を備えたことを特徴とするＤ級電力増幅装置。
さらに、
前記負荷が過負荷状態となっていることを検出する過負荷検出部と、
該過負荷検出部において過負荷状態となっていることが検出されたとき、前記音響信号の入力または前記Ｄ級増幅部の動作を停止させて前記音響信号をミュートすると共に、前記ハイパスフィルタのカットオフ周波数を下限のカットオフ周波数に設定する過負荷制御部と、
を備えたことを特徴とする請求項１記載のＤ級電力増幅装置。
前記カットオフ周波数を下げる速度が、前記カットオフ周波数を上げる速度より遅いことを特徴とする請求項１あるいは２に記載のＤ級電力増幅回路。