JP5228843B2 - Semiconductor device mounting substrate and semiconductor device - Google Patents

Semiconductor device mounting substrate and semiconductor device Download PDF

Info

Publication number
JP5228843B2
JP5228843B2 JP2008303577A JP2008303577A JP5228843B2 JP 5228843 B2 JP5228843 B2 JP 5228843B2 JP 2008303577 A JP2008303577 A JP 2008303577A JP 2008303577 A JP2008303577 A JP 2008303577A JP 5228843 B2 JP5228843 B2 JP 5228843B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor element
element mounting
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008303577A
Other languages
Japanese (ja)
Other versions
JP2010129810A (en
Inventor
守 倉科
大輔 水谷
正輝 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008303577A priority Critical patent/JP5228843B2/en
Publication of JP2010129810A publication Critical patent/JP2010129810A/en
Application granted granted Critical
Publication of JP5228843B2 publication Critical patent/JP5228843B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半導体素子搭載用基板及び半導体装置に関する。   The present invention relates to a semiconductor element mounting substrate and a semiconductor device.

近時、ＬＳＩ等の半導体素子（半導体チップ）が搭載された半導体素子搭載用基板（ＢＧＡ（Ball Grid Array）パッケージ）をマザーボード等の回路基板上に実装する技術が提案されている。   Recently, a technique for mounting a semiconductor element mounting substrate (BGA (Ball Grid Array) package) on which a semiconductor element (semiconductor chip) such as an LSI is mounted on a circuit board such as a mother board has been proposed.

半導体素子に形成された電極は、半田バンプ等により半導体素子搭載用基板の一方の面に形成された電極に接続される。半導体素子搭載用基板の他方の面に形成された電極は、他の半田バンプによりマザーボード等の回路基板の電極に接続される。半導体素子の電極とマザーボード等の回路基板の電極とは、半導体素子搭載用基板に形成された電極や配線等を介して互いに電気的に接続される。
特開平９−１７８２７号公報 特開平１１−２８４０９７号公報 特開２００７−２６６６４３号公報 特許第４１４５３０１号公報 特開２００６−３２４６４２号公報 An electrode formed on the semiconductor element is connected to an electrode formed on one surface of the semiconductor element mounting substrate by solder bumps or the like. The electrode formed on the other surface of the semiconductor element mounting board is connected to an electrode of a circuit board such as a mother board by another solder bump. The electrode of the semiconductor element and the electrode of a circuit board such as a mother board are electrically connected to each other via an electrode, wiring, or the like formed on the semiconductor element mounting board.
JP-A-9-17827 JP-A-11-284097 JP 2007-266643 A Japanese Patent No. 4145301 JP 2006-324642 A

しかしながら、提案されている半導体素子搭載用基板では、加熱時の変形により半導体素子搭載用基板と半導体素子との間の電気的接続に不良が生じてしまう場合があった。   However, in the proposed semiconductor element mounting substrate, the electrical connection between the semiconductor element mounting substrate and the semiconductor element may be defective due to deformation during heating.

本発明の目的は、信頼性の向上を実現し得る半導体素子搭載用基板及び半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor element mounting substrate and a semiconductor device capable of realizing improvement in reliability.

実施形態の一観点によれば、一方の面に複数の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板とを有することを特徴とする半導体素子搭載用基板が提供される。   According to one aspect of the embodiment, a circuit board having a plurality of electrodes formed on one surface, and a plurality of through holes provided on the one surface side of the circuit board and corresponding to the plurality of electrodes, respectively. There is provided a substrate for mounting a semiconductor element, comprising a plate formed and made of a material having a smaller coefficient of thermal expansion than the circuit board.

実施形態の他の観点によれば、一方の面に複数の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板を有する半導体素子搭載用基板と、前記回路基板の前記一方の面の反対側の面である他方の面側に実装された半導体素子とを有することを特徴とする半導体装置が提供される。   According to another aspect of the embodiment, a circuit board having a plurality of electrodes formed on one surface, and a plurality of through-holes provided on the one surface side of the circuit board and corresponding to the plurality of electrodes, respectively. And a semiconductor element mounting board having a plate made of a material having a smaller coefficient of thermal expansion than the circuit board, and a semiconductor mounted on the other surface side opposite to the one surface of the circuit board A semiconductor device including an element is provided.

開示の半導体素子搭載用基板及び半導体装置によれば、半導体素子が実装される面の反対側の面である回路基板の一方の面に、回路基板の一方の面に形成された複数の電極にそれぞれ対応する複数の貫通孔が形成された、回路基板より熱膨張率の小さい材料からなる板が設けられている。電極が形成された箇所を除く回路基板の一方の面の全体に、回路基板より熱膨張率の小さい材料からなる板が設けられているため、回路基板が変形してしまうのを十分に抑制することができる。しかも、複数の電極に対応する複数の貫通孔が、回路基板より熱膨張率の小さい材料からなる板に形成されているため、回路基板の一方の面に形成された電極と他の回路基板に形成された電極とを貫通孔内に形成される半田バンプにより接続し得る。開示の半導体素子搭載用基板及び半導体装置によれば、半導体素子と回路基板との間に加わるストレスを抑制することができ、半導体素子と回路基板との電気的接続の信頼性を向上し得る。従って、信頼性の向上を実現し得る半導体素子搭載用基板及び半導体装置を提供することができる。   According to the disclosed semiconductor element mounting substrate and semiconductor device, a plurality of electrodes formed on one surface of the circuit board are provided on one surface of the circuit board, which is the surface opposite to the surface on which the semiconductor elements are mounted. A plate made of a material having a smaller coefficient of thermal expansion than that of the circuit board, in which a plurality of corresponding through holes are formed, is provided. Since a plate made of a material having a lower coefficient of thermal expansion than the circuit board is provided on the entire surface of the circuit board except for the portion where the electrodes are formed, it is possible to sufficiently suppress deformation of the circuit board. be able to. In addition, since the plurality of through holes corresponding to the plurality of electrodes are formed in a plate made of a material having a smaller coefficient of thermal expansion than the circuit board, the electrodes formed on one surface of the circuit board and the other circuit board The formed electrodes can be connected by solder bumps formed in the through holes. According to the disclosed semiconductor element mounting substrate and semiconductor device, stress applied between the semiconductor element and the circuit board can be suppressed, and the reliability of electrical connection between the semiconductor element and the circuit board can be improved. Therefore, it is possible to provide a semiconductor element mounting substrate and a semiconductor device that can realize improved reliability.

［一実施形態］
一実施形態による半導体素子搭載用基板及び半導体装置を図１乃至図１０を用いて説明する。 [One Embodiment]
A semiconductor element mounting substrate and a semiconductor device according to an embodiment will be described with reference to FIGS.

（半導体素子搭載用基板）
まず、本実施形態による半導体素子搭載用基板について図１を用いて説明する。図１は、本実施形態による半導体素子搭載用基板を示す断面図及び側面図である。図１（ｂ）は本実施形態による半導体素子搭載用基板を示す側面図であり、図１（ａ）は図１（ｂ）の一部に対応する断面図である。なお、図１（ｂ）においては、回路基板１０の上面側に形成されている電極１４が省略されている。 (Semiconductor element mounting board)
First, the semiconductor element mounting substrate according to the present embodiment will be explained with reference to FIG. FIG. 1 is a cross-sectional view and a side view showing the semiconductor element mounting substrate according to the present embodiment. FIG. 1B is a side view showing the semiconductor element mounting substrate according to the present embodiment, and FIG. 1A is a cross-sectional view corresponding to a part of FIG. In FIG. 1B, the electrode 14 formed on the upper surface side of the circuit board 10 is omitted.

回路基板１０としては、多層配線構造（図示せず）を有するガラスエポキシ基板が用いられている。ガラスエポキシ基板は、ガラス繊維にエポキシ樹脂を含浸させることにより形成されている。回路基板１０のサイズは、例えば４７．５ｍｍ×４７．５ｍｍ×０．９３ｍｍ程度とする。   As the circuit board 10, a glass epoxy board having a multilayer wiring structure (not shown) is used. The glass epoxy substrate is formed by impregnating glass fiber with an epoxy resin. The size of the circuit board 10 is about 47.5 mm × 47.5 mm × 0.93 mm, for example.

本実施形態による半導体素子搭載用基板２は、マザーボード等の他の回路基板４（図８参照）上に実装される。図１における回路基板１０の下面側は、例えば他の回路基板４に対向する側である。   The semiconductor element mounting board 2 according to the present embodiment is mounted on another circuit board 4 (see FIG. 8) such as a mother board. The lower surface side of the circuit board 10 in FIG. 1 is, for example, the side facing the other circuit board 4.

回路基板１０の下面側には、複数の電極（電極パッド）１２が形成されている。回路基板１０の下面側に形成された電極１２は、他の回路基板６（図８参照）の電極３６（図８参照）に対応するように形成されている。回路基板１０の下面側に形成されている電極１２のサイズは、例えば４００μｍφ程度とする。回路基板１０の下面側に形成されている電極１２のピッチは、例えば１ｍｍ程度とする。電極１２の厚さは、例えば１０μｍ程度とする。   A plurality of electrodes (electrode pads) 12 are formed on the lower surface side of the circuit board 10. The electrode 12 formed on the lower surface side of the circuit board 10 is formed to correspond to the electrode 36 (see FIG. 8) of another circuit board 6 (see FIG. 8). The size of the electrode 12 formed on the lower surface side of the circuit board 10 is, for example, about 400 μmφ. The pitch of the electrodes 12 formed on the lower surface side of the circuit board 10 is, for example, about 1 mm. The thickness of the electrode 12 is about 10 μm, for example.

本実施形態による半導体素子搭載用基板２上には、例えばＬＳＩ等の半導体素子（半導体チップ）６（図８参照）が実装される。図１における回路基板１０の上面側は、半導体素子６が実装される側である。半導体素子６の基板としては、例えばシリコン基板等の半導体基板が用いられる。半導体素子６に用いられている半導体基板の熱膨張率は、回路基板１０の熱膨張率より小さい。   On the semiconductor element mounting substrate 2 according to the present embodiment, for example, a semiconductor element (semiconductor chip) 6 such as an LSI (see FIG. 8) is mounted. The upper surface side of the circuit board 10 in FIG. 1 is the side on which the semiconductor element 6 is mounted. As the substrate of the semiconductor element 6, for example, a semiconductor substrate such as a silicon substrate is used. The thermal expansion coefficient of the semiconductor substrate used for the semiconductor element 6 is smaller than the thermal expansion coefficient of the circuit board 10.

回路基板１０の上面側には、複数の電極（電極パッド）１４が形成されている。回路基板１０の上面側に形成された電極１４は、回路基板１０上に実装される半導体素子６（図８参照）の電極３０（図８参照）に対応するように形成されている。回路基板１０の上面側に形成される電極１４のサイズは、例えば５００μｍφ程度とする。回路基板１０の上面側に形成される電極１２のピッチは、例えば２００μｍ程度とする。電極１４の厚さは、例えば１０μｍ程度とする。半導体素子６が実装される領域のサイズは、例えば１５ｍｍ×１５ｍｍ程度とする。   A plurality of electrodes (electrode pads) 14 are formed on the upper surface side of the circuit board 10. The electrodes 14 formed on the upper surface side of the circuit board 10 are formed so as to correspond to the electrodes 30 (see FIG. 8) of the semiconductor element 6 (see FIG. 8) mounted on the circuit board 10. The size of the electrode 14 formed on the upper surface side of the circuit board 10 is, for example, about 500 μmφ. The pitch of the electrodes 12 formed on the upper surface side of the circuit board 10 is about 200 μm, for example. The thickness of the electrode 14 is, for example, about 10 μm. The size of the region where the semiconductor element 6 is mounted is, for example, about 15 mm × 15 mm.

回路基板１０の下面側には、剛性板（スティフナ、防撓材、補強材）１６が設けられている。剛性板１６は、回路基板１０の下面側に接着層１８等を介して接着されている。剛性板１６の全体的なサイズは、例えば４７．５ｍｍ×４７．５ｍｍ×０．３ｍｍ程度である。剛性板１６の材料としては、回路基板１０より熱膨張率が小さい材料が用いられている。例えば、剛性板１６として、金属板が用いられている。金属板１６の材料としては、例えば銅を含む材料が用いられている。ここでは、剛性板１６として、例えば銅板を用いる。   On the lower surface side of the circuit board 10, a rigid plate (stiffener, stiffener, reinforcing material) 16 is provided. The rigid plate 16 is bonded to the lower surface side of the circuit board 10 via an adhesive layer 18 or the like. The overall size of the rigid plate 16 is, for example, about 47.5 mm × 47.5 mm × 0.3 mm. As the material of the rigid plate 16, a material having a smaller thermal expansion coefficient than that of the circuit board 10 is used. For example, a metal plate is used as the rigid plate 16. As the material of the metal plate 16, for example, a material containing copper is used. Here, for example, a copper plate is used as the rigid plate 16.

剛性板１６には、複数の貫通孔（開口部）２０が形成されている。貫通孔２０は、回路基板１０の下面側に形成された電極１２に対応する箇所に形成されている。貫通孔２０の径は、回路基板１０に形成された電極１２から遠ざかるに伴って大きくなっている。剛性板１６の上面側における貫通孔２０の径は、例えば０．５５ｍｍ程度とする。剛性板１６の下面側における貫通孔２０の径は、例えば０．６５ｍｍ程度とする。   A plurality of through holes (openings) 20 are formed in the rigid plate 16. The through hole 20 is formed at a location corresponding to the electrode 12 formed on the lower surface side of the circuit board 10. The diameter of the through hole 20 increases as the distance from the electrode 12 formed on the circuit board 10 increases. The diameter of the through hole 20 on the upper surface side of the rigid plate 16 is, for example, about 0.55 mm. The diameter of the through hole 20 on the lower surface side of the rigid plate 16 is, for example, about 0.65 mm.

剛性板１６の一方の面側（上面側）には、絶縁層２２が形成されている。また、剛性板１６の他方の面側及び貫通孔２０内には、絶縁層２４が形成されている。絶縁層２２，２４の材料としては、例えば熱硬化性樹脂シートがそれぞれ用いられている。熱硬化性樹脂シート２２，２４の材料としては、例えばエポキシ樹脂が用いられている。より具体的には、絶縁層２２，２４の材料として、例えば味の素ファインテクノ株式会社製の熱硬化性エポキシ樹脂シート（品名：ＧＸ−１３）が用いられている。絶縁層２２，２４の厚さは、例えば５０μｍ程度とする。剛性板１６の表面をこれらの絶縁層２２，２４により覆っているのは、回路基板１０の下面側に形成される半田バンプ２６が剛性板１６を介して互いに電気的に短絡されてしまうのを防止するためである。   An insulating layer 22 is formed on one surface side (upper surface side) of the rigid plate 16. An insulating layer 24 is formed on the other surface side of the rigid plate 16 and in the through hole 20. As a material of the insulating layers 22 and 24, for example, a thermosetting resin sheet is used. As a material of the thermosetting resin sheets 22 and 24, for example, an epoxy resin is used. More specifically, for example, a thermosetting epoxy resin sheet (product name: GX-13) manufactured by Ajinomoto Fine Techno Co., Ltd. is used as the material for the insulating layers 22 and 24. The thickness of the insulating layers 22 and 24 is about 50 μm, for example. The reason why the surface of the rigid plate 16 is covered with these insulating layers 22 and 24 is that the solder bumps 26 formed on the lower surface side of the circuit board 10 are electrically short-circuited with each other via the rigid plate 16. This is to prevent it.

絶縁層２２，２４が形成された剛性板１６の一方の面側（上面側）には、接着層１８が形成されている。接着層１８は、剛性板１６を回路基板１０の一方の面（下面側）に固定するためのものである。接着層１８としては、例えば熱硬化性接着シート（ボンディングシート）が用いられている。より具体的には、接着層１８の材料として、例えば京セラケミカル株式会社製のボンディングシート（品名：ＦＴＡ−８６０）が用いられている。接着層１８の厚さは、例えば２０μｍ程度とする。   An adhesive layer 18 is formed on one surface side (upper surface side) of the rigid plate 16 on which the insulating layers 22 and 24 are formed. The adhesive layer 18 is for fixing the rigid plate 16 to one surface (lower surface side) of the circuit board 10. As the adhesive layer 18, for example, a thermosetting adhesive sheet (bonding sheet) is used. More specifically, for example, a bonding sheet (product name: FTA-860) manufactured by Kyocera Chemical Co., Ltd. is used as the material of the adhesive layer 18. The thickness of the adhesive layer 18 is, for example, about 20 μm.

剛性板１６に貫通孔２０が形成されている箇所においては、絶縁層２２，２４及び接着層１８に貫通孔（開口部）２８が形成されている。貫通孔２８は、回路基板１０の下面側に形成された電極１２に対応するように形成されている。貫通孔２８の径は、例えば０．４ｍｍ程度とする。   In locations where the through holes 20 are formed in the rigid plate 16, through holes (openings) 28 are formed in the insulating layers 22 and 24 and the adhesive layer 18. The through hole 28 is formed to correspond to the electrode 12 formed on the lower surface side of the circuit board 10. The diameter of the through hole 28 is, for example, about 0.4 mm.

表面が絶縁層２２，２４により覆われた剛性板１６は、回路基板１０の一方の面（下面側）に接着層１８を用いて固定されている。   The rigid plate 16 whose surface is covered with the insulating layers 22 and 24 is fixed to one surface (lower surface side) of the circuit board 10 using an adhesive layer 18.

こうして、回路基板１０の一方の面に形成された複数の電極１２に対応する複数の貫通孔２０が形成された剛性板１６が、回路基板１０の一方の面に設けられている。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、熱処理を行った際に回路基板１０が変形してしまうのを十分に抑制することが可能となる。回路基板１０が変形するのを抑制し得るため、半導体素子６（図８参照）と回路基板１０との間に加わるストレスを抑制することが可能となり、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。   Thus, the rigid plate 16 in which the plurality of through holes 20 corresponding to the plurality of electrodes 12 formed on one surface of the circuit board 10 is formed is provided on one surface of the circuit board 10. According to the present embodiment, since the rigid plate 16 is provided on the entire surface of the circuit board 10 excluding the portion where the electrode 12 is formed, the circuit board 10 is deformed when heat treatment is performed. Can be sufficiently suppressed. Since the deformation of the circuit board 10 can be suppressed, the stress applied between the semiconductor element 6 (see FIG. 8) and the circuit board 10 can be suppressed, and the electrical connection between the semiconductor element 6 and the circuit board 10 can be suppressed. Connection reliability can be improved.

回路基板１０の下面側に形成された電極１２の下面側には、半田バンプ（半田ボール）２６が形成されている。半田バンプ２６は、例えば半田ボールをフラックスに含浸させた半田ペーストを印刷することにより形成することができる。半田ボールとしては、例えば千住金属工業株式会社製の半田ボール（品名：Ｓｐａｒｋｌｅ Ｂａｌｌ（Ｓ ｔｙｐｅ））等を用いることができる。フラックスとしては、例えば千住金属工業株式会社製のフラックス（品名：デルタラックス５２３Ｈ）等を用いることができる。半田バンプ２６のうちの上側の部分は貫通孔２０内に位置しており、半田バンプ２６のうちの下側の部分は剛性板１６の下面より下方に位置している。即ち、半田バンプ２６は、貫通孔２０内から貫通孔２０外に突出するように形成されている。   A solder bump (solder ball) 26 is formed on the lower surface side of the electrode 12 formed on the lower surface side of the circuit board 10. The solder bump 26 can be formed, for example, by printing a solder paste in which a solder ball is impregnated with a flux. As the solder ball, for example, a solder ball manufactured by Senju Metal Industry Co., Ltd. (product name: Sparkle Ball (S type)) or the like can be used. As the flux, for example, a flux (product name: Deltalux 523H) manufactured by Senju Metal Industry Co., Ltd. can be used. The upper part of the solder bump 26 is located in the through hole 20, and the lower part of the solder bump 26 is located below the lower surface of the rigid plate 16. That is, the solder bump 26 is formed so as to protrude from the inside of the through hole 20 to the outside of the through hole 20.

電極１２に対応する貫通孔２０が剛性板１６に形成されているため、回路基板１０の一方の面に形成された電極１２と他の回路基板４に形成された電極３６との電気的接続を、貫通孔２０内に形成された半田バンプ２６により確保し得る（図８参照）。   Since the through hole 20 corresponding to the electrode 12 is formed in the rigid plate 16, the electrical connection between the electrode 12 formed on one surface of the circuit board 10 and the electrode 36 formed on the other circuit board 4 is established. It can be secured by the solder bump 26 formed in the through hole 20 (see FIG. 8).

こうして、本実施形態による半導体素子搭載用基板２が形成されている。   Thus, the semiconductor element mounting substrate 2 according to the present embodiment is formed.

本実施形態による半導体素子搭載用基板は、回路基板１０の一方の面側に剛性板１６が設けられており、回路基板１６の一方の面に形成された複数の電極１２にそれぞれ対応する複数の貫通孔２０が剛性板１６に形成されていることに主な特徴がある。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、回路基板１０が変形してしまうのを十分に抑制することができる。回路基板１０が変形するのを抑制し得るため、半導体素子６と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。従って、本実施形態によれば、信頼性の向上を実現し得る半導体素子搭載用基板を提供することができる。しかも、複数の電極１２に対応する複数の貫通孔２０が剛性板１６に形成されているため、回路基板１０の一方の面に形成された電極と他の回路基板４に形成された電極３６との電気的接続を、貫通孔２０内に形成される半田バンプ２６により確保し得る（図８参照）。   The semiconductor element mounting substrate according to the present embodiment is provided with a rigid plate 16 on one surface side of the circuit substrate 10, and a plurality of electrodes 12 corresponding to the plurality of electrodes 12 formed on one surface of the circuit substrate 16. The main feature is that the through hole 20 is formed in the rigid plate 16. According to the present embodiment, since the rigid plate 16 is provided on the entire surface of one side of the circuit board 10 excluding the portion where the electrode 12 is formed, the deformation of the circuit board 10 is sufficiently suppressed. be able to. Since the deformation of the circuit board 10 can be suppressed, the stress applied between the semiconductor element 6 and the circuit board 10 can be suppressed, and the reliability of the electrical connection between the semiconductor element 6 and the circuit board 10 is improved. It becomes possible to do. Therefore, according to the present embodiment, it is possible to provide a semiconductor element mounting substrate that can realize improvement in reliability. In addition, since the plurality of through holes 20 corresponding to the plurality of electrodes 12 are formed in the rigid plate 16, the electrodes formed on one surface of the circuit board 10 and the electrodes 36 formed on the other circuit board 4 These electrical connections can be secured by the solder bumps 26 formed in the through holes 20 (see FIG. 8).

（半導体素子搭載用基板の製造方法）
次に、本実施形態による半導体素子搭載用基板の製造方法を図２乃至図６を用いて説明する。図２乃至図６は、本実施形態による半導体素子搭載用基板の製造方法を示す工程図である。図２（ａ）乃至図３（ｂ）は断面図である。図４（ｂ）は斜視図であり、図４（ａ）は図４（ｂ）の一部に対応する断面図である。図５（ｂ）は斜視図であり、図５（ａ）は図５（ｂ）の一部に対応する断面図である。図６（ｂ）は側面図であり、図６（ａ）は図６（ｂ）の一部に対応する断面図である。なお、図４（ｂ）、図５（ｂ）及び図６（ｂ）においては、回路基板１０の上面側に形成されている電極１４が省略されている。 (Manufacturing method of semiconductor element mounting substrate)
Next, the method for manufacturing the semiconductor element mounting substrate according to the present embodiment will be explained with reference to FIGS. 2 to 6 are process diagrams showing the method of manufacturing the semiconductor element mounting substrate according to the present embodiment. 2A to 3B are cross-sectional views. 4B is a perspective view, and FIG. 4A is a cross-sectional view corresponding to a part of FIG. 4B. FIG. 5B is a perspective view, and FIG. 5A is a cross-sectional view corresponding to a part of FIG. 6B is a side view, and FIG. 6A is a cross-sectional view corresponding to a part of FIG. 6B. In FIG. 4B, FIG. 5B, and FIG. 6B, the electrode 14 formed on the upper surface side of the circuit board 10 is omitted.

まず、図２（ａ）に示すように、剛性板（スティフナ）１６を用意する。剛性板１６としては、例えば金属板を用いる。金属板１６の材料は、例えば銅を含む材料とする。ここでは、剛性板１６として、例えば銅板を用いる。剛性板１６のサイズは、例えば６０ｍｍ×６０ｍｍ×０．３ｍｍ程度とする。   First, as shown in FIG. 2A, a rigid plate (stiffener) 16 is prepared. For example, a metal plate is used as the rigid plate 16. The material of the metal plate 16 is, for example, a material containing copper. Here, for example, a copper plate is used as the rigid plate 16. The size of the rigid plate 16 is, for example, about 60 mm × 60 mm × 0.3 mm.

次に、例えばマイクロドリルを用いて剛性板１６に貫通孔２０を形成する。貫通孔２０は、回路基板１０の下面側に形成される電極１２（図１参照）に対応するように形成される。貫通孔２０を形成する際には、先端に向かって径が除々に細くなっているマイクロドリル（図示せず）を用いる。このようにして貫通孔２０を形成すれば、剛性板１６の上面側から下面側に向かって径が徐々に大きくなるように貫通孔２０を形成することができる。   Next, the through hole 20 is formed in the rigid plate 16 using, for example, a micro drill. The through hole 20 is formed so as to correspond to the electrode 12 (see FIG. 1) formed on the lower surface side of the circuit board 10. When the through hole 20 is formed, a micro drill (not shown) whose diameter gradually decreases toward the tip is used. By forming the through hole 20 in this way, the through hole 20 can be formed so that the diameter gradually increases from the upper surface side to the lower surface side of the rigid plate 16.

次に、図２（ｃ）に示すように、剛性板１６の上面側及び下面側に例えば熱硬化性樹脂シート２２，２４をそれぞれ配置する。熱硬化性樹脂シート２２，２４は、絶縁層２２，２４（図１参照）となるものである。熱硬化性樹脂シート２２，２４の材料としては、例えばエポキシ樹脂を用いる。より具体的には、熱硬化性樹脂シート２２，２４として、例えば味の素ファインテクノ株式会社製の熱硬化性エポキシ樹脂シート（品名：ＧＸ−１３）を用いる。熱硬化性樹脂シート２２，２４の厚さは、例えば５０μｍ程度とする。   Next, as shown in FIG. 2C, for example, thermosetting resin sheets 22 and 24 are disposed on the upper surface side and the lower surface side of the rigid plate 16, respectively. The thermosetting resin sheets 22 and 24 become the insulating layers 22 and 24 (see FIG. 1). As a material of the thermosetting resin sheets 22 and 24, for example, an epoxy resin is used. More specifically, as the thermosetting resin sheets 22 and 24, for example, a thermosetting epoxy resin sheet (product name: GX-13) manufactured by Ajinomoto Fine Techno Co., Ltd. is used. The thickness of the thermosetting resin sheets 22 and 24 is, for example, about 50 μm.

次に、例えばラミネート法により、熱硬化性樹脂シート２２，２４を剛性板１６に貼り付ける。   Next, the thermosetting resin sheets 22 and 24 are attached to the rigid plate 16 by, for example, a laminating method.

次に、熱処理を行うことにより、熱硬化性樹脂シート２２，２４を硬化させる。熱処理温度は、例えば１８０℃とする。こうして、剛性板１６の表面を覆うように絶縁層２２，２４が形成される（図２（ｄ）参照）。   Next, the thermosetting resin sheets 22 and 24 are cured by performing a heat treatment. The heat treatment temperature is set to 180 ° C., for example. Thus, the insulating layers 22 and 24 are formed so as to cover the surface of the rigid plate 16 (see FIG. 2D).

次に、図３（ａ）に示すように、絶縁層２２，２４により覆われた剛性板１６上に、例えば熱硬化性接着シート（ボンディングシート）１８を配置する。熱硬化性接着シート１８は、接着層１８（図１参照）となるものである。熱硬化性接着シート１８の材料としては、例えば京セラケミカル株式会社製のボンディングシート（品名：ＦＴＡ−８６０）を用いる。熱硬化性接着シート１８の厚さは、例えば２０μ程度とする。   Next, as shown in FIG. 3A, for example, a thermosetting adhesive sheet (bonding sheet) 18 is disposed on the rigid plate 16 covered with the insulating layers 22 and 24. The thermosetting adhesive sheet 18 becomes the adhesive layer 18 (see FIG. 1). As a material of the thermosetting adhesive sheet 18, for example, a bonding sheet (product name: FTA-860) manufactured by Kyocera Chemical Co., Ltd. is used. The thickness of the thermosetting adhesive sheet 18 is, for example, about 20 μm.

次に、例えばラミネート法により、熱硬化性接着シート１８を絶縁層２２上に貼り付ける。こうして、絶縁層２２上に接着層１８が形成される。   Next, the thermosetting adhesive sheet 18 is pasted on the insulating layer 22 by, for example, a laminating method. Thus, the adhesive layer 18 is formed on the insulating layer 22.

次に、例えばマイクロドリルを用いて、貫通孔２０が形成されている箇所における絶縁層２２，２４及び接着層１８に貫通孔２８を形成する。貫通孔２８の径は、例えば０．４ｍｍ程度とする。   Next, the through-hole 28 is formed in the insulating layers 22 and 24 and the adhesive layer 18 at the place where the through-hole 20 is formed, for example, using a micro drill. The diameter of the through hole 28 is, for example, about 0.4 mm.

次に、下面側及び上面側にそれぞれ電極１２が形成された回路基板１０を用意する（図４参照）。回路基板１０としては、例えば多層配線構造（図示せず）を有するガラスエポキシ基板を用いる。回路基板１０の上面側にはＬＳＩ等の半導体素子６（図８参照）が実装される。このため、回路基板１０の上面側には半導体素子６の電極３０（図８参照）に対応するように電極１４が形成されている。半導体素子搭載用基板２はマザーボード等の他の回路基板４に実装される。このため、回路基板１０の下面側には、他の回路基板４の電極３６（図８参照）に対応するように電極１２が形成されている。   Next, a circuit board 10 having electrodes 12 formed on the lower surface side and the upper surface side is prepared (see FIG. 4). As the circuit board 10, for example, a glass epoxy board having a multilayer wiring structure (not shown) is used. A semiconductor element 6 such as an LSI (see FIG. 8) is mounted on the upper surface side of the circuit board 10. Therefore, an electrode 14 is formed on the upper surface side of the circuit board 10 so as to correspond to the electrode 30 (see FIG. 8) of the semiconductor element 6. The semiconductor element mounting board 2 is mounted on another circuit board 4 such as a mother board. Therefore, the electrode 12 is formed on the lower surface side of the circuit board 10 so as to correspond to the electrode 36 (see FIG. 8) of the other circuit board 4.

次に、剛性板１６上に回路基板１０を配置する（図５参照）。この際、回路基板１０の下面側を剛性板１６上に形成された接着層１８に接触させる。また、回路基板１０の下面側に形成された電極１２の位置を、絶縁層２２，２４及び接着層１８に形成された貫通孔２８の位置に合致させる。   Next, the circuit board 10 is disposed on the rigid plate 16 (see FIG. 5). At this time, the lower surface side of the circuit board 10 is brought into contact with the adhesive layer 18 formed on the rigid plate 16. Further, the position of the electrode 12 formed on the lower surface side of the circuit board 10 is matched with the position of the through hole 28 formed in the insulating layers 22 and 24 and the adhesive layer 18.

次に、加熱しながら加圧を行うことにより、絶縁層２２，２４により覆われた剛性板１６と回路基板１０とを接着層１８により接着する（熱プレス）。加熱温度は、例えば１７０℃程度とする。加える圧力は、例えば２ＭＰａ程度とする。   Next, by applying pressure while heating, the rigid plate 16 covered with the insulating layers 22 and 24 and the circuit board 10 are bonded by the adhesive layer 18 (hot pressing). The heating temperature is about 170 ° C., for example. The applied pressure is, for example, about 2 MPa.

次に、回路基板１０の下面側に形成された電極１２に半田ボール２６を搭載し、この後、熱処理を行うことにより、回路基板１０の下面側に形成された電極１２上に半田バンプ（半田ボール）２６を形成する（図６参照）。半田バンプ２６は、例えば半田ボールをフラックスに含浸させた半田ペーストを印刷することにより形成することができる。半田ボールとしては、例えば千住金属工業株式会社製の半田ボール（品名：Ｓｐａｒｋｌｅ Ｂａｌｌ（Ｓ ｔｙｐｅ））等を用いることができる。フラックスとしては、例えば千住金属工業株式会社製のフラックス（品名：デルタラックス５２３Ｈ）等を用いることができる。回路基板１０の下面側に形成された電極１２から遠ざかるに伴って径が大きくなるように貫通孔２０が形成されているため、回路基板１０に形成された電極１２上に半田バンプ２６を確実に形成することができる。   Next, a solder ball 26 is mounted on the electrode 12 formed on the lower surface side of the circuit board 10, and then heat treatment is performed, so that solder bumps (solder) are formed on the electrode 12 formed on the lower surface side of the circuit board 10. Ball) 26 is formed (see FIG. 6). The solder bump 26 can be formed, for example, by printing a solder paste in which a solder ball is impregnated with a flux. As the solder ball, for example, a solder ball manufactured by Senju Metal Industry Co., Ltd. (product name: Sparkle Ball (S type)) or the like can be used. As the flux, for example, a flux (product name: Deltalux 523H) manufactured by Senju Metal Industry Co., Ltd. can be used. Since the through hole 20 is formed so that the diameter increases as the distance from the electrode 12 formed on the lower surface side of the circuit board 10 increases, the solder bumps 26 are reliably placed on the electrode 12 formed on the circuit board 10. Can be formed.

こうして、本実施形態による半導体素子搭載用基板２が形成される。   Thus, the semiconductor element mounting substrate 2 according to the present embodiment is formed.

（半導体装置）
次に、本実施形態による半導体素子搭載用基板を用いた半導体装置について図７及び図８を用いて説明する。図７は、本実施形態による半導体素子搭載用基板を用いた半導体装置を示す断面図及び側面図である。図７（ｂ）は側面図であり、図７（ａ）は図７（ｂ）の一部に対応する断面図である。図８は、本実施形態による半導体素子搭載用基板を用いた半導体装置を示す側面図である。なお、図７（ｂ）においては、回路基板１０の上面側に形成されている電極１４が省略されている。 (Semiconductor device)
Next, the semiconductor device using the semiconductor element mounting substrate according to the present embodiment will be explained with reference to FIGS. FIG. 7 is a sectional view and a side view showing the semiconductor device using the semiconductor element mounting substrate according to the present embodiment. FIG. 7B is a side view, and FIG. 7A is a cross-sectional view corresponding to a part of FIG. 7B. FIG. 8 is a side view showing the semiconductor device using the semiconductor element mounting substrate according to the present embodiment. In FIG. 7B, the electrode 14 formed on the upper surface side of the circuit board 10 is omitted.

図７に示すように、半導体素子搭載用基板２上には、ＬＳＩ等の半導体素子６が実装されている。半導体素子６の電極３０は、半田バンプ３２を介して半導体素子搭載用基板２の電極１４に電気的に接続されている。半田バンプ３２の直径は、例えば０．１ｍｍ程度である。   As shown in FIG. 7, a semiconductor element 6 such as an LSI is mounted on the semiconductor element mounting substrate 2. The electrode 30 of the semiconductor element 6 is electrically connected to the electrode 14 of the semiconductor element mounting substrate 2 via the solder bump 32. The diameter of the solder bump 32 is, for example, about 0.1 mm.

半田バンプ３２が形成された半導体素子６を半導体素子搭載用基板２上に搭載する際には、半田バンプ３２を溶融すべく熱処理（リフロー）が行われる。また、本実施形態による半導体装置を実際に使用する段階においても、半導体装置に熱が加わったり、半導体素子６から熱が発生したりする。本実施形態によれば、電極１２が形成されている箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、半導体素子６を半導体素子搭載用基板２上に搭載する際や、半導体装置を実際に使用する際等に、回路基板１０が変形するのを十分に抑制することができる。回路基板１０が変形するのを抑制し得るため、半導体素子６（図８参照）と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。   When the semiconductor element 6 on which the solder bumps 32 are formed is mounted on the semiconductor element mounting substrate 2, a heat treatment (reflow) is performed to melt the solder bumps 32. In addition, even when the semiconductor device according to the present embodiment is actually used, heat is applied to the semiconductor device or heat is generated from the semiconductor element 6. According to the present embodiment, since the rigid plate 16 is provided on the entire surface of the circuit board 10 excluding the portion where the electrode 12 is formed, the semiconductor element 6 is mounted on the semiconductor element mounting board 2. When the semiconductor device is used or when the semiconductor device is actually used, the deformation of the circuit board 10 can be sufficiently suppressed. Since deformation of the circuit board 10 can be suppressed, stress applied between the semiconductor element 6 (see FIG. 8) and the circuit board 10 can be suppressed, and electrical connection between the semiconductor element 6 and the circuit board 10 can be suppressed. It becomes possible to improve the reliability.

半導体素子６と半導体素子搭載用基板２との間には、アンダーフィル樹脂層（封止樹脂層）３４が形成されている。アンダーフィル樹脂層３４の材料としては、例えば住友ベークライト株式会社製の半導体用液状封止樹脂（品名：ＣＲＰ−４０７５Ｓ３）が用いられている。   An underfill resin layer (sealing resin layer) 34 is formed between the semiconductor element 6 and the semiconductor element mounting substrate 2. As a material of the underfill resin layer 34, for example, a liquid sealing resin for semiconductor (product name: CRP-4075S3) manufactured by Sumitomo Bakelite Co., Ltd. is used.

半導体素子搭載用基板２は、マザーボード等の他の回路基板４上に実装される。半導体素子搭載用基板２の下面側に形成された電極１２は、半田バンプ２６を介して他の回路基板４の電極３６に電気的に接続されている。半導体素子搭載用基板２を他の回路基板４上に搭載する際には、半田バンプ２６を溶融すべく熱処理（リフロー）が行われる。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、半導体素子搭載用基板２を他の回路基板４上に実装する際等に回路基板１０が変形してしまうのを十分に抑制することができる。回路基板１０が変形してしまうのを抑制し得るため、半導体素子６と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。   The semiconductor element mounting board 2 is mounted on another circuit board 4 such as a mother board. The electrode 12 formed on the lower surface side of the semiconductor element mounting board 2 is electrically connected to the electrode 36 of another circuit board 4 via the solder bump 26. When the semiconductor element mounting substrate 2 is mounted on another circuit substrate 4, heat treatment (reflow) is performed to melt the solder bumps 26. According to the present embodiment, since the rigid plate 16 is provided on the entire surface of the circuit board 10 excluding the place where the electrode 12 is formed, the semiconductor element mounting board 2 is placed on the other circuit board 4. It is possible to sufficiently suppress the circuit board 10 from being deformed during mounting or the like. Since deformation of the circuit board 10 can be suppressed, stress applied between the semiconductor element 6 and the circuit board 10 can be suppressed, and reliability of electrical connection between the semiconductor element 6 and the circuit board 10 can be suppressed. Can be improved.

こうして、本実施形態による半導体装置が形成されている。   Thus, the semiconductor device according to the present embodiment is formed.

（評価結果）
本実施形態による半導体素子搭載用基板の評価試験結果について説明する。評価試験としては、熱サイクル試験を行った。熱サイクル試験の条件は、−１０℃〜１００℃、３００サイクルとした。 (Evaluation results)
The evaluation test results of the semiconductor element mounting substrate according to the present embodiment will be described. As an evaluation test, a thermal cycle test was performed. The conditions of the thermal cycle test were -10 ° C to 100 ° C and 300 cycles.

図９及び図１０は、比較例による半導体素子搭載用基板を示す図である。比較例による半導体素子搭載用基板では、まず、図９（ａ）に示すように、開口部１２０が形成された枠状のスティフナ１１６と、半田バンプ１２６（図９（ｃ）参照）や電極（図示せず）等が形成された回路基板１１０を用意した。次に、図９（ｂ）に示すように、回路基板１１０上にスティフナ１１６を接着することにより、半導体素子搭載用基板１０２を形成した。次に、図９（ｃ）に示すようにスティフナ１１６の開口部１２０内における回路基板１１０上に、半導体素子（ＬＳＩ）１０６を実装した。半導体素子搭載用基板１０２の電極と半導体素子１０６の電極とは半田バンプ（図示せず）を介して接続した。   9 and 10 are diagrams illustrating a semiconductor element mounting substrate according to a comparative example. In the semiconductor element mounting substrate according to the comparative example, first, as shown in FIG. 9A, a frame-shaped stiffener 116 in which an opening 120 is formed, a solder bump 126 (see FIG. 9C), and an electrode ( A circuit board 110 on which an unillustrated) is formed was prepared. Next, as shown in FIG. 9B, a semiconductor element mounting substrate 102 was formed by adhering a stiffener 116 on the circuit substrate 110. Next, as shown in FIG. 9C, a semiconductor element (LSI) 106 was mounted on the circuit board 110 in the opening 120 of the stiffener 116. The electrode of the semiconductor element mounting substrate 102 and the electrode of the semiconductor element 106 were connected via solder bumps (not shown).

比較例による半導体装置に対して熱サイクル試験を行ったところ、半導体素子搭載用基板１０２の電極（図示せず）と半導体素子１０６の電極（図示せず）との間の電気的接続がオープンになる故障が確認された。比較例による半導体装置では、半導体素子搭載用基板１０２と半導体素子１０６との熱膨張率の差に起因して回路基板１１０が大きく変形したためと考えられる（図１０参照）。   When a thermal cycle test was performed on the semiconductor device according to the comparative example, the electrical connection between the electrode (not shown) of the semiconductor element mounting substrate 102 and the electrode (not shown) of the semiconductor element 106 was opened. The failure was confirmed. In the semiconductor device according to the comparative example, it is considered that the circuit board 110 is largely deformed due to the difference in thermal expansion coefficient between the semiconductor element mounting substrate 102 and the semiconductor element 106 (see FIG. 10).

一方、図８に示す本実施形態による半導体装置に対して熱サイクル試験を行ったところ、半導体素子搭載用基板２の電極１４と半導体素子６の電極３０との間の電気的接続がオープンになる故障は生じなかった。   On the other hand, when the thermal cycle test is performed on the semiconductor device according to the present embodiment shown in FIG. 8, the electrical connection between the electrode 14 of the semiconductor element mounting substrate 2 and the electrode 30 of the semiconductor element 6 is opened. There was no failure.

このことから、本実施形態によれば、信頼性の高い半導体装置が得られることがわかる。   From this, it can be seen that according to the present embodiment, a highly reliable semiconductor device can be obtained.

このように本実施形態による半導体素子搭載用基板及び半導体装置は、回路基板１０の一方の面側に剛性板１６が設けられており、回路基板１６の一方の面に形成された複数の電極１２にそれぞれ対応する複数の貫通孔２０が剛性板１６に形成されていることに主な特徴がある。本実施形態によれば、電極１２が形成された箇所を除く回路基板１０の一方の面の全体に剛性板１６が設けられているため、回路基板１０が変形してしまうのを十分に抑制することができる。回路基板１０が変形するのを抑制し得るため、半導体素子６と回路基板１０との間に加わるストレスを抑制することができ、半導体素子６と回路基板１０との電気的接続の信頼性を向上することが可能となる。従って、本実施形態によれば、信頼性の向上を実現し得る半導体素子搭載用基板を提供することができる。しかも、複数の電極１２に対応する複数の貫通孔２０が剛性板１６に形成されているため、回路基板１０の一方の面に形成された電極と他の回路基板４に形成された電極３６との電気的接続を、貫通孔２０内に形成される半田バンプ２６により確保し得る。   As described above, in the semiconductor element mounting substrate and the semiconductor device according to the present embodiment, the rigid plate 16 is provided on one surface side of the circuit substrate 10, and the plurality of electrodes 12 formed on one surface of the circuit substrate 16. The plurality of through holes 20 corresponding to each of the above are mainly formed in the rigid plate 16. According to the present embodiment, since the rigid plate 16 is provided on the entire surface of one side of the circuit board 10 excluding the portion where the electrode 12 is formed, the deformation of the circuit board 10 is sufficiently suppressed. be able to. Since the deformation of the circuit board 10 can be suppressed, the stress applied between the semiconductor element 6 and the circuit board 10 can be suppressed, and the reliability of the electrical connection between the semiconductor element 6 and the circuit board 10 is improved. It becomes possible to do. Therefore, according to the present embodiment, it is possible to provide a semiconductor element mounting substrate that can realize improvement in reliability. In addition, since the plurality of through holes 20 corresponding to the plurality of electrodes 12 are formed in the rigid plate 16, the electrodes formed on one surface of the circuit board 10 and the electrodes 36 formed on the other circuit board 4 These electrical connections can be ensured by the solder bumps 26 formed in the through holes 20.

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。 [Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications are possible.

例えば、剛性板１６の表面全体が絶縁層２２，２４により覆われている場合を例に説明したが、剛性板１６の表面全体が絶縁層２２，２４により覆われていなくてもよい。少なくとも剛性板１６に形成された貫通孔２０内に絶縁層が形成されていれば、半田バンプ２６が剛性板１６を介して互いに電気的に短絡してしまうのを防止することができる。   For example, although the case where the entire surface of the rigid plate 16 is covered with the insulating layers 22 and 24 has been described as an example, the entire surface of the rigid plate 16 may not be covered with the insulating layers 22 and 24. If the insulating layer is formed at least in the through hole 20 formed in the rigid plate 16, it is possible to prevent the solder bumps 26 from being electrically short-circuited with each other via the rigid plate 16.

また、上記実施形態では、絶縁層２２，２４の材料として熱硬化性樹脂シートを用いる場合を例に説明したが、絶縁層２２，２４の材料は熱硬化性樹脂シートに限定されるものではない。他の絶縁材料を絶縁層２２，２４の材料として適宜用いることができる。   Moreover, although the said embodiment demonstrated to the example the case where a thermosetting resin sheet was used as a material of the insulating layers 22 and 24, the material of the insulating layers 22 and 24 is not limited to a thermosetting resin sheet. . Other insulating materials can be appropriately used as the material of the insulating layers 22 and 24.

また、上記実施形態では、剛性板１６にマイクロドリルを用いて貫通孔２０を形成する場合を例に説明したが、貫通孔２０の形成方法はこれに限定されるものではない。例えばウエットエッチング等により剛性板１６に貫通孔２０を形成するようにしてもよい。   Moreover, although the said embodiment demonstrated to the example the case where the through-hole 20 was formed in the rigid board 16 using a micro drill, the formation method of the through-hole 20 is not limited to this. For example, the through hole 20 may be formed in the rigid plate 16 by wet etching or the like.

また、上記実施形態では、剛性板１６の材料として銅を含む材料を用いる場合を例に説明したが、剛性板１６の材料はこれに限定されるものではない。例えば、剛性板１６の材料として、ステンレス、アルミニウム又は銀等を含む材料を用いるようにしてもよい。   Moreover, although the case where the material containing copper was used as an example for the material of the rigid board 16 was demonstrated in the said embodiment, the material of the rigid board 16 is not limited to this. For example, a material containing stainless steel, aluminum, silver or the like may be used as the material of the rigid plate 16.

また、上記実施形態では、絶縁層２２，２４の材料としてエポキシ樹脂を用いる場合を例に説明したが、絶縁層２２，２４の材料はエポキシ樹脂に限定されるものではない。例えば絶縁層２２，２４の材料として、ポリイミド等を用いてもよい。   Moreover, although the case where an epoxy resin was used as an example of the material of the insulating layers 22 and 24 was demonstrated in the said embodiment, the material of the insulating layers 22 and 24 is not limited to an epoxy resin. For example, polyimide or the like may be used as the material for the insulating layers 22 and 24.

一実施形態による半導体素子搭載用基板を示す断面図及び側面図である。It is sectional drawing and the side view which show the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その１）である。It is process drawing (the 1) which shows the manufacturing method of the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その２）である。It is process drawing (the 2) which shows the manufacturing method of the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その３）である。It is process drawing (the 3) which shows the manufacturing method of the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その４）である。It is process drawing (the 4) which shows the manufacturing method of the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板の製造方法を示す工程図（その５）である。It is process drawing (the 5) which shows the manufacturing method of the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板を用いた半導体装置を示す断面図及び側面図である。It is sectional drawing and the side view which show the semiconductor device using the board | substrate for semiconductor element mounting by one Embodiment. 一実施形態による半導体素子搭載用基板を用いた半導体装置を示す側面図である。It is a side view which shows the semiconductor device using the board | substrate for semiconductor element mounting by one Embodiment. 比較例による半導体素子搭載用基板を示す図（その１）である。It is FIG. (1) which shows the board | substrate for semiconductor element mounting by a comparative example. 比較例による半導体素子搭載用基板を示す図（その２）である。It is FIG. (2) which shows the board | substrate for semiconductor element mounting by a comparative example.

符号の説明Explanation of symbols

２…半導体素子搭載用基板
４…他の回路基板
６…半導体素子
１０…回路基板
１２…電極
１４…電極
１６…剛性板
１８…接着層
２０…貫通孔
２２…絶縁層
２４…絶縁層
２６…半田バンプ
２８…貫通孔
３０…電極
３２…半田バンプ
３４…アンダーフィル樹脂層
３６…電極
１０２…半導体素子搭載用基板
１０６…半導体素子
１１０…回路基板
１１６…スティフナ
１２０…開口部
１２６…半田バンプ 2 ... Semiconductor element mounting board 4 ... Other circuit board 6 ... Semiconductor element 10 ... Circuit board 12 ... Electrode 14 ... Electrode 16 ... Rigid plate 18 ... Adhesive layer 20 ... Through hole 22 ... Insulating layer 24 ... Insulating layer 26 ... Solder Bump 28 ... Through hole 30 ... Electrode 32 ... Solder bump 34 ... Underfill resin layer 36 ... Electrode 102 ... Semiconductor element mounting substrate 106 ... Semiconductor element 110 ... Circuit board 116 ... Stiffener 120 ... Opening 126 ... Solder bump

Claims (5)

一方の面に複数の第１の電極が形成され、前記一方の面の反対側の面である他方の面に複数の第２の電極が形成された回路基板と、
前記回路基板の前記一方の面側に設けられ、前記複数の第１の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板と、
前記回路基板の前記他方の面に形成された前記複数の第２の電極に形成された半田バンプとを有し、
前記回路基板の前記他方の面に形成された前記複数の第２の電極に前記半田バンプを介して半導体素子が接続されている
ことを特徴とする半導体素子搭載用基板。 Is on one surface a plurality of first electrodes formed, a circuit board on which a plurality of second electrodes formed on the other surface is a surface opposite said one surface,
A plate made of a material that is provided on the one surface side of the circuit board, has a plurality of through holes corresponding to the plurality of first electrodes, and has a smaller coefficient of thermal expansion than the circuit board ;
Solder bumps formed on the plurality of second electrodes formed on the other surface of the circuit board;
A semiconductor element mounting board , wherein a semiconductor element is connected to the plurality of second electrodes formed on the other surface of the circuit board via the solder bumps . 請求項１記載の半導体素子搭載用基板において、
前記複数の第１の電極にそれぞれ形成された半田バンプを更に有する
ことを特徴とする半導体素子搭載用基板。 The substrate for mounting a semiconductor element according to claim 1 ,
A semiconductor element mounting substrate, further comprising solder bumps respectively formed on the plurality of first electrodes. 請求項１又は２に記載の半導体素子搭載用基板において、
前記貫通孔の径は、前記第１の電極から離れるに伴って大きくなっている
ことを特徴とする半導体素子搭載用基板。 In the semiconductor element mounting substrate according to claim 1 or 2 ,
The diameter of the said through-hole is large as it leaves | separates from the said 1st electrode. The board | substrate for semiconductor element mounting characterized by the above-mentioned. 請求項１乃至３のいずれか１項に記載の半導体素子搭載用基板において、
少なくとも前記貫通孔の内壁に形成された絶縁層を更に有する
ことを特徴とする半導体素子搭載用基板。 The semiconductor element mounting substrate according to any one of claims 1 to 3 ,
A substrate for mounting a semiconductor element, further comprising an insulating layer formed on at least the inner wall of the through hole. 一方の面に複数の第１の電極が形成され、前記一方の面の反対側の面である他方の面に複数の第２の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の第１の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板と、前記回路基板の前記他方の面に形成された前記複数の第２の電極に形成された半田バンプとを有する半導体素子搭載用基板と、
前記回路基板の前記他方の面に形成された前記複数の第２の電極に前記半田バンプを介して接続され、前記他方の面側に実装された半導体素子と
を有することを特徴とする半導体装置。 On one surface a plurality of first electrodes are formed, a circuit board on the other surface a plurality of second electrodes formed above a surface opposite to the one surface, the one of the circuit board A plurality of through holes provided on the surface side, each corresponding to the plurality of first electrodes, are formed on a plate made of a material having a smaller coefficient of thermal expansion than the circuit board, and formed on the other surface of the circuit board A semiconductor element mounting substrate having solder bumps formed on the plurality of second electrodes formed ;
A semiconductor device connected to the plurality of second electrodes formed on the other surface of the circuit board via the solder bumps and mounted on the other surface side. .
JP2008303577A 2008-11-28 2008-11-28 Semiconductor device mounting substrate and semiconductor device Expired - Fee Related JP5228843B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008303577A JP5228843B2 (en) 2008-11-28 2008-11-28 Semiconductor device mounting substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008303577A JP5228843B2 (en) 2008-11-28 2008-11-28 Semiconductor device mounting substrate and semiconductor device

Publications (2)

Publication Number Publication Date
JP2010129810A JP2010129810A (en) 2010-06-10
JP5228843B2 true JP5228843B2 (en) 2013-07-03

Family

ID=42329997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008303577A Expired - Fee Related JP5228843B2 (en) 2008-11-28 2008-11-28 Semiconductor device mounting substrate and semiconductor device

Country Status (1)

Country Link
JP (1) JP5228843B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012029579A1 (en) * 2010-08-30 2013-10-28 住友ベークライト株式会社 Semiconductor package and semiconductor device
JPWO2012029526A1 (en) * 2010-08-30 2013-10-28 住友ベークライト株式会社 Semiconductor package and semiconductor device
JPWO2012029549A1 (en) * 2010-08-30 2013-10-28 住友ベークライト株式会社 Semiconductor package and semiconductor device
JP6048050B2 (en) * 2011-10-13 2016-12-21 住友ベークライト株式会社 Semiconductor package and semiconductor device
JP5304940B2 (en) * 2011-11-01 2013-10-02 住友ベークライト株式会社 Manufacturing method of semiconductor package
JP5923943B2 (en) * 2011-11-24 2016-05-25 富士通株式会社 Semiconductor device and electronic device
JP6032070B2 (en) * 2013-03-13 2016-11-24 ソニー株式会社 Semiconductor device and method for manufacturing semiconductor device
US9972582B2 (en) * 2016-08-08 2018-05-15 Invensas Corporation Warpage balancing in thin packages
TWI697081B (en) * 2019-06-10 2020-06-21 恆勁科技股份有限公司 Semiconductor package substrate, and manufacturing method and electronic package thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462282B2 (en) * 1994-11-29 2003-11-05 株式会社東芝 Resin-sealed semiconductor device, electronic circuit device, and method of manufacturing the same
KR0163871B1 (en) * 1995-11-25 1998-12-01 김광호 Heat sink solder ball array package
JP2751913B2 (en) * 1996-03-28 1998-05-18 日本電気株式会社 Package for semiconductor device
JPH10112472A (en) * 1996-10-07 1998-04-28 Toshiba Corp Semiconductor device and its manufacture
JPH11135673A (en) * 1997-10-28 1999-05-21 Ngk Spark Plug Co Ltd Wiring board and interconnection board
JP2000012744A (en) * 1998-06-19 2000-01-14 Fujitsu Ltd Semiconductor device and its manufacture
JP3367554B2 (en) * 1999-10-13 2003-01-14 日本電気株式会社 Flip chip package
JP2001035966A (en) * 2000-01-01 2001-02-09 Ngk Spark Plug Co Ltd Wiring board and relay board
JP2001352021A (en) * 2000-06-07 2001-12-21 Sony Corp Semiconductor package, mounting structure and manufacturing method therefor
JP3615727B2 (en) * 2001-10-31 2005-02-02 新光電気工業株式会社 Package for semiconductor devices
AU2003227213A1 (en) * 2003-03-26 2004-10-18 Fujitsu Limited Semiconductor device
JP4899406B2 (en) * 2005-10-12 2012-03-21 日本電気株式会社 Flip chip type semiconductor device
JP2007287823A (en) * 2006-04-14 2007-11-01 Fujikura Ltd Method of manufacturing interposer

Also Published As

Publication number Publication date
JP2010129810A (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5228843B2 (en) Semiconductor device mounting substrate and semiconductor device
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP4551321B2 (en) Electronic component mounting structure and manufacturing method thereof
JP3945483B2 (en) Manufacturing method of semiconductor device
JP4305502B2 (en) Manufacturing method of semiconductor device
JPWO2007043639A1 (en) Printed wiring board and method for manufacturing printed wiring board
US9980371B2 (en) Printed wiring board
JP4835629B2 (en) Manufacturing method of semiconductor device
JPWO2009107342A1 (en) Manufacturing method of electronic component module
JP5281346B2 (en) Semiconductor device and manufacturing method thereof
JP6715618B2 (en) Printed wiring board
JP2008244180A (en) Mounting structure and manufacturing method therefor
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2009260165A (en) Semiconductor device
JP2007103614A (en) Semiconductor device and manufacturing method thereof
JP2017143096A (en) Wiring board, semiconductor device and wiring board manufacturing method
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package
JP2003229509A (en) Multilayer printed wiring board
JP4759753B2 (en) Wiring board and manufacturing method thereof
KR20070030700A (en) Electronic component embedded board and its manufacturing method
JP2002164475A (en) Semiconductor device
JP2013165157A (en) Manufacturing method of semiconductor device
JP4605177B2 (en) Semiconductor mounting substrate
JP4994099B2 (en) Manufacturing method of mounting structure
JP5067107B2 (en) Circuit board and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees