JP2013165157A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2013165157A
JP2013165157A JP2012027251A JP2012027251A JP2013165157A JP 2013165157 A JP2013165157 A JP 2013165157A JP 2012027251 A JP2012027251 A JP 2012027251A JP 2012027251 A JP2012027251 A JP 2012027251A JP 2013165157 A JP2013165157 A JP 2013165157A
Authority
JP
Japan
Prior art keywords
support material
rewiring
semiconductor chip
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012027251A
Other languages
Japanese (ja)
Inventor
Toshihiko Takahata
利彦 高畑
Norihisa Imaizumi
典久 今泉
Shinichi Hirose
伸一 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012027251A priority Critical patent/JP2013165157A/en
Publication of JP2013165157A publication Critical patent/JP2013165157A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a fine re-wiring dealing with a narrow pitch at low costs in a semiconductor device where the re-wiring is provided on one surface side of a semiconductor chip and external connection is made through the re-wiring.SOLUTION: The other surface 12 side of a semiconductor chip 10 is supported by a first support material 100. Metal layers 30 for junction are printed to be formed in a second support material 200, and the metal layers 30 for the junction are transferred to electrode pads 20 through the second support material 200. Re-wiring pieces 40 are printed to be formed in a third support material 300, and the re-wiring pieces 40 are transferred to the metal layers 30 for the junction on the electrode pads 20 through the third support material 300. Then, the semiconductor chip 10 is sealed by a mold resin 60 so that the re-wiring pieces 40 are exposed from the mold resin 60. Next, bumps 50 are formed at portions of the re-wiring pieces 40 that are exposed from the mold resin 60.

Description

本発明は、半導体チップの一面側に再配線を設け、この再配線を介して外部接続を行うようにした半導体装置の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor device in which rewiring is provided on one surface side of a semiconductor chip and external connection is performed via the rewiring.

一般に、この種の半導体装置は、一面と他面とが表裏の関係にある半導体チップと、半導体チップの一面に配置された電極パッドと、電極パッド上に設けられ、一端側が電極パッド上に位置し他端側が半導体チップの外郭よりはみ出すように延びる再配線と、電極パッドと再配線の一端側との間に介在し、当該両者を接続する接合用金属層と、再配線上に設けられ外部と接続されるバンプと、バンプが露出するように半導体チップを封止するモールド樹脂と、を備える。   Generally, this type of semiconductor device is provided with a semiconductor chip in which one surface and the other surface are in a front-back relationship, an electrode pad disposed on one surface of the semiconductor chip, and one end side positioned on the electrode pad. And a rewiring that extends so that the other end side protrudes from the outline of the semiconductor chip, a metal layer for bonding between the electrode pad and one end side of the rewiring and connecting the two, and an external portion provided on the rewiring And a mold resin that seals the semiconductor chip so that the bumps are exposed.

このような半導体装置の製造方法では、接合用金属層および再配線をメッキで製造したり、特許文献1に記載されているように、再配線としてリードフレームを用い、これを接合用金属層で接続したりすることによって、再配線を形成するようにしていた。   In such a method of manufacturing a semiconductor device, the bonding metal layer and the rewiring are manufactured by plating, or as described in Patent Document 1, a lead frame is used as the rewiring, and this is used as the bonding metal layer. By reconnecting, rewiring is formed.

特開平8−167629号公報JP-A-8-167629

しかしながら、再配線や金属層を形成するためのメッキはウェットプロセスであり、製造コストの低減にとって好ましくない。また、リードフレームで再配線を形成する場合、リードフレームはエッチングによりパターニングされるが、板厚の制約等により再配線の微細化、つまり狭ピッチ化の実現に対して制約となり、好ましくない。   However, rewiring or plating for forming a metal layer is a wet process, which is not preferable for reducing the manufacturing cost. Further, when the rewiring is formed by the lead frame, the lead frame is patterned by etching. However, it is not preferable because the rewiring is made finer, that is, the pitch is narrowed due to the limitation of the plate thickness.

本発明は、上記問題に鑑みてなされたものであり、半導体チップの一面側に再配線を設け、この再配線を介して外部接続を行うようにした半導体装置において、狭ピッチ化に対応した微細な再配線を低コストで形成できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in a semiconductor device in which rewiring is provided on one surface side of a semiconductor chip and external connection is performed via this rewiring, a fine pitch corresponding to a narrow pitch is provided. An object of the present invention is to enable easy rewiring to be formed at low cost.

上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の関係にある半導体チップ(10)と、半導体チップの一面に配置された電極パッド(20)と、電極パッド上に設けられ、一端側が電極パッド上に位置し他端側が半導体チップの外郭よりはみ出すように延びる再配線(40)と、電極パッドと再配線の一端側との間に介在し、当該両者を接続する接合用金属層(30)と、再配線上に設けられ外部と接続されるバンプ(50)と、バンプが露出するように半導体チップを封止するモールド樹脂(60)と、を備える半導体装置の製造方法において、以下の各工程を行うことを特徴とする。   In order to achieve the above object, according to the first aspect of the present invention, there is provided a semiconductor chip (10) in which one surface (11) and the other surface (12) are in a front-back relationship, and an electrode pad disposed on one surface of the semiconductor chip (20), between the electrode pad and one end side of the rewiring, the rewiring (40) provided on the electrode pad and extending so that one end side is located on the electrode pad and the other end side protrudes from the outline of the semiconductor chip And a bonding metal layer (30) for connecting the two, a bump (50) provided on the rewiring and connected to the outside, and a mold resin (for sealing the semiconductor chip so that the bump is exposed) 60), the following steps are performed.

すなわち、本発明の製造方法においては、第1のサポート材(100)の一面(101)に半導体チップの他面側を支持させるチップ支持工程と、第2のサポート材(200)の一面(201)に、電極パッドの配置パターンに対応するパターンにて接合用金属層を印刷して形成する第1の印刷工程と、第1のサポート材に支持された状態の半導体チップの一面側を、第2のサポート材の一面側に押し付けて、接合用金属層を電極パッドに転写した後、接合用金属層から第2のサポート材を取り外す第1の転写工程と、第3のサポート材(300)の一面(301)に、再配線を印刷して形成する第2の印刷工程と、第1のサポート材に支持された状態の半導体チップの一面側を、第3のサポート材の一面側に押し付けて、再配線を前記電極パッド上の接合用金属層に転写した後、半導体チップの他面側から第1のサポート材を取り外すことで、半導体チップを第3のサポート材に支持させる第2の転写工程と、半導体チップをモールド樹脂で封止することにより、半導体チップの一面側にて再配線がモールド樹脂より露出しつつ、再配線が当該再配線の他端側にてモールド樹脂に支持されるようにする封止工程と、その後、再配線から第3のサポート材を取り外す取り外し工程と、次に、再配線のうちモールド樹脂より露出する部位にバンプを形成するバンプ形成工程と、を行うことを特徴としている。   That is, in the manufacturing method of the present invention, the chip support step of supporting the other surface side of the semiconductor chip on the one surface (101) of the first support material (100) and the one surface (201 of the second support material (200)). ), A first printing step of printing a bonding metal layer in a pattern corresponding to the arrangement pattern of the electrode pads, and one surface side of the semiconductor chip supported by the first support material, A first transfer step in which the second support material is removed from the bonding metal layer after the bonding metal layer is transferred to the electrode pad by being pressed against one surface side of the second support material; and a third support material (300) A second printing step of forming a rewiring on one surface (301), and pressing one surface side of the semiconductor chip supported by the first support material against one surface side of the third support material Rewiring the electrode A second transfer step in which the semiconductor chip is supported by the third support material by removing the first support material from the other surface side of the semiconductor chip after the transfer to the bonding metal layer on the lid, and the semiconductor chip Is sealed with a mold resin so that the rewiring is exposed from the mold resin on one side of the semiconductor chip, and the rewiring is supported by the mold resin on the other end of the rewiring. It is characterized in that a step, a removal step of removing the third support material from the rewiring, and a bump forming step of forming a bump in a portion of the rewiring that is exposed from the mold resin are performed.

本発明の製造方法によれば、めっきよりも低コストであり、リードフレームエッチングよりも微細パターンを形成できる印刷、転写によって、接合用金属層および再配線を形成することができるので、狭ピッチ化に対応した微細な再配線を低コストで形成することができる。   According to the manufacturing method of the present invention, the metal layer for bonding and the rewiring can be formed by printing and transfer which can be formed at a lower cost than plating and can form a finer pattern than lead frame etching. Can be formed at low cost.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の第1実施形態にかかる半導体装置の概略的な断面構成を示す図である。1 is a diagram showing a schematic cross-sectional configuration of a semiconductor device according to a first embodiment of the present invention. 上記第1実施形態にかかる半導体装置の製造方法を示す工程図であり、(a)は概略断面図、(b)は(a)中の半導体チップの一面側を示す概略平面図である。FIG. 3 is a process diagram illustrating a method of manufacturing the semiconductor device according to the first embodiment, wherein (a) is a schematic cross-sectional view, and (b) is a schematic plan view illustrating one surface side of the semiconductor chip in (a). 図2に続く製造方法を示す工程図であり、(a)は概略断面図、(b)は(a)中の半導体チップの一面側を示す概略平面図である。FIGS. 3A and 3B are process diagrams illustrating a manufacturing method following FIG. 2, in which FIG. 3A is a schematic cross-sectional view, and FIG. 3B is a schematic plan view illustrating one surface side of a semiconductor chip in FIG. 図3に続く製造方法を示す工程図であり、(a)は概略断面図、(b)は(a)中の半導体チップの一面側を示す概略平面図である。FIG. 4 is a process diagram illustrating a manufacturing method subsequent to FIG. 3, in which (a) is a schematic cross-sectional view, and (b) is a schematic plan view illustrating one surface side of a semiconductor chip in (a). 図4に続く製造方法を示す工程図であり、(a)は概略断面図、(b)は(a)中の半導体チップの一面側を示す概略平面図である。It is process drawing which shows the manufacturing method following FIG. 4, (a) is a schematic sectional drawing, (b) is a schematic plan view which shows the one surface side of the semiconductor chip in (a). 図5に続く製造方法を示す工程図であり、(a)、(b)は概略断面図、(c)は(b)中の半導体チップの一面側を示す概略平面図である。FIGS. 6A and 6B are process diagrams illustrating a manufacturing method following FIG. 5, in which FIGS. 6A and 6B are schematic cross-sectional views, and FIG. 6C is a schematic plan view illustrating one surface side of the semiconductor chip in FIG. 図6に続く製造方法を示す工程図であり、(a)、(b)は概略断面図、(c)は(b)中の半導体チップの一面側を示す概略平面図である。FIGS. 7A and 7B are process diagrams illustrating a manufacturing method subsequent to FIG. 6, where FIGS. 7A and 7B are schematic cross-sectional views, and FIG. 7C is a schematic plan view illustrating one surface side of a semiconductor chip in FIG. (a)は従来のめっきによる再配線形成方法における複数個の半導体チップの支持状態を示す概略平面図、(b)は上記第1実施形態にかかる半導体装置の製造方法における複数個の半導体チップの支持状態を示す概略平面図である。(A) is a schematic top view which shows the support state of the several semiconductor chip in the rewiring formation method by the conventional plating, (b) is a several semiconductor chip in the manufacturing method of the semiconductor device concerning the said 1st Embodiment. It is a schematic plan view which shows a support state. 本発明の第2実施形態にかかる半導体装置の概略的な断面構成を示す図である。It is a figure which shows schematic sectional structure of the semiconductor device concerning 2nd Embodiment of this invention. 上記第2実施形態にかかる半導体装置の製造方法の要部を示す工程図である。It is process drawing which shows the principal part of the manufacturing method of the semiconductor device concerning the said 2nd Embodiment. 本発明の第3実施形態にかかる半導体装置の概略的な断面構成を示す図である。It is a figure which shows schematic sectional structure of the semiconductor device concerning 3rd Embodiment of this invention. 本発明の第4実施形態にかかる半導体装置の概略的な断面構成を示す図である。It is a figure which shows schematic sectional structure of the semiconductor device concerning 4th Embodiment of this invention. 上記第4実施形態にかかる半導体装置の製造方法の要部を示す工程図である。It is process drawing which shows the principal part of the manufacturing method of the semiconductor device concerning the said 4th Embodiment. 本発明の他の実施形態にかかる半導体装置の概略的な断面構成を示す図である。It is a figure which shows schematic sectional structure of the semiconductor device concerning other embodiment of this invention. 本発明の他の実施形態にかかる半導体装置の概略的な断面構成を示す図である。It is a figure which shows schematic sectional structure of the semiconductor device concerning other embodiment of this invention.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1を参照して述べる。この半導体装置S1は、たとえば自動車に搭載されるECUの構成要素等に適用されるものである。
(First embodiment)
The semiconductor device S1 according to the first embodiment of the present invention will be described with reference to FIG. The semiconductor device S1 is applied to, for example, a component of an ECU mounted on an automobile.

本実施形態の半導体装置S1は、大きくは、一面11と他面12とが表裏の関係にある半導体チップ10を備え、この半導体チップ10の一面11に配置された電極パッド20に接合用金属層30を介して再配線40を接続し、さらに、この再配線40に外部との接続用のバンプ50を接続し、当該バンプ50が露出するようにモールド樹脂60により半導体チップ10を封止してなるものである。   The semiconductor device S1 of the present embodiment generally includes a semiconductor chip 10 in which the one surface 11 and the other surface 12 are in a front-back relationship, and a bonding metal layer is formed on the electrode pad 20 disposed on the one surface 11 of the semiconductor chip 10. The rewiring 40 is connected via the wiring 30, and the bump 50 for connection to the outside is connected to the rewiring 40, and the semiconductor chip 10 is sealed with the mold resin 60 so that the bump 50 is exposed. It will be.

半導体チップ10は、一面11と他面12とが表裏の関係にあるものである。この半導体チップ10は、シリコン半導体などの半導体よりなる板状のものであり、このような半導体チップ10は、半導体プロセスにより形成されるものである。本実施形態では、たとえば、半導体チップ10は、ICチップ、センサチップや回路チップなどとして構成され、典型的には矩形板状をなしている。   The semiconductor chip 10 is such that one surface 11 and the other surface 12 are in a front-back relationship. The semiconductor chip 10 is a plate-shaped member made of a semiconductor such as a silicon semiconductor, and the semiconductor chip 10 is formed by a semiconductor process. In the present embodiment, for example, the semiconductor chip 10 is configured as an IC chip, a sensor chip, a circuit chip, and the like, and typically has a rectangular plate shape.

電極パッド20は、半導体チップ10の一面11に配置されており、半導体チップ10の電気的な取り出し部として構成されている。本実施形態では、この電極パッド20は、たとえばCu(銅)やアルミなどの導体金属よりなるもので、スパッタや蒸着などの方法により成膜されるものである。   The electrode pad 20 is disposed on one surface 11 of the semiconductor chip 10 and is configured as an electrical extraction portion of the semiconductor chip 10. In the present embodiment, the electrode pad 20 is made of a conductive metal such as Cu (copper) or aluminum, and is formed by a method such as sputtering or vapor deposition.

接合用金属層30は、電極パッド20と再配線40の一端側との間に介在し、これら両者20、40を接続するものである。本実施形態では、この接合用金属層30は、金属ペーストを用いて印刷を行い、これを硬化することにより形成されるものであり、たとえばCuやAgなどより構成されている。   The bonding metal layer 30 is interposed between the electrode pad 20 and one end side of the rewiring 40, and connects the both 20 and 40. In the present embodiment, the bonding metal layer 30 is formed by printing using a metal paste and curing it, and is made of, for example, Cu or Ag.

ここで、電極パッド20と再配線40とは、接合用金属層30を介して電気的に接続されるものであるが、電極パッド20とこれに接続されている再配線40とについては、電気的な接続の用をなさないものでもよい。つまり、電極パッド20からこれに接続されている再配線40を介して、放熱が行われるように構成され、当該両者に電気信号は流れないものであってもよい。   Here, the electrode pad 20 and the rewiring 40 are electrically connected via the bonding metal layer 30, but the electrode pad 20 and the rewiring 40 connected thereto are electrically connected. It may be one that does not make a general connection. In other words, the heat radiation may be performed from the electrode pad 20 through the rewiring 40 connected to the electrode pad 20, and an electric signal may not flow through the both.

再配線40は、一端側が接合用金属層40を介して電極パッド20上に位置し、他端側が半導体チップ10の外郭よりはみ出すように延びる配線層として構成されるものである。本実施形態では、この再配線40は、金属ペーストを用いて印刷を行い、これを硬化することにより形成されるものであり、たとえばCuやAgなどの導体金属より構成されている。   The rewiring 40 is configured as a wiring layer having one end side positioned on the electrode pad 20 via the bonding metal layer 40 and the other end side extending so as to protrude from the outline of the semiconductor chip 10. In the present embodiment, the rewiring 40 is formed by printing using a metal paste and curing it, and is made of a conductive metal such as Cu or Ag.

ここで、再配線40は、狭ピッチである半導体チップ10の電極パッド20が外部との接続を行いやすくなるように、電極パッド20側の一端側から半導体チップ10の外郭まで他端側を延ばすように形成されている。   Here, the rewiring 40 extends from the one end side on the electrode pad 20 side to the outline of the semiconductor chip 10 so that the electrode pad 20 of the semiconductor chip 10 having a narrow pitch can be easily connected to the outside. It is formed as follows.

バンプ50は、再配線40上に設けられ外部と接続されるものである。このバンプ50は、金属ペーストを硬化あるいは焼成したり、はんだボール法を用いたりすることにより形成されるもので、たとえば、CuやAg、Auあるいは、はんだなどの導体材料より構成されている。また、ここでは、バンプ50は、外方に向かって縮径する円錐状をなしている。   The bump 50 is provided on the rewiring 40 and connected to the outside. The bump 50 is formed by curing or baking a metal paste or using a solder ball method, and is made of a conductive material such as Cu, Ag, Au, or solder. Further, here, the bump 50 has a conical shape whose diameter decreases toward the outside.

ここで、上記した電極パッド20と接合用金属層30との間、接合用金属層30と再配線40との間、および再配線40とバンプ50との間では、互いの間で物理的な接触が行われ、当該接触する両部材間で金属の固相結合が形成されている。これにより、これら電極パッド20と接合用金属層30との間、接合用金属層30と再配線40との間、および再配線40とバンプ50との間は接続されている。   Here, between the electrode pad 20 and the bonding metal layer 30, between the bonding metal layer 30 and the rewiring 40, and between the rewiring 40 and the bump 50, there is a physical relationship between them. Contact is made, and a solid phase bond of metal is formed between the contacting members. Accordingly, the electrode pads 20 and the bonding metal layer 30 are connected, the bonding metal layer 30 and the rewiring 40, and the rewiring 40 and the bump 50 are connected.

モールド樹脂60は、半導体チップ10の他面12側および側面を封止しており、これにより、再配線40における半導体チップ10側とは反対側の表面、および、バンプ50が、モールド樹脂60より露出されている。   The mold resin 60 seals the other surface 12 side and the side surface of the semiconductor chip 10, so that the surface of the rewiring 40 opposite to the semiconductor chip 10 side and the bump 50 are formed from the mold resin 60. Exposed.

また、半導体チップ10の一面11側において、各再配線40の間はモールド樹脂60で埋められて封止されている。また、再配線40のうち半導体チップ10の外郭よりはみ出している他端側は、モールド樹脂60に支持されている。このモールド樹脂60は、エポキシ樹脂などのモールド材料よりなるものであり、金型成形やディスペンス法等を用いて成形されるものである。   In addition, on the one surface 11 side of the semiconductor chip 10, the space between each rewiring 40 is filled with a mold resin 60 and sealed. The other end side of the rewiring 40 that protrudes from the outline of the semiconductor chip 10 is supported by the mold resin 60. The mold resin 60 is made of a mold material such as an epoxy resin, and is molded by using a mold forming method, a dispensing method, or the like.

このような半導体装置S1においては、バンプ50を、図示しない外部の配線部材や配線基板等に接続することにより、当該バンプ50を介して、半導体チップ10と外部との電気的なやりとりが行われるようになっている。   In such a semiconductor device S1, electrical connection between the semiconductor chip 10 and the outside is performed via the bumps 50 by connecting the bumps 50 to an external wiring member, a wiring board or the like (not shown). It is like that.

次に、図2〜図7を参照して、本実施形態の半導体装置S1の製造方法について述べる。なお、本製造方法は、1個の半導体チップ10について以下の各工程を行っていくものであってもよいが、ここでは、複数個の半導体チップ10を一括して処理していく例を挙げる。まず、本製造方法では、半導体プロセスにより、電極パッド20を有する半導体チップ10を形成することで、半導体チップ10を用意する。   Next, with reference to FIGS. 2 to 7, a method for manufacturing the semiconductor device S1 of the present embodiment will be described. In addition, although this manufacturing method may perform each following process about one semiconductor chip 10, here, the example which processes the several semiconductor chip 10 collectively is given. . First, in this manufacturing method, the semiconductor chip 10 is prepared by forming the semiconductor chip 10 having the electrode pads 20 by a semiconductor process.

そして、図2に示されるように、チップ支持工程では、第1のサポート材100の一面101に半導体チップ10の他面12側を支持させる。ここでは、ウェハより切り出された複数個の半導体チップ10を、第1のサポート材100に支持させている。   Then, as shown in FIG. 2, in the chip support step, the other surface 12 side of the semiconductor chip 10 is supported on the one surface 101 of the first support material 100. Here, a plurality of semiconductor chips 10 cut out from the wafer are supported by the first support material 100.

この第1のサポート材100は、半導体チップ10が支持される一面101に密着性を持つ板状のものよりなり、この密着力により半導体チップ10が第1のサポート材100に固定される。ここで、この密着力は、後工程では、加熱や紫外線照射などにより低減されるものであり、これによって、半導体チップ10は第1のサポート材100から取り外されるようになっている。   The first support material 100 is made of a plate having adhesiveness on one surface 101 on which the semiconductor chip 10 is supported, and the semiconductor chip 10 is fixed to the first support material 100 by this adhesion force. Here, this adhesion force is reduced by heating, ultraviolet irradiation, or the like in a subsequent process, and thereby the semiconductor chip 10 is removed from the first support material 100.

一方で、図2に示されるように、第1の印刷工程では、第2のサポート材200の一面201に、電極パッド20の配置パターンに対応するパターンにて接合用金属層30を印刷して形成する。   On the other hand, as shown in FIG. 2, in the first printing process, the bonding metal layer 30 is printed on the one surface 201 of the second support material 200 in a pattern corresponding to the arrangement pattern of the electrode pads 20. Form.

ここで、この第2のサポート材200、および後述する第3のサポート材300、第4のサポート材400は、たとえばガラスやシリコンなどの板よりなり、これら第2〜第4の各サポート材200〜400において印刷が行われる一面201、301、401は、酸化チタンや酸化銅などの酸化膜などにより構成されている。これにより、これら第2〜第4の各サポート材200〜400においては、印刷物との密着性が小さくなり、印刷物からの取り外しが容易とされる。   Here, this 2nd support material 200, the 3rd support material 300 mentioned later, and the 4th support material 400 consist of plates, such as glass and a silicon | silicone, for example, These 2nd-4th support material 200 is each. The one surface 201, 301, 401 on which printing is performed in .about.400 is made of an oxide film such as titanium oxide or copper oxide. Thereby, in these 2nd-4th support materials 200-400, adhesiveness with printed matter becomes small, and the removal from printed matter is made easy.

なお、本実施形態では、この第1の印刷工程、および以下の印刷を含む各工程においては、CuやAgなどを含む金属ペーストをスクリーン印刷やインクジェットなどにより印刷を行い、当該印刷後は加熱等により印刷物を硬化させて各部材30、40、50を形成するものである。   In the present embodiment, in this first printing step and each step including the following printing, a metal paste containing Cu, Ag, or the like is printed by screen printing, inkjet, or the like, and heating or the like is performed after the printing. Thus, the printed material is cured to form the members 30, 40, 50.

そして、図2、図3に示される第1の転写工程を行う。この第1の転写工程では、第1のサポート材100に支持された状態の半導体チップ10の一面11側を、第2のサポート材200の一面201側に押し付けて、接合用金属層30を電極パッド20に転写する。続いて、接合用金属層30から第2のサポート材200を取り外す。ここまでが第1の転写工程である。   Then, the first transfer process shown in FIGS. 2 and 3 is performed. In the first transfer process, the one surface 11 side of the semiconductor chip 10 supported by the first support material 100 is pressed against the one surface 201 side of the second support material 200, and the bonding metal layer 30 is electroded. Transfer to the pad 20. Subsequently, the second support material 200 is removed from the bonding metal layer 30. This is the first transfer process.

ここで、本実施形態の第1の転写工程における転写は、電極パッド20と接合用金属層30とを押し付け合った状態にて、これらを加熱および加圧することにより行われる。これにより、電極パッド20と接合用金属層30との間で金属の固相結合が形成され、これら両者20、30間が電気的および機械的に接続される。こうして、電極パッド20に接続された状態で接合用金属層30が形成される。   Here, the transfer in the first transfer process of the present embodiment is performed by heating and pressurizing the electrode pad 20 and the bonding metal layer 30 in a pressed state. Thereby, a solid phase bond of metal is formed between the electrode pad 20 and the bonding metal layer 30, and the two 20 and 30 are electrically and mechanically connected. Thus, the bonding metal layer 30 is formed while being connected to the electrode pad 20.

次に、図4に示されるように、第2の印刷工程では、第3のサポート材300の一面301に、再配線40を印刷して形成する。この印刷についても、上記接合用金属層30の印刷と同様の手法を採用することができる。   Next, as shown in FIG. 4, in the second printing step, the rewiring 40 is printed and formed on one surface 301 of the third support material 300. Also for this printing, the same technique as the printing of the bonding metal layer 30 can be employed.

次に、図4、図5に示される第2の転写工程を行う。この第2の転写工程では、第1のサポート材100に支持された状態の半導体チップ10の一面11側を、第3のサポート材300の一面301側に押し付けて、再配線40を電極パッド20上の接合用金属層30に転写する。続いて、半導体チップ10の他面12側から第1のサポート材100を取り外す。これにより、半導体チップ10を第3のサポート材300に支持させる。ここまでが、第2の転写工程である。   Next, the second transfer process shown in FIGS. 4 and 5 is performed. In this second transfer step, the one surface 11 side of the semiconductor chip 10 supported by the first support material 100 is pressed against the one surface 301 side of the third support material 300, and the rewiring 40 is connected to the electrode pad 20. Transfer to the upper metal layer 30 for bonding. Subsequently, the first support material 100 is removed from the other surface 12 side of the semiconductor chip 10. As a result, the semiconductor chip 10 is supported by the third support member 300. This is the second transfer process.

ここで、本実施形態の第2の転写工程における転写も、接合用金属層30と再配線40とを押し付け合った状態にて、これらを加熱および加圧することにより行われる。これにより、接合用金属層30と再配線40との間で金属の固相結合が形成され、これら両者30、40間が電気的および機械的に接続される。こうして、接合用金属層30に接合された状態で再配線40が形成される。   Here, the transfer in the second transfer process of the present embodiment is also performed by heating and pressurizing the bonding metal layer 30 and the rewiring 40 in a pressed state. As a result, a solid phase bond of metal is formed between the bonding metal layer 30 and the rewiring 40, and the both 30 and 40 are electrically and mechanically connected. In this way, the rewiring 40 is formed while being bonded to the bonding metal layer 30.

次に、図6(a)に示される封止工程を行う。この封止工程では、金型成形やディスペンス法などにより、半導体チップ10をモールド樹脂60で封止する。このとき、半導体チップ10の一面11側にて再配線40がモールド樹脂60より露出しつつ、再配線40が当該再配線40の他端側にてモールド樹脂60に支持された状態となるように、封止を行うようにする。   Next, the sealing step shown in FIG. In this sealing step, the semiconductor chip 10 is sealed with the mold resin 60 by molding or a dispensing method. At this time, the rewiring 40 is exposed from the mold resin 60 on the one surface 11 side of the semiconductor chip 10, and the rewiring 40 is supported by the mold resin 60 on the other end side of the rewiring 40. , Sealing is performed.

その後、図6(b)に示される取り外し工程を行う。この取り外し工程では、再配線40から第3のサポート材300を取り外す。こうして、図6(b)、(c)に示されるように、半導体装置S1におけるバンプ50接続前の構成ができあがる。   Thereafter, the removal step shown in FIG. 6B is performed. In this removal process, the third support member 300 is removed from the rewiring 40. Thus, as shown in FIGS. 6B and 6C, the configuration of the semiconductor device S1 before the bump 50 is connected is completed.

次に、図7に示されるバンプ形成工程を行う。このバンプ形成工程では、再配線40のうちモールド樹脂より露出する部位にバンプ50を形成する。このバンプ50は、はんだボール法などにより形成されたはんだバンプであってもよいが、ここでは、印刷、焼成によりバンプ50を形成する。   Next, a bump forming step shown in FIG. 7 is performed. In this bump forming step, the bump 50 is formed in a part of the rewiring 40 that is exposed from the mold resin. The bump 50 may be a solder bump formed by a solder ball method or the like, but here, the bump 50 is formed by printing and baking.

具体的に、図7(a)に示されるように、本実施形態のバンプ形成工程では、第4のサポート材400にバンプ50を印刷して形成しておく。続いて、図7(b)に示されるように、第4のサポート材400を介してバンプ50を再配線40に転写する。   Specifically, as shown in FIG. 7A, in the bump forming process of the present embodiment, the bumps 50 are printed and formed on the fourth support material 400. Subsequently, as shown in FIG. 7B, the bump 50 is transferred to the rewiring 40 via the fourth support material 400.

ここで、このバンプ形成工程における転写も、再配線40とバンプ50とを押し付け合った状態にて、これらを加熱および加圧することにより行われる。これにより、再配線40とバンプ50との間で金属の固相結合が形成され、これら両者40、50間が電気的および機械的に接続される。こうして、再配線40に接続された状態でバンプ50が形成される。   Here, the transfer in the bump forming process is also performed by heating and pressurizing the rewiring 40 and the bump 50 in a pressed state. As a result, a solid phase bond of metal is formed between the rewiring 40 and the bump 50, and the both 40 and 50 are electrically and mechanically connected. In this way, the bump 50 is formed while being connected to the rewiring 40.

ここで、図7の例では、第4のサポート材400は、印刷される一面401側にバンプ50形状に凹んだキャビティ402を有している。そして、このキャビティ402内に印刷物が充填され、これを焼成することによりバンプ50とする。そのため、第4のサポート材400においては、一面401だけでなく、このキャビティ402の内面にも上記酸化膜を形成し、バンプ50の剥離性を確保している。   Here, in the example of FIG. 7, the fourth support material 400 has a cavity 402 that is recessed in the shape of the bump 50 on the one surface 401 side to be printed. Then, the printed matter is filled in the cavity 402, and this is baked to form the bump 50. Therefore, in the fourth support member 400, the oxide film is formed not only on the one surface 401 but also on the inner surface of the cavity 402 to ensure the releasability of the bumps 50.

なお、このバンプ50の形成については、図7のようなキャビティ402を有する第4のサポート材400を用いるものではなく、一面401が平坦な第4のサポート材400を用いてもよい。この場合、上記接合用金属層30や再配線40におけるサポート材と同様、第4のサポート材400の平坦な一面401上に印刷を行ってバンプ50を形成し、これを転写するという方法を採用すればよい。   For the formation of the bumps 50, the fourth support material 400 having the flat surface 401 may be used instead of the fourth support material 400 having the cavity 402 as shown in FIG. In this case, similarly to the support material in the bonding metal layer 30 and the rewiring 40, a method is adopted in which the bump 50 is formed by printing on the flat one surface 401 of the fourth support material 400 and transferred. do it.

このバンプ50形成直後は、複数個の半導体チップ10がモールド樹脂60によって連結されている状態のワークが構成されているが、続いて、このワークを、ダイシングカットなどによって、個々のチップ単位に分割する。これにより、本実施形態の半導体装置S1ができあがる。   Immediately after the formation of the bumps 50, a work is formed in which a plurality of semiconductor chips 10 are connected by the mold resin 60. Subsequently, the work is divided into individual chips by dicing cutting or the like. To do. Thereby, the semiconductor device S1 of this embodiment is completed.

このように、本実施形態の製造方法では、チップ支持工程と第1の印刷工程とを行い、次に、第1の転写工程を行った後、第2の印刷工程を行い、続いて、第2の転写工程を行い、その後、封止工程を行った後、取り外し工程を行い、次に、バンプ形成工程を行うようにしている。   Thus, in the manufacturing method of the present embodiment, the chip support process and the first printing process are performed, then the first transfer process is performed, the second printing process is performed, and then the first printing process is performed. After performing the transfer process 2 and then performing the sealing process, the removing process is performed, and then the bump forming process is performed.

ところで、従来、めっきやリードフレームで再配線を形成していたところ、本実施形態によれば、めっきよりも低コストであり、リードフレームエッチングよりも微細パターンを形成できる印刷、転写により、接合用金属層30および再配線40を形成することができる。   By the way, when rewiring is conventionally formed by plating or a lead frame, according to the present embodiment, it is lower in cost than plating and can be formed by printing and transfer capable of forming a fine pattern than lead frame etching. The metal layer 30 and the rewiring 40 can be formed.

そのため、本実施形態の製造方法によれば、従来に比べて安価な製造コストを実現しつつ、狭ピッチ化に対応した微細な再配線40を適切に形成することができる。そして、高密度実装や小型化に適した半導体装置S1を実現することができる。   Therefore, according to the manufacturing method of the present embodiment, it is possible to appropriately form the fine rewiring 40 corresponding to the narrow pitch while realizing a manufacturing cost that is lower than the conventional manufacturing cost. Then, it is possible to realize the semiconductor device S1 suitable for high-density mounting and downsizing.

また、本実施形態では、バンプ形成工程では、第4のサポート材400にバンプ50を印刷して形成しておき、第4のサポート材400を介してバンプ50を再配線40に転写することにより、バンプ50の形成を行っている。このように、バンプ50も印刷で形成することで、製造ラインの簡素化、更なる低コスト化を図ることができる。   In the present embodiment, in the bump forming process, the bumps 50 are printed and formed on the fourth support material 400, and the bumps 50 are transferred to the rewiring 40 via the fourth support material 400. The bump 50 is formed. Thus, the bump 50 is also formed by printing, whereby the production line can be simplified and the cost can be further reduced.

ここで、チップ支持工程における第1のサポート材100による複数個の半導体チップ10の支持方法について、図8を参照して、更に述べることとする。   Here, a method of supporting the plurality of semiconductor chips 10 by the first support material 100 in the chip support process will be further described with reference to FIG.

従来のめっきによる再配線形成の場合、複数個の半導体チップ10を円形のウェハ形状に合わせた形状で配置して、各工程を行うようにしているので、図8(a)に示されるように、半導体チップ10を支持するサポート材Kも、当該ウェハに合わせた円形板のものが採用されている。   In the case of conventional rewiring formation by plating, a plurality of semiconductor chips 10 are arranged in a shape matching a circular wafer shape, and each step is performed, so as shown in FIG. The support material K that supports the semiconductor chip 10 is also a circular plate that matches the wafer.

しかし、本実施形態では、図8(b)に示されるように、チップ支持工程では、第1のサポート材100の一面101を、矩形をなすものとし、この第1のサポート材100の一面101にて、複数個の半導体チップ10を当該矩形に対応した矩形の格子状に配置する。これによれば、上記円形のサポート材Kに比べて、スペース的に効率良く、多数の半導体チップ10を配置できるという利点がある。   However, in this embodiment, as shown in FIG. 8B, in the chip support process, one surface 101 of the first support material 100 is rectangular, and one surface 101 of the first support material 100 is formed. The plurality of semiconductor chips 10 are arranged in a rectangular lattice shape corresponding to the rectangle. According to this, compared with the said circular support material K, there exists an advantage that many semiconductor chips 10 can be arrange | positioned efficiently in space.

(第2実施形態)
本発明の第2実施形態にかかる半導体装置S2について、図9を参照して述べる。本実施形態の半導体装置S2は、上記第1実施形態の半導体装置S1に比べて、半導体チップ10にヒートシンク70を取り付けた点が相違するものであり、ここでは、その相違点を中心に述べることとする。
(Second Embodiment)
A semiconductor device S2 according to the second embodiment of the present invention will be described with reference to FIG. The semiconductor device S2 of the present embodiment is different from the semiconductor device S1 of the first embodiment in that a heat sink 70 is attached to the semiconductor chip 10, and here, the difference will be mainly described. And

このヒートシンク70は、熱伝導性に優れた接着材71、たとえばAgペーストやはんだ等よりなる接着材71を介して半導体チップ10の他面12側に接続されている。このヒートシンク70は、たとえばCuやアルミニウム等よりなる板材よりなり、ここでは、半導体チップ10よりも大きな矩形板状をなしている。   The heat sink 70 is connected to the other surface 12 side of the semiconductor chip 10 via an adhesive 71 having excellent thermal conductivity, for example, an adhesive 71 made of Ag paste, solder, or the like. The heat sink 70 is made of, for example, a plate material made of Cu, aluminum, or the like, and here has a rectangular plate shape larger than that of the semiconductor chip 10.

また、ヒートシンク70はモールド樹脂60で封止されているが、このヒートシンク70のうち半導体チップ10側の板面とは反対側の板面は、モールド樹脂60より露出している。これにより、半導体チップ10に発生する熱が、半導体チップ10の他面12側からヒートシンク70を介して放熱されるようになっている。   The heat sink 70 is sealed with the mold resin 60, but the plate surface of the heat sink 70 opposite to the plate surface on the semiconductor chip 10 side is exposed from the mold resin 60. Thereby, heat generated in the semiconductor chip 10 is radiated from the other surface 12 side of the semiconductor chip 10 through the heat sink 70.

次に、本半導体装置S2の製造方法について、図10を参照して述べる。まず、図10(a)に示されるように、多連状態のヒートシンク70を用意する。そして、図10(b)に示されるように、このヒートシンク70に対して、印刷等により、上記接着材71を配置する。   Next, a method for manufacturing the semiconductor device S2 will be described with reference to FIG. First, as shown in FIG. 10A, a heat sink 70 in a multiple state is prepared. Then, as shown in FIG. 10B, the adhesive 71 is disposed on the heat sink 70 by printing or the like.

そして、図10(c)に示されるように、接着材71を介して、ヒートシンク70の上に半導体チップ10を、半導体チップ10の他面12側にて搭載する。次に、図10(d)に示されるように、治具Mを用いて、半導体チップ10をヒートシンク70側に押し付けるように加圧し、この状態で加熱等により接着材71を硬化させる。これにより、ヒートシンク70と半導体チップ10とが接続される。   Then, as shown in FIG. 10C, the semiconductor chip 10 is mounted on the heat sink 70 on the other surface 12 side via the adhesive 71. Next, as shown in FIG. 10D, the jig 71 is used to press the semiconductor chip 10 against the heat sink 70, and in this state, the adhesive 71 is cured by heating or the like. Thereby, the heat sink 70 and the semiconductor chip 10 are connected.

続いて、ダイシングカット等により、多連状態のヒートシンク70を、個々の半導体チップ10の単位に分割する。これにより、図10(e)に示されるように、ヒートシンク70付きの半導体チップ10ができあがる。   Subsequently, the multiple heat sinks 70 are divided into units of individual semiconductor chips 10 by dicing cut or the like. Thereby, the semiconductor chip 10 with the heat sink 70 is completed as shown in FIG.

その後は、チップ支持工程において、ヒートシンク70を介して、半導体チップ10の他面12側を上記第1のサポート材100の一面101に支持させる。これにより、半導体チップ10が第1のサポート材100に支持された状態となる。   Thereafter, in the chip support process, the other surface 12 side of the semiconductor chip 10 is supported on the one surface 101 of the first support material 100 via the heat sink 70. As a result, the semiconductor chip 10 is supported by the first support material 100.

その後は、上記第1実施形態に示した製造方法と同様に、第1の印刷工程、第1の転写工程、第2の印刷工程、第2の転写工程、封止工程、取り外し工程、バンプ形成工程の各工程を行い、必要に応じて、上記同様のダイシングカット工程を行うことにより、本実施形態の半導体装置S2ができあがる。   Thereafter, similarly to the manufacturing method shown in the first embodiment, the first printing step, the first transfer step, the second printing step, the second transfer step, the sealing step, the removal step, and the bump formation. The semiconductor device S2 of the present embodiment is completed by performing each process and performing a dicing cut process similar to the above as necessary.

このように、本実施形態によっても、印刷、転写により、接合用金属層30および再配線40を形成することができるから、従来に比べて安価な製造コストを実現しつつ、狭ピッチ化に対応した微細な再配線40を適切に形成することができる。   As described above, according to the present embodiment, the bonding metal layer 30 and the rewiring 40 can be formed by printing and transfer. Therefore, it is possible to reduce the pitch while realizing a lower manufacturing cost than the conventional one. Thus, the fine rewiring 40 can be appropriately formed.

(第3実施形態)
本発明の第3実施形態にかかる半導体装置S3について、図11を参照して述べる。ここでは、本半導体装置S3と上記第1実施形態の半導体装置S1との相違点を中心に述べることとする。
(Third embodiment)
A semiconductor device S3 according to the third embodiment of the present invention will be described with reference to FIG. Here, the difference between the semiconductor device S3 and the semiconductor device S1 of the first embodiment will be mainly described.

本実施形態の半導体装置S3は、複数個のバンプ50の一部を放熱用のバンプ50として構成したものである。図11の例では、3個示されているバンプ50のうち中央の1個が他の2個よりも体積および表面積が大きいバンプ50とされており、これが放熱用のバンプ50として構成されている。   The semiconductor device S3 of the present embodiment is configured such that a part of the plurality of bumps 50 is configured as a heat dissipation bump 50. In the example of FIG. 11, one of the three bumps 50 shown is a bump 50 having a larger volume and surface area than the other two, and this is configured as a heat dissipation bump 50. .

この放熱用バンプ50については、電極パッド20および接合用金属層30を介して半導体チップ10と電気的に接続されていてもよいが、半導体チップ10からの熱を放熱できればよいので、当該放熱用のバンプ50は半導体チップ10と電気的に接続されていなくてもよい。   The heat dissipation bump 50 may be electrically connected to the semiconductor chip 10 via the electrode pad 20 and the bonding metal layer 30. However, the heat dissipation bump 50 only needs to be able to dissipate heat from the semiconductor chip 10, so The bumps 50 may not be electrically connected to the semiconductor chip 10.

たとえば、放熱用のバンプ50が接続される電極パッド20を、半導体チップ10内の電気回路から独立したダミーのパッドとしてもよい。そして、このダミーとしての電極パッド20が接合用金属層30、再配線40を介して、放熱用のバンプ50に接続されることにより、放熱経路が構成される。   For example, the electrode pad 20 to which the heat dissipation bump 50 is connected may be a dummy pad independent of the electric circuit in the semiconductor chip 10. The dummy electrode pads 20 are connected to the heat dissipation bumps 50 via the bonding metal layer 30 and the rewiring 40 to form a heat dissipation path.

このような本実施形態の半導体装置S3によれば、半導体チップ10の一面11側からの放熱性が向上するという利点がある。また、このような構成は、上記バンプ形成工程において放熱用バンプ50を他のバンプ50よりも大きいものとして印刷すれば容易に形成することができる。   According to the semiconductor device S3 of this embodiment, there is an advantage that the heat dissipation from the one surface 11 side of the semiconductor chip 10 is improved. Such a configuration can be easily formed by printing the heat-dissipating bumps 50 larger than the other bumps 50 in the bump forming step.

なお、本実施形態は、複数個のバンプ50の一部を放熱用のバンプ50として構成し、この放熱用のバンプ50を残りの電気接続用のバンプ50よりも大きくした構成とするものであるから、上記第1実施形態以外に上記第2実施形態とも組み合わせて適用できることは言うまでもない。   In the present embodiment, a part of the plurality of bumps 50 is configured as a heat dissipation bump 50, and the heat dissipation bump 50 is larger than the remaining electrical connection bumps 50. Therefore, it goes without saying that the present invention can be applied in combination with the second embodiment other than the first embodiment.

(第4実施形態)
本発明の第4実施形態にかかる半導体装置S4について、図12を参照して述べる。ここでは、本半導体装置S4と上記第1実施形態の半導体装置S1との相違点を中心に述べることとする。
(Fourth embodiment)
A semiconductor device S4 according to the fourth embodiment of the present invention will be described with reference to FIG. Here, the difference between the semiconductor device S4 and the semiconductor device S1 of the first embodiment will be mainly described.

図12に示されるように、本実施形態の半導体装置S4は、再配線40におけるモールド樹脂60より露出する表面のうちバンプ50が接続される部位以外の部位を、電気絶縁性を有する被覆層80により被覆したものである。ここでは、被覆層80は、さらに再配線40間に位置するモールド樹脂60の表面も被覆している。   As shown in FIG. 12, in the semiconductor device S <b> 4 of this embodiment, a portion of the surface exposed from the mold resin 60 in the rewiring 40 other than the portion to which the bump 50 is connected is covered with an electrically insulating coating layer 80. It coats with. Here, the covering layer 80 also covers the surface of the mold resin 60 located between the rewirings 40.

ここで、被覆層80には開口部81が設けられており、この開口部81を介して、その下の再配線40が露出するようになっている。そして、バンプ50は、開口部81に露出する再配線40に対して当該開口部81を介して接続されている。   Here, an opening 81 is provided in the covering layer 80, and the rewiring 40 below the opening 81 is exposed through the opening 81. The bump 50 is connected to the rewiring 40 exposed in the opening 81 through the opening 81.

このような被覆層80は、無機や有機の絶縁材料、たとえばシリコン窒化膜、シリコン酸化膜あるいはポリイミド膜等よりなる。また、このような被覆層80は、スパッタ、蒸着、スピンコートなどの成膜法、あるいは、成形されたシートの貼り付け等により形成されている。   Such a covering layer 80 is made of an inorganic or organic insulating material such as a silicon nitride film, a silicon oxide film, or a polyimide film. Further, such a covering layer 80 is formed by a film forming method such as sputtering, vapor deposition, spin coating, or pasting of a formed sheet.

本実施形態の半導体装置S4においては、この被覆層80によって再配線40が被覆されることにより、再配線40間の電気絶縁性が確保されている。そのため、当該再配線30間のピッチが狭ピッチ化されていったとしても、当該再配線30間の短絡を極力防止することができる。   In the semiconductor device S4 of the present embodiment, the rewiring 40 is covered with the covering layer 80, so that electrical insulation between the rewirings 40 is ensured. Therefore, even if the pitch between the rewirings 30 is narrowed, a short circuit between the rewirings 30 can be prevented as much as possible.

この本実施形態の半導体装置S4の製造方法について、図13を参照して、被覆層80の形成工程を中心に述べる。本実施形態の製造方法においては、上記第1実施形態と同様に、上記第3のサポート材300を取り外す取り外し工程(上記図6参照)までを行うことにより、本半導体装置S4におけるバンプ60接続前の構成を形成する。   A method for manufacturing the semiconductor device S4 of this embodiment will be described with reference to FIG. In the manufacturing method of the present embodiment, similarly to the first embodiment, the process up to the removal step (see FIG. 6) for removing the third support material 300 is performed, so that the bump 60 in the semiconductor device S4 is connected. Form the configuration.

この状態が図13(a)に示されており、この状態では、モールド樹脂60から再配線40における半導体チップ10とは反対側の面が露出している。次に、図13(b)に示されるように、モールド樹脂60の表面上および当該露出する再配線40の上に、上記したような各成膜法やシートの貼り付け等の手法により、開口部81を有する被覆層80を形成する。   FIG. 13A shows this state. In this state, the surface of the rewiring 40 opposite to the semiconductor chip 10 is exposed from the mold resin 60. Next, as shown in FIG. 13 (b), the openings are formed on the surface of the mold resin 60 and on the exposed rewiring 40 by a method such as the above-described film forming method or sheet pasting. A covering layer 80 having a portion 81 is formed.

続いて、上記第1実施形態と同様に第4のサポート材400を用いたバンプ形成工程を行うことにより、図13(c)に示されるように、被覆層80の開口部81から露出する再配線40に対して、バンプ50を接続する。その後は、必要に応じて、上記第1実施形態と同様にダイシングカット等によるワークの分割を行うことにより、本実施形態の半導体装置S4ができあがる。   Subsequently, by performing a bump forming process using the fourth support material 400 in the same manner as in the first embodiment, as shown in FIG. 13C, the re-exposure exposed from the opening 81 of the coating layer 80 is performed. A bump 50 is connected to the wiring 40. Thereafter, if necessary, the work is divided by dicing cut or the like in the same manner as in the first embodiment, thereby completing the semiconductor device S4 of the present embodiment.

なお、本実施形態は、モールド樹脂60より露出する再配線40のうちバンプ50との接続部位以外の部位を、被覆層80で被覆した構成とするものであるから、上記第1実施形態以外に上記第2実施形態または上記第3実施形態とも組み合わせて適用できることは言うまでもない。   In the present embodiment, the rewiring 40 exposed from the mold resin 60 has a configuration in which a portion other than the connection portion with the bump 50 is covered with the covering layer 80. Therefore, the present embodiment is not limited to the first embodiment. Needless to say, the present invention can also be applied in combination with the second embodiment or the third embodiment.

(他の実施形態)
なお、上記各実施形態の半導体装置S1〜S4においては、半導体チップ10は1個であったが、図14に示されるように、半導体装置としては複数個の半導体チップ10を備えるものであってもよい。
(Other embodiments)
In the semiconductor devices S1 to S4 of the above embodiments, the number of the semiconductor chips 10 is one. However, as shown in FIG. 14, the semiconductor device includes a plurality of semiconductor chips 10. Also good.

図14の例では、上記各実施形態の半導体チップ10と同様の第1の半導体チップ10を有し、その第1の半導体チップ10の隣に第2の半導体チップ15を配置したものである。ここで、第2の半導体チップ15は、第1の半導体チップ10と同様、一面16と他面17とが表裏の関係にあるものである。   In the example of FIG. 14, the first semiconductor chip 10 is the same as the semiconductor chip 10 of each of the above embodiments, and the second semiconductor chip 15 is disposed next to the first semiconductor chip 10. Here, like the first semiconductor chip 10, the second semiconductor chip 15 has the one surface 16 and the other surface 17 in a front-back relationship.

そして、この第2の半導体チップ15についても、第1の半導体チップ10と同様、一面16側にて電極パッド20、接合用金属層30、再配線40、バンプ50が順次接続され、また、モールド樹脂60で封止されている。   As for the second semiconductor chip 15, similarly to the first semiconductor chip 10, the electrode pad 20, the bonding metal layer 30, the rewiring 40, and the bump 50 are sequentially connected on the one surface 16 side. Sealed with resin 60.

この図14に示される半導体装置の製造方法については、チップ支持工程において、第1のサポート材100により両半導体チップ10、15を支持する。そうすれば、その後の工程については、上記第1実施形態に示した製造方法と同様に行うことで、図14の半導体装置を製造できることは明らかである。   In the method of manufacturing the semiconductor device shown in FIG. 14, both semiconductor chips 10 and 15 are supported by the first support material 100 in the chip support process. Then, it is clear that the semiconductor device of FIG. 14 can be manufactured by performing the subsequent steps in the same manner as the manufacturing method shown in the first embodiment.

また、図15に示されるように、半導体装置としては半導体チップ10以外に、他の電子部品1を備えるものであってもよい。この他の電子部品としては、チップコンデンサや抵抗素子等の表面実装部品が挙げられる。図15に示される例では、モールド樹脂60内部において、半導体チップ10の隣に、他の電子部品としてのチップコンデンサ1が配置されている。   As shown in FIG. 15, the semiconductor device may include another electronic component 1 in addition to the semiconductor chip 10. Other electronic components include surface mount components such as chip capacitors and resistance elements. In the example shown in FIG. 15, the chip capacitor 1 as another electronic component is disposed next to the semiconductor chip 10 inside the mold resin 60.

このチップコンデンサ1は、再配線40に対して導電性接合材2を介して電気的および機械的に接続されている。この導電性接合材2としては、たとえば、はんだや導電性接着剤等が挙げられる。このチップコンデンサ1の取り付けは、たとえば上記第1実施形態の製造方法において、上記第2の転写工程(上記図5参照)後であって上記封止工程(上記図6参照)前に行えばよい。   The chip capacitor 1 is electrically and mechanically connected to the rewiring 40 via the conductive bonding material 2. Examples of the conductive bonding material 2 include solder and a conductive adhesive. For example, in the manufacturing method of the first embodiment, the chip capacitor 1 may be attached after the second transfer step (see FIG. 5) and before the sealing step (see FIG. 6). .

この場合、第2の転写工程終了後、第3のサポート材300に支持された状態の再配線40に対して、導電性接合材2を介してチップコンデンサ1を搭載し、固定する。その後は、封止工程にて、半導体チップ10とともに、チップコンデンサ1をモールド樹脂60で封止する。その後は、上記同様に、取り外し工程、バンプ形成工程、ダイシングカット等を行うことにより、図15に示される半導体装置ができあがる。   In this case, after completion of the second transfer process, the chip capacitor 1 is mounted and fixed to the rewiring 40 supported by the third support material 300 via the conductive bonding material 2. Thereafter, the chip capacitor 1 is sealed with the mold resin 60 together with the semiconductor chip 10 in a sealing step. Thereafter, in the same manner as described above, the semiconductor device shown in FIG.

また、上記各実施形態では、バンプ形成工程において、印刷、焼成またははんだボール法により、バンプ50を形成するものとしたが、バンプ50については、これらの形成方法に限定されるものではなく、その他にも適宜種々の方法を採用してもよい。また、バンプ50の形状についても、上記した円錐状に限定されるものではない。   In each of the above embodiments, the bump 50 is formed by printing, firing, or a solder ball method in the bump forming step. However, the bump 50 is not limited to these forming methods. In addition, various methods may be employed as appropriate. Further, the shape of the bump 50 is not limited to the above-described conical shape.

また、上記した各実施形態同士の組み合わせ以外にも、上記各実施形態は、可能な範囲で適宜組み合わせてもよい。   In addition to the combination of the above-described embodiments, the above-described embodiments may be appropriately combined within a possible range.

10 半導体チップ
11 半導体チップの一面
12 半導体チップの他面
20 電極パッド
30 接合用金属層
40 再配線
50 バンプ
60 モールド樹脂
100 第1のサポート材
101 第1のサポート材の一面
200 第2のサポート材
201 第2のサポート材の一面
300 第3のサポート材
301 第3のサポート材の一面
DESCRIPTION OF SYMBOLS 10 Semiconductor chip 11 One side of semiconductor chip 12 Other side of semiconductor chip 20 Electrode pad 30 Metal layer for joining 40 Rewiring 50 Bump 60 Mold resin 100 1st support material 101 1st surface of 1st support material 200 2nd support material 201 One side of second support material 300 Third side support material 301 One side of third support material

Claims (3)

一面(11)と他面(12)とが表裏の関係にある半導体チップ(10)と、
前記半導体チップの一面に配置された電極パッド(20)と、
前記電極パッド上に設けられ、一端側が前記電極パッド上に位置し他端側が前記半導体チップの外郭よりはみ出すように延びる再配線(40)と、
前記電極パッドと前記再配線の一端側との間に介在し、当該両者を接続する接合用金属層(30)と、
前記再配線上に設けられ外部と接続されるバンプ(50)と、
前記バンプが露出するように前記半導体チップを封止するモールド樹脂(60)と、を備える半導体装置の製造方法において、
第1のサポート材(100)の一面(101)に前記半導体チップの他面側を支持させるチップ支持工程と、
第2のサポート材(200)の一面(201)に、前記電極パッドの配置パターンに対応するパターンにて前記接合用金属層を印刷して形成する第1の印刷工程と、
前記第1のサポート材に支持された状態の前記半導体チップの一面側を、前記第2のサポート材の一面側に押し付けて、前記接合用金属層を前記電極パッドに転写した後、前記接合用金属層から前記第2のサポート材を取り外す第1の転写工程と、
第3のサポート材(300)の一面(301)に、前記再配線を印刷して形成する第2の印刷工程と、
前記第1のサポート材に支持された状態の前記半導体チップの一面側を、前記第3のサポート材の一面側に押し付けて、前記再配線を前記電極パッド上の前記接合用金属層に転写した後、前記半導体チップの他面側から前記第1のサポート材を取り外すことで、前記半導体チップを前記第3のサポート材に支持させる第2の転写工程と、
前記半導体チップを前記モールド樹脂で封止することにより、前記半導体チップの一面側にて前記再配線が前記モールド樹脂より露出しつつ、前記再配線が当該再配線の他端側にて前記モールド樹脂に支持されるようにする封止工程と、
その後、前記再配線から前記第3のサポート材を取り外す取り外し工程と、
次に、前記再配線のうち前記モールド樹脂より露出する部位に前記バンプを形成するバンプ形成工程と、
を行うことを特徴とする半導体装置の製造方法。
A semiconductor chip (10) in which the one side (11) and the other side (12) are in a front-back relationship;
An electrode pad (20) disposed on one surface of the semiconductor chip;
A rewiring (40) provided on the electrode pad and extending so that one end side is located on the electrode pad and the other end side protrudes from the outline of the semiconductor chip;
A bonding metal layer (30) interposed between the electrode pad and one end side of the rewiring and connecting the two;
A bump (50) provided on the rewiring and connected to the outside;
In a manufacturing method of a semiconductor device comprising: a mold resin (60) for sealing the semiconductor chip so that the bumps are exposed;
A chip support step of supporting the other surface side of the semiconductor chip on one surface (101) of the first support material (100);
A first printing step of printing and forming the bonding metal layer in a pattern corresponding to the arrangement pattern of the electrode pads on one surface (201) of the second support material (200);
The one surface side of the semiconductor chip supported by the first support material is pressed against the one surface side of the second support material to transfer the joining metal layer to the electrode pad, and then the joining chip A first transfer step of removing the second support material from the metal layer;
A second printing step of printing the rewiring on one surface (301) of the third support material (300);
One surface of the semiconductor chip supported by the first support material is pressed against one surface of the third support material, and the rewiring is transferred to the bonding metal layer on the electrode pad. Thereafter, a second transfer step of supporting the semiconductor chip on the third support material by removing the first support material from the other surface side of the semiconductor chip;
By sealing the semiconductor chip with the mold resin, the rewiring is exposed from the mold resin on one surface side of the semiconductor chip, and the rewiring is on the other end side of the rewiring. A sealing step to be supported by
Thereafter, a removal step of removing the third support material from the rewiring,
Next, a bump forming step of forming the bump in a portion exposed from the mold resin in the rewiring,
A method of manufacturing a semiconductor device.
前記バンプ形成工程では、第4のサポート材(400)に前記バンプを印刷して形成しておき、前記第4のサポート材を介して前記バンプを前記再配線に転写することにより、前記バンプの形成を行うようにしたことを特徴とする請求項1に記載の半導体装置の製造方法。   In the bump forming step, the bump is printed on the fourth support material (400), and the bump is transferred to the rewiring via the fourth support material. The method of manufacturing a semiconductor device according to claim 1, wherein formation is performed. 前記チップ支持工程では、前記第1のサポート材の一面は、矩形をなすものであり、
この第1のサポート材の一面にて、複数個の前記半導体チップを当該矩形に対応した矩形の格子状に配置するようにしたことを特徴とする請求項1または2に記載の半導体装置の製造方法。
In the chip support step, one surface of the first support material is rectangular.
3. The semiconductor device manufacturing method according to claim 1, wherein a plurality of the semiconductor chips are arranged in a rectangular lattice shape corresponding to the rectangle on one surface of the first support material. Method.
JP2012027251A 2012-02-10 2012-02-10 Manufacturing method of semiconductor device Pending JP2013165157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012027251A JP2013165157A (en) 2012-02-10 2012-02-10 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012027251A JP2013165157A (en) 2012-02-10 2012-02-10 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2013165157A true JP2013165157A (en) 2013-08-22

Family

ID=49176342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012027251A Pending JP2013165157A (en) 2012-02-10 2012-02-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2013165157A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022167A (en) * 2015-07-07 2017-01-26 アオイ電子株式会社 Semiconductor device and manufacturing method for the same
JP2017028228A (en) * 2015-07-28 2017-02-02 ローム株式会社 Multichip module and manufacturing method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185570A (en) * 1999-10-15 2001-07-06 Nec Corp Bump formation method
JP2001332654A (en) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd Module provided with built-in electric element and manufacturing method thereof
JP2002231856A (en) * 2001-02-05 2002-08-16 Sony Corp Semiconductor device and its manufacturing method
JP2002280491A (en) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd Electronic component and its manufacturing method
JP2004336084A (en) * 2004-08-30 2004-11-25 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2005012089A (en) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd Module with built-in semiconductor chip, and its manufacturing method
JP2005136184A (en) * 2003-10-30 2005-05-26 Seiko Epson Corp Manufacturing method and manufacturing device for substrate bonded body, and electrooptic device
JP2011096903A (en) * 2009-10-30 2011-05-12 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device mounting wiring board
JP2011192726A (en) * 2010-03-12 2011-09-29 Renesas Electronics Corp Electronic device, and method of manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185570A (en) * 1999-10-15 2001-07-06 Nec Corp Bump formation method
JP2001332654A (en) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd Module provided with built-in electric element and manufacturing method thereof
JP2002231856A (en) * 2001-02-05 2002-08-16 Sony Corp Semiconductor device and its manufacturing method
JP2002280491A (en) * 2001-03-22 2002-09-27 Matsushita Electric Ind Co Ltd Electronic component and its manufacturing method
JP2005012089A (en) * 2003-06-20 2005-01-13 Matsushita Electric Ind Co Ltd Module with built-in semiconductor chip, and its manufacturing method
JP2005136184A (en) * 2003-10-30 2005-05-26 Seiko Epson Corp Manufacturing method and manufacturing device for substrate bonded body, and electrooptic device
JP2004336084A (en) * 2004-08-30 2004-11-25 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2011096903A (en) * 2009-10-30 2011-05-12 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device mounting wiring board
JP2011192726A (en) * 2010-03-12 2011-09-29 Renesas Electronics Corp Electronic device, and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022167A (en) * 2015-07-07 2017-01-26 アオイ電子株式会社 Semiconductor device and manufacturing method for the same
US10854557B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device packaging with metallic shielding layer
US10854560B2 (en) 2015-07-07 2020-12-01 Aoi Electronics Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP2017028228A (en) * 2015-07-28 2017-02-02 ローム株式会社 Multichip module and manufacturing method thereof
US10804190B2 (en) 2015-07-28 2020-10-13 Rohm Co., Ltd. Multi-chip module and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP5161732B2 (en) Manufacturing method of semiconductor device
US7790515B2 (en) Semiconductor device with no base member and method of manufacturing the same
KR100660604B1 (en) Devices and packages using thin metal
JP5198265B2 (en) Apparatus and method for forming a flat surface of a thin flexible substrate
JP5615936B2 (en) Panel-based leadframe packaging method and apparatus
US20060032049A1 (en) Circuit device manufacturing method
JP2013243345A5 (en)
JP2008541431A (en) Multi-chip module and manufacturing method
JP2017022301A (en) Electronic component device and method of manufacturing the same
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
TW201606888A (en) Chip package and method thereof
JP2008210912A (en) Semiconductor device and its manufacturing method
JPWO2011030542A1 (en) Electronic component module and manufacturing method thereof
KR100990396B1 (en) Stacked wafer level package and method manufacturing the same
US9171804B2 (en) Method for fabricating an electronic component
JP4835264B2 (en) Component built-in circuit module board
JP6589985B2 (en) Manufacturing method of LED mounting substrate
US20180130771A1 (en) Package substrate and its fabrication method
JP2013165157A (en) Manufacturing method of semiconductor device
TWI490959B (en) Semiconductor package structure and manufacturing method thereof
JP2008288481A (en) Semiconductor device and method for manufacturing the same
KR100963201B1 (en) Substrate embedded chip and method of manufactruing the same
KR101003658B1 (en) Stacked wafer level package and method manufacturing the same
US20150296618A1 (en) Substrate structure and manufacturing method thereof
JP2007134489A (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150714