JP5224924B2 - 通信制御装置 - Google Patents

通信制御装置 Download PDF

Info

Publication number
JP5224924B2
JP5224924B2 JP2008159156A JP2008159156A JP5224924B2 JP 5224924 B2 JP5224924 B2 JP 5224924B2 JP 2008159156 A JP2008159156 A JP 2008159156A JP 2008159156 A JP2008159156 A JP 2008159156A JP 5224924 B2 JP5224924 B2 JP 5224924B2
Authority
JP
Japan
Prior art keywords
communication
slave
communication control
control means
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008159156A
Other languages
English (en)
Other versions
JP2010004123A5 (ja
JP2010004123A (ja
Inventor
茂美 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008159156A priority Critical patent/JP5224924B2/ja
Publication of JP2010004123A publication Critical patent/JP2010004123A/ja
Publication of JP2010004123A5 publication Critical patent/JP2010004123A5/ja
Application granted granted Critical
Publication of JP5224924B2 publication Critical patent/JP5224924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Description

本発明は、通信制御装置に関し、特に、シリアル通信方式の通信制御装置に関する。
従来より、通信システムとして、1ビット毎にデータ通信を行なうシリアル通信システムが知られている(特許文献1乃至3参照)。
図5は、従来の全二重方式のシリアル通信システム500の構成を概略的に示すブロック図である。図5において、主制御部であるマスター51は制御対象装置全体を制御し、従制御部である複数のスレーブ52a,52b・・・52xは、例えば、制御対象装置のセンサ、モータの駆動、ASICのレジスタ設定等の各機能部としての各負荷部を制御する。マスター51及び各スレーブ52a,52b・・・52x間のデータ通信は、マスター51から各スレーブ52a,52b・・・52xに送信されるクロック信号と同期して行なわれる。なお、スレーブの数は装置の構成により異なる。
シリアル通信システム500の通信動作について、図6に示すタイミングチャートを用いて説明する。図6は、図5におけるマスター及びスレーブ間のデータ通信のタイミングチャートである。CLKは、例えばマスター51及びスレーブ52a間のクロック信号の波形を示し、TxD及びRxDは、例えば、それぞれマスター51からスレーブ52aに送信される信号のタイミング及びスレーブ52aからマスター51に送信される信号のタイミングを示す。マスター51はスレーブ52aに制御信号のシリアルデータを送信し、スレーブ52aは受信したシリアルデータをパラレルデータに変換し、変換したパラレルデータに基づいて各負荷部の制御を行なう。また、スレーブ52aはマスター51に各負荷部のステイタス通知等のシリアルデータを送信し、マスター51は受信したシリアルデータをパラレル変換して情報を取得する。図5に示したシリアル通信システム500によれば、マスター51と各スレーブ52a,52b・・・52xとの間の信号線の数は各2本で足りる。
ところで、最近の画像形成装置では、複写スピードの高速化、及び多機能化に伴い、各機能部間のデータ通信に必要な信号線の本数が増加する傾向にある。このような画像形成装置において、図5に示したシリアル通信システム500による通信制御を行なうことによって、信号線の本数の増加を抑制する試みがなされている。
特開平7−264685号公報 特開2003−69454号公報 特開2000−10917号公報
しかしながら、図5に示す従来のシリアル通信システム500では、クロック信号はどのスレーブに対しても同じ周波数で設定されるため、各信号線から非常に大きなエネルギーの放射ノイズが放出されるという問題がある。この場合に、放射ノイズを公的機関による規格で制限された一定のレベル以下まで抑えるためには、フェライトコア、ビーズ等の放射ノイズ対策部品を設ける必要があり、余分なコストがかかることにもなる。
本発明の目的は、データ通信に伴う放射ノイズを低減することができる通信制御装置を提供することにある。
上記目的を達成するために、請求項1記載の通信制御装置は、制御手段と、前記主制御手段からの信号に基づき負荷を制御する第1及び第2従制御手段と、前記第1及び第2従制御手段のそれぞれと前記主制御手段とがシリアル通信を行うための第1及び第2通信手段とを有し、前記主制御手段は、前記第1及び第2通信手段を用いて前記第1及び第2従制御手段のそれぞれと通信し、前記第1及び第2従制御手段のそれぞれとの通信結果に基づき、前記第1及び第2従制御手段のそれぞれとの通信で使用する第1周波数及び該第1周波数と異なる第2周波数を設定する設定手段と、前記設定手段によって設定された前記第1及び第2周波数のそれぞれに応じた第1及び第2クロック信号を生成する生成手段と、前記第1通信手段を用いて前記第1クロック信号に基づく通信を前記第1従制御手段と行い、前記第2通信手段を用いて前記第2クロック信号に基づく通信を前記第2従制御手段と行う通信制御手段とを有することを特徴とする。
本発明によれば、各従制御手段に送信されるクロック信号は、各従制御手段の通信データ量に応じて変調されるので、放射ノイズのエネルギーを分散させることができ、これにより、データ通信に伴う放射ノイズを低減させることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本発明の実施の形態に係る通信制御装置の構成を概略的に示すブロック図である。
図1において、本通信制御装置100は、マスター制御部(主制御手段)1と、マスター制御部1に各チャネル2a,2b・・・2xを介して接続される各スレーブ用通信制御部(従制御手段)3a,3b・・・3xとから主として構成されている。マスター制御部1は制御対象装置全体を制御し、スレーブ用通信制御部3a,3b・・・3xは、マスター制御部1からの信号に基づいて制御対象装置の各機能部である負荷部を制御する。スレーブ用通信制御部の数、及びこれに対応するチャネルの数は、通信制御システム100の構成によって変動する。スレーブ用通信制御部3a,3b・・・3xは、通信制御装置100に付設される付属装置類に設けられた制御部であってもよい。
マスター制御部1は、CPU4と、ROM5と、RAM6と、発振器(クロック信号発生手段)7と、マスター用通信制御部8とを備える。CPU4はアドレスバスを介して、ROM5、RAM6、及びマスター用通信制御部8と接続され、データバスを介して、ROM5、RAM6、及びマスター用通信制御部8の後述するマスター用シリアル−パラレル変換部9と接続される。
マスター用通信制御部8は、マスター用シリアル−パラレル変換部9と、クロック信号変調部(周波数変調手段)10と、同期回路11a,11b・・・11xとを有する。マスター用シリアル−パラレル変換部9及びクロック信号変調部10は、それぞれ各同期回路11a,11b・・・11xと並列に接続されている。同期回路11a,11b・・・11xは、チャネル2a,2b・・・2xを介して、スレーブ用通信制御部3a,3b・・・3xと1対1の関係で接続されている。各スレーブ用通信制御部3a,3b・・・3xは、それぞれスレーブ用シリアル−パラレル変換部12a,12b・・・12x(12b以降は不図示)を有する。
CPU4は、通信制御装置100全体の制御を行なうシステム制御部である。ROM5は、CPU4によって実行される通信制御システム100の一連の動作を行なうための制御プログラムを格納する。RAM6は、CPU4で処理するデータ等を一時的に格納する作業領域として用いられる。発振器7は、CPU4からの命令に基づいて、マスター制御部1の動作の基準となるクロック信号を発生させ、発生したクロック信号を初期クロック信号としてクロック信号変調部10に出力する。
クロック信号変調部10は、CPU4の命令に基づいて、発振器7から出力された初期クロック信号の周波数を変調し、例えば、周波数が逓倍化されたクロック信号(以下、「変調クロック信号」という。)を生成する。逓倍化とは、周波数をN倍化することをいい、Nは整数である。また、クロック信号変調部10は、生成した変調クロック信号を、各同期回路11a,11b・・・11xを介して各スレーブ用通信制御部3a,3b・・・3xに送信する。各同期回路11a,11b・・・11xは、マスター制御部1と各スレーブ用通信制御部3a,3b・・・3xとの間で通信される信号を、各変調クロック信号と同期させる。
マスター用シリアル−パラレル変換部9は、CPU4から送信された制御信号のパラレルデータをシリアルデータに変換し、このシリアルデータを、各同期回路11a,11b・・・11xを介してスレーブ用通信制御部3a,3b・・・3xに送信する。制御信号のシリアルデータを受信した各スレーブ用通信制御部3a,3b・・・3xは、各スレーブ用シリアル−パラレル変換部12a,12b・・・12xによってシリアルデータをパラレルデータに変換する。そして、各スレーブ用通信制御部3a,3b・・・3xは、変換されたパラレルデータに基づいて、制御対象装置、例えば、画像形成装置のASIC、モータ駆動部、センサ等の負荷部13a,13b・・・13xを制御する。
また、各スレーブ用通信制御部3a,3b・・・3xは、制御対象装置、例えば、画像形成装置において収集されたセンサの信号を各スレーブ用シリアル−パラレル変換部12a,12b・・・12xによってシリアルデータに変換し、マスター用通信制御部8に送信する。シリアルデータを受信したマスター用通信制御部8は、マスター用シリアル−パラレル変換部9によってシリアルデータをパラレルデータに変換し、このパラレルデータをCPU4に送信する。
次に、通信制御装置100の通信制御動作について、図2を用いながら詳述する。図2は、図1に示した通信制御装置における、マスター制御部1がチャネル2a,2bを介してスレーブ用通信制御部3a,3bを制御する場合のデータ通信のタイミングチャートである。CLK1、TxD1及びRxD1はチャネル2aのタイミングチャートを、CLK2、TxD2及びRxD2はチャネル2bのタイミングチャートを示す。CLK1はマスター制御部1及びスレーブ用通信制御部3a間のクロック信号の波形を示し、TxD1及びRxDは、それぞれマスター制御部1からスレーブ用通信制御部3aに送信される信号のタイミング及びスレーブ用通信制御部3aからマスター制御部1に送信される信号のタイミングを示す。同様に、CLK2はマスター制御部1及びスレーブ用通信制御部3b間のクロック信号の波形を示し、TxD2及びRxD2は、それぞれマスター制御部1からスレーブ用通信制御部3bに送信される信号のタイミング及びスレーブ用通信制御部3bからマスター制御部1に送信される信号のタイミングを示す。
図2において、通信制御動作開始直後の通信制御装置100の各チャネル2a,2bには、発振器7によって発生された周波数fの初期クロック信号が送信されている。通信制御装置100において、まず、CPU4は、マスター用通信制御部8に各スレーブ用通信制御部3a,3bに対するID問合せ命令を送信する。ID問合せ命令を受信したマスター用通信制御部8は、マスター用シリアル−パラレル変換部9によってID問い合わせ命令をシリアルデータに変換し、このシリアルデータを各スレーブ用通信制御部3a,3bに向けて送信する。各スレーブ用通信制御部3a,3bに向けて送信されたシリアルデータは、各同期回路11a,11bを介することによって初期クロック信号と同期し、各チャネル2a,2bを介して各スレーブ用通信制御部3a,3bに送信される。
シリアルデータを受信した各スレーブ用通信制御部3a,3bは、スレーブ用シリアル−パラレル変換部12a,12bによってシリアルデータをパラレルデータに変換して、CPU4からのID問合せ信号を認識する。ID問合せ信号を認識した各スレーブ用通信制御部3a,3bは、それぞれID「00」,「01」を各スレーブ用シリアル−パラレル変換部12a,12bによってシリアルデータに変換し、このシリアルデータをマスター用通信制御部8に向けて送信する。ここで、IDは、各スレーブ用通信制御部3a,3bが通信処理可能な通信データ量に応じて各スレーブ用通信制御部3a,3bに予め割り当てられたのものであり、各スレーブ用通信制御部3a,3bの固有のものである。
各IDを受信したマスター用通信制御部8は、マスター用シリアル−パラレル変換部9によってシリアルデータをパラレルデータに変換し、このパラレルデータをCPU4に送信する。パラレルデータを受信したCPU4は各IDを認識し、ROM5に格納されている、例えば、図3に示すテーブルのような情報を読み出して、各IDに対応したクロック設定値を抽出する。
図3は、IDとクロック設定値(クロック信号の周波数)との対応関係を示す図であり、ROM5に格納された情報を例示するものである。図3において、ID「00」を送信したスレーブ用通信制御部3aに対するクロック設定値は「f+x%」であり、ID「01」を送信したスレーブ用通信制御部3bに対するクロック設定値は「f−y%」である。ここで、「f+x%」、「f−y%」及び「f±m%」は、周波数fの逓倍である。
ROM5から各クロック設定値を抽出したCPU4は、クロック信号変調部10に、各クロック設定値に基づいて各スレーブ用通信制御部3a,3bに対するクロック信号をそれぞれ変調させる変調命令を送信する。変調命令を受信したクロック信号変調部10は、「f+x%」のクロック設定値に基づいて初期クロック信号の周波数fをf+x%であるf2に変調し、周波数f2の変調クロック信号をスレーブ用通信制御部3aに送信する。また、クロック信号変調部10は、「f−y%」のクロック設定値に基づいて初期クロック信号の周波数fをf−y%であるf1に変調し、周波数f1の変調クロック信号をスレーブ用通信制御部3bに送信する。その後、マスター制御部1と各スレーブ用通信制御部3a,3bとの間で種々のデータ通信が行なわれる。
上述の通信制御装置100のデータ通信時における放射ノイズの特性を図4に示す。図4において、縦軸は通信制御装置100から放出される放射ノイズのエネルギーを示し、横軸は通信制御装置100におけるクロック信号の周波数を示す。通信制御装置100の放射ノイズの特性を点線で示し、比較例として、全てのチャネルに同じ周波数のクロック信号を送信する従来の通信制御装置の放射ノイズの特性を実線で示す。
従来の通信制御装置では、各チャネル2a,2bに周波数fのクロック信号が送信される。このため、各チャネル2a,2bでのデータ通信の際、図4中に実線で示されるように、共振により周波数f(2逓倍の2f,3逓倍の3f・・・)のエネルギーの高い放射ノイズが放出されることになる。
一方、上述の通信制御装置100では、各チャネル2a,2bにそれぞれ周波数f2のクロック信号、周波数f1のクロック信号が送信される。このため、各チャネル2a,2bでのデータ通信の際、図4中に点線で示されるように、周波数f1(2逓倍の2f1,3逓倍の3f1・・・)及び周波数f2(2逓倍の2f2,3逓倍の3f2・・・)のエネルギーの低い放射ノイズが放出される。このように、通信制御装置100によれば、放射ノイズのエネルギーが分散されるので、データ通信に伴う各放射ノイズのエネルギーが低減される。
以上のように、本実施の形態に係る通信制御装置100によれば、マスター制御部1と各スレーブ用通信制御部3a,3b・・・3xとの間の各クロック信号は、各スレーブ用通信制御部3a,3b・・・3xの通信データ量に応じて変調される。したがって、各チャネル2a,2b・・・2xからの放射ノイズのエネルギーを分散させることができ、通信制御装置100によって通信制御を行なう、例えば、画像形成装置の放射ノイズを低減させることができる。
また、本実施の形態では、各スレーブ用通信制御部3a,3b・・・3xの通信データ量に応じて、各スレーブ用通信制御部3a,3b・・・3xに予め割り当てられた各IDに基づいて変調クロック信号の周波数が設定される。これは、スレーブ用通信制御部3a,3b・・・3xが標準装備のものではなく、通信方式が未知な装置として後から付設されるような場合に、特に有効である。一方、標準装備のスレーブ用通信制御部3a,3b・・・3xであれば、IDのかわりに通信データ量を示すデータをマスター用通信制御部8に送信してもよい。この場合、ROM5には、通信データ量とクロック設定値とが直接対応付けられて格納される。
さらに、本実施の形態に係る通信制御装置100において、スレーブ通信制御装置の通信データ量が大きくなるほど、対応するスレーブ通信制御装置に送信される変調クロック信号の周波数が大きくなるようにクロック設定値を設定してもよい。例えば、スレーブ用通信制御部3a,3b,3cにおいて、各通信データ量の大きさが3a>3b>3cの場合に、各スレーブ用通信制御部に送信される変調クロック信号の周波数の大きさが3a>3b>3cとなるように変調する。これにより、大容量のデータ通信を行うチャネル2aの通信速度の低下が抑制されるとともに、各チャネル2a,2b,2c間での通信速度のばらつきを低減することができる。
また、本実施の形態に係る通信制御装置100において、スレーブ通信制御装置の通信データ量が小さくなるほど、対応するスレーブ通信制御装置に送信される変調クロック信号の周波数が小さくなるようにクロック設定値を設定してもよい。
本発明は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても実現できる。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための、コンピュータで読み取り可能な記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RWなどの光ディスク、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。または、プログラムコードを、ネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行するだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
本発明の実施の形態に係る通信制御システムの構成を概略的に示すブロック図である。 図1に示した通信制御装置における、マスター制御部1がチャネル2a,2bを介してスレーブ用通信制御部3a,3bを制御する場合のデータ通信のタイミングチャートである。 IDとクロック設定値との対応関係を示す図である。 本実施の形態に係る通信制御装置の放射ノイズの特性を示す図である。 従来の全二重方式のシリアル通信システムの構成を概略的に示すブロック図である。 図5におけるマスター及びスレーブ間のデータ通信のタイミングチャートである。
符号の説明
1 マスター制御部
3a,3b,3x スレーブ用通信制御部
4 CPU
7 発振器
8 マスター用通信制御部
10 クロック信号変調部
100 通信制御システム

Claims (7)

  1. 制御手段と、
    前記主制御手段からの信号に基づき負荷を制御する第1及び第2従制御手段と、
    前記第1及び第2従制御手段のそれぞれと前記主制御手段とがシリアル通信を行うための第1及び第2通信手段とを有し、
    前記主制御手段は、
    前記第1及び第2通信手段を用いて前記第1及び第2従制御手段のそれぞれと通信し、前記第1及び第2従制御手段のそれぞれとの通信結果に基づき、前記第1及び第2従制御手段のそれぞれとの通信で使用する第1周波数及び該第1周波数と異なる第2周波数を設定する設定手段と、
    前記設定手段によって設定された前記第1及び第2周波数のそれぞれに応じた第1及び第2クロック信号を生成する生成手段と、
    前記第1通信手段を用いて前記第1クロック信号に基づく通信を前記第1従制御手段と行い、前記第2通信手段を用いて前記第2クロック信号に基づく通信を前記第2従制御手段と行う通信制御手段とを有することを特徴とする通信制御装置。
  2. 前記設定手段は、前記第1及び第2周波数を設定するために、所定周波数の初期クロック信号に基づき前記第1及び第2従制御手段のそれぞれと通信することを特徴とする請求項1記載の通信制御装置。
  3. 前記シリアル通信は、全二重方式のシリアル通信であることを特徴とする請求項1又は2に記載の通信制御装置。
  4. 前記生成手段は、基準クロック信号を逓倍し、前記第1及び第2クロック信号を生成することを特徴とする請求項1乃至3のいずれか1項に記載の通信制御装置。
  5. 前記設定手段は、
    前記第1及び第2通信手段を用いて前記第1及び第2従制御手段のそれぞれと通信し、前記第1及び第2従制御手段のそれぞれの識別情報を取得し、
    前記第1及び第2従制御手段のそれぞれの識別情報に基づき、前記第1及び第2周波数を設定することを特徴とする請求項1乃至4のいずれか1項に記載の通信制御装置。
  6. 前記設定手段は、
    前記第1及び第2通信手段を用いて前記第1及び第2従制御手段のそれぞれと通信し、前記第1及び第2従制御手段のそれぞれの通信データ量を示すデータを取得し、
    前記第1及び第2従制御手段のそれぞれの通信データ量を示すデータに基づき、前記第1及び第2周波数を設定することを特徴とする請求項1乃至3のいずれか1項に記載の通信制御装置。
  7. 前記設定手段は、通信データ量が多い従制御手段に対して高い周波数を設定することを請求項6記載の通信制御装置。
JP2008159156A 2008-06-18 2008-06-18 通信制御装置 Expired - Fee Related JP5224924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008159156A JP5224924B2 (ja) 2008-06-18 2008-06-18 通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008159156A JP5224924B2 (ja) 2008-06-18 2008-06-18 通信制御装置

Publications (3)

Publication Number Publication Date
JP2010004123A JP2010004123A (ja) 2010-01-07
JP2010004123A5 JP2010004123A5 (ja) 2011-08-04
JP5224924B2 true JP5224924B2 (ja) 2013-07-03

Family

ID=41585504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008159156A Expired - Fee Related JP5224924B2 (ja) 2008-06-18 2008-06-18 通信制御装置

Country Status (1)

Country Link
JP (1) JP5224924B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57183154A (en) * 1981-05-06 1982-11-11 Toshiba Corp Multispeed transmission system
JPH02308356A (ja) * 1989-05-24 1990-12-21 Nec Corp 並列処理装置
JP3323719B2 (ja) * 1995-12-14 2002-09-09 富士通株式会社 スター型通信装置
JP4266477B2 (ja) * 2000-02-25 2009-05-20 キヤノン株式会社 情報処理装置及びその制御方法
JP2001320390A (ja) * 2000-05-11 2001-11-16 Matsushita Electric Ind Co Ltd シリアルバス制御装置及び制御方法
JP2006106331A (ja) * 2004-10-05 2006-04-20 Sharp Corp 負荷駆動装置およびそれを備えてなるled表示装置
JP2006293138A (ja) * 2005-04-13 2006-10-26 Canon Inc 画像形成装置
JP5408844B2 (ja) * 2006-07-04 2014-02-05 キヤノン株式会社 バスシステム

Also Published As

Publication number Publication date
JP2010004123A (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
US9141890B2 (en) Data processing apparatus, data processing method, data processing program for implementing the method, and image processing apparatus
JP2013203003A (ja) プリンタ
JP4550059B2 (ja) 無線タグ読取システム、無線タグ読取装置および無線タグ
JP5224924B2 (ja) 通信制御装置
JP5245561B2 (ja) 画像処理装置および省エネ復帰方法
JP6013440B2 (ja) マルチチップシステムにおける各チップ間のクロック信号の位相差補償方法及び装置
JP4933393B2 (ja) 通信装置及びその通信方法
JP5209096B2 (ja) リモートアクセスシステム、電子機器およびリモートアクセス処理方法
JP2004064616A (ja) ボーレート設定方法、ボーレート設定プログラム、可読記録媒体、通信システムおよび通信方法
EP1936924A1 (en) Method of setting up port of network printing device automatically and network printing device thereof
US8803714B2 (en) Transmitting device and receiving device
JP5683142B2 (ja) 情報処理装置又は情報処理方法
JP2009112006A (ja) 重複信号を用いたコグニティブ無線通信装置およびその方法
US20070134961A1 (en) Apparatus and method for interfacing XFP optical transceiver with 300-pin MSA optical transponder
JP2005512439A (ja) クロックドインターフェイスを有するシステム
KR102261924B1 (ko) 멀티 홉 릴레이 협력 통신 네트워크에서 데이터 수신 노드 장치와의 통신을 수행하기 위한 통신 스케줄링 방식을 결정할 수 있는 데이터 전송 노드 장치 및 그 동작 방법
US20250227635A1 (en) Phase offset compensation device and method
JP2011151609A (ja) スペクトラム拡散方式のクロック伝達システム
JP6131670B2 (ja) 無線基地局、無線制御装置、無線装置、及び、遅延量測定方法
JP5049807B2 (ja) ネットワーク上にあるサービスを実行する方法及びフロー処理装置
JP5458193B2 (ja) 電子機器およびリモートアクセス処理方法
JP2003110565A (ja) 通信システム、送信装置、通信方法、通信プログラム、および通信プログラムを記録したコンピュータ読取可能な記録媒体
JP2005217653A (ja) 電子機器
JP4047059B2 (ja) 情報処理装置及び印刷制御方法
KR20240044310A (ko) 위상 옵셋 보상 장치 및 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees