JP5213400B2 - 配線基板、ピン付き配線基板及びそれらの製造方法 - Google Patents

配線基板、ピン付き配線基板及びそれらの製造方法 Download PDF

Info

Publication number
JP5213400B2
JP5213400B2 JP2007242392A JP2007242392A JP5213400B2 JP 5213400 B2 JP5213400 B2 JP 5213400B2 JP 2007242392 A JP2007242392 A JP 2007242392A JP 2007242392 A JP2007242392 A JP 2007242392A JP 5213400 B2 JP5213400 B2 JP 5213400B2
Authority
JP
Japan
Prior art keywords
wiring board
external terminal
plating
solder
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007242392A
Other languages
English (en)
Other versions
JP2009076564A (ja
JP2009076564A5 (ja
Inventor
泰志 横田
章夫 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007242392A priority Critical patent/JP5213400B2/ja
Publication of JP2009076564A publication Critical patent/JP2009076564A/ja
Publication of JP2009076564A5 publication Critical patent/JP2009076564A5/ja
Application granted granted Critical
Publication of JP5213400B2 publication Critical patent/JP5213400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、配線基板、ピン付き配線基板及びそれらの製造方法に関し、特に、外部端子接合部にピンが半田接合されることにより、外部接続端子を形成することができる配線基板、ピン付き配線基板及びそれらの製造方法に関する。
従来から、表面に形成された外部端子接合用パッドにピンを半田接合し、当該ピンが外部接続端子を構成する配線基板であって、外部端子接合用パッドの表面を平坦に構成したものが知られている。このような配線基板は、例えば、半導体パッケージに用いられる。
図17は、従来の外部端子接合用パッド120を備える配線基板110の外部接続端子面の断面構成を示した図である。図17は、従来の外部端子接合用パッド120に、半田90によりピン100が接合された状態を示している。
図17において、配線基板110の内部には配線構造部180が形成され、表面には外部端子接合用パッド120が形成され、外部端子接合用パッド120の周囲を、ソルダレジスト170が覆っている。そして、外部端子接合用パッド120には、外部接続端子となるピン100が半田90により半田接合されている。外部端子接合用パッド120及びピン100のヘッド部101の双方とも、表面は平坦に構成されている。このように、平坦な外部端子接合用パッド120上に、半田接合によりピン100を付けることにより、ピン100が外部接続端子を構成し、外部接続端子をマザーボードに設けられたソケット等に挿入することにより、配線基板110の配線構造部180と外部回路との電気的接続を行うことができる。
また、かかるピン付き配線基板において、ピンのヘッド部101の形状を球面等の凸状にするとともに、半田の量を加減し、半田の濡れ広がり端が、ピンのヘッド部101を覆い、かつ反対側にあるピンの軸の部分にまで達しない位置に存在するようにし、半田接合力を高めつつ、ソケットへのピンの挿入時に、ピンが奥まで挿入されることを半田で妨げることの無いようにした技術が知られている(例えば、特許文献1参照)。
特開2001−217341号公報
しかしながら、上述の図17に示した従来技術の構成では、半田90内部にボイドが発生したときに、ピン100を半田接合する熱処理(リフロー)の際にも、ボイドが半田90内部に留まってしまうという問題があった。
図18は、従来のピン付き配線基板110の外部接続端子面の断面構成を示した図である。図18(a)は、従来の外部端子接合用パッド120に、半田90によりピン100が接合されており、半田90の中に空隙(ボイド)95が含まれている状態における配線基板110の断面構成図である。このように、外部端子接合用パッド120及びピン100のヘッド部101の双方が平坦であると、半田90にボイドが発生した場合、ピン100を接合する半田接合の際の熱処理(リフロー)においても、半田90はそのままピン100により上から軽く押さえられるだけなので、半田90の内部にボイドが残ってしまう。半田90の内部にボイドが残ると、ピン100の半田90による接合力が低下するという問題を生ずる。
図18(b)は、配線基板110の半導体素子搭載面に、IC等の半導体素子を搭載した後の、ピン100と外部端子接合用パッド120の状態を示した配線基板110の断面構成図である。図18(b)において、ピン100の先端が傾いており、本来のピン100のあるべき位置を維持できなくなってしまっている。これは、半導体素子搭載の際に、熱処理されて加熱されるため、半田90が再度溶融し、半田内部のボイドが移動してしまうためである。このように、従来の配線基板110のように、平坦な面で挟まれて半田接合が行われた場合には、半田内部にボイドが残り易く、かかるボイドは、半田接合力を低下させるとともに、再度の加熱時にピン100の位置を狂わせるという問題があった。
また、上述の特許文献1に記載の構成では、ボイドの滞留を防ぎ易くなるが、ピンのヘッド部101の形状を適切に加工する必要があり、ピン加工の費用を要することと、半田接合の際に、半田の量を適切に調整しないと、接合力が低下するか、又はピンのソケットへの挿入に悪影響を及ぼすため、ピン付け工程が複雑になるという問題があった。
そこで、本発明は、ピンを半田接合する際のボイドの滞留を防ぐととともに、半田接合力を向上させ、しかも複雑なピンの加工やピン付け工程を要しない配線基板、ピン付き配線基板及びそれらの製造方法を提供することを目的とする。
上記目的を達成するため、第1の発明に係る配線基板は、表面に外部端子接合用パッドを有し、該外部端子接合用パッドにピン又は半田ボールが半田接合されて外部接続端子が形成される配線基板であって、
前記外部端子接合用パッドは、中央部が突出した立体形状であり、前記立体形状は、端部から滑らかに中央部に突出した球面状の曲面形状であり、めっきのみにより形成されていることを特徴とする。
これにより、外部接続端子の半田接合力を向上させるとともに、ピン付けの際に半田内部にボイドが滞留するのを防ぐことができる。
の発明は、第1の発明に係る配線基板において、
前記外部端子接合用パッドは、絶縁層上に形成され、周囲がソルダレジストで囲まれていることを特徴とする。
これにより、部端子接合用パッドの外部接続端子との半田接合力を向上させるとともに、ピン付けの際に、半田内部にボイドが滞留するのを防ぐことができる。
の発明は、第1の発明に係る配線基板において、
前記外部端子接合用パッドは、絶縁層上に形成され、表面が絶縁層から露出されていることを特徴とする。
これにより、ソルダレジストを形成しない態様の外部端子用接合用パッドを有する配線基板においても、外部接続端子との半田接合力を向上させるとともに、ピン付けの際に半田内部にボイドが滞留するのを防ぐことができる。
の発明は、第1〜のいずれか一つの発明に係る配線基板において、
樹脂からなる絶縁層と、めっきからなる配線層を有することを特徴とする。
の発明は、第1〜のいずれか一つの発明に係る配線基板を有し、
外部端子接合用パッドに、ピンが半田接合された外部接続端子を有することを特徴とするピン付き配線基板。
これにより、ピンと外部端子接合用パッドとの半田接合力を高めることができ、半導体素子搭載の際にも、ピンの位置を維持することができる。
の発明に係る配線基板の製造方法は、中央部が突出した立体形状の外部端子接合用パッドを有する配線基板の製造方法であって、
金属からなる支持体に、レジストをパターンニングするレジストパターンニング工程と、
エッチングを行い、前記レジストに覆われていない部分の前記支持体に窪みを形成するエッチング工程と、
電解めっきにより前記窪みをめっきで充填して前記外部端子接合用パッドを形成する外部端子接合用パッド形成工程と、
前記外部端子接合用パッドを形成する外部端子接合用パッド形成工程と、
前記レジストを除去するレジスト除去工程と、
前記外部端子接合用パッドが形成された前記支持体の表面に、絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に、前記外部端子接合用パッドと接続する配線層を形成する配線層形成工程と、
前記支持体を、エッチングにより除去する支持体除去工程と、を含むことを特徴とする。
これにより、コアレス基板においても、半田接合力が高く、ピン付けの際にも半田内部にボイドの滞留が少ない配線基板を製造することができる。
の発明は、第の発明に係る配線基板の製造方法において、
前記レジストパターニング工程は、円形状の開口の中に、円環状のパターンを有するめっきレジストを用いて行われ、
前記エッチング工程における窪みの形状は、中央部と周辺部で段差のある形状であることを特徴とする。
これにより、コアレス基板において、より接合力が高く、ピンを半田接合する際に半田内部にボイドの滞留が少ない配線基板を製造することができる。
の発明は、第またはの発明に係る配線基板の製造方法において、
前記絶縁層は樹脂からなり、前記配線層はめっきからなることを特徴とする。
の発明に係るピン付き配線基板の製造方法は、第のいずれか一つの発明に係る配線基板の製造方法を実行し、
外部端子接合用パッドに、半田接合によりピンを付けて、外部接続端子を形成することを特徴とする。

これにより、半田接合力が高く、ピンと外部端子接合用パッドの間にボイドの滞留が少なく、半導体素子搭載時にもピンの位置が狂わないピン付き配線基板を製造することができる。
本発明によれば、外部接続端子と外部端子接合部の間の半田接合力を高めるとともに、外部接続端子を外部端子接合部に半田接合する際に、半田内に残留するボイドの量を減少させることができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
図1は、本発明を適用した実施例1に係る配線基板10及びピン付き配線基板15の外部接続端子面の断面構成を示した図である。図1(a)は、半田内部にボイドが形成されていない状態の断面構成を示した図である。図1(a)において、実施例1に係る配線基板10は、配線基板内部に配線構造部80を有し、表面には、外部端子接合部20が形成されている。外部端子接合部20は、例えば、平面形状が円形のパッド状の外部端子接合用パッドであり、その端部は、周囲及び上方からソルダレジスト70により覆われ、ソルダレジスト70に覆われていない部分が表面に露出した構造となっている。外部端子接合部20の表面上方には、ピン100が半田90により接合されている。ピン100のヘッド部101は、平坦な円柱状の形状となっており、外部端子接合部20に半田接合されている。また、ピン100は、配線基板10の外部接続端子を構成し、例えば、ピン100の軸部102がマザーボード側に設けられたソケットに挿入されることにより、配線基板10の配線構造部80との電気的接続がなされる。
図1(a)において、本実施例に係る配線基板10の外部端子接合部20は、中央部が突出した凸形状をしている。その立体形状は、球の一部を構成する球面状の曲面形状であり、端部から中央部にかけて、滑らかかつ緩やかに、次第に高く隆起した形状となっている。
図1(b)は、図1(a)と同様の断面構成を有する本実施例に係る配線基板10において、右側のピン100と外部端子接合部20との間の半田90の内部に、ボイド95が発生した状態を示している。
図1(b)に示すように、ボイド95が半田90の内部に発生しても、外部端子接合部20は中央部が突出しており、中央部のピン100と外部端子接合部20との間隔が狭くなっているので、熱処理の際、ボイド95は中央部から端部に押しやられ、端部の方へと移動する。そして、ボイド95は半田90の端部から外部へと逃げ、向かって左側のピン100と外部端子接合部20との接合部のように、半田90の内部にボイド95が残留しないピン付き配線基板となる。接合部の半田90がボイド95を含まなければ、配線基板10の反対側に形成された半導体素子搭載面(図示せず)に半導体素子が搭載され、再度配線基板10が熱処理されても、ボイド95の移動は発生しないので、ピン100の位置は変動せず維持される。また、ボイド95が半田90の内部に存在しなければ、接合部が半田90により完全に満たされるので、外部端子接合部20とピン100の接合力が向上する。更に、外部端子接合部20の表面は、曲面となっており、これが平面に構成されている状態よりも表面積が大きくなっているので、接合面積が増加し、その点からも接合力向上に寄与している。
このように、外部端子接合部20を、中央部が突出した凸形状とすることにより、ピン100のヘッド部101が平坦な形状であっても、接合部の半田90内部へのボイドの残留を防ぎ、接合力が高く、半導体素子搭載時に再度熱処理が行われても、ピン100の移動が発生しない配線基板10及びピン付き配線基板15とすることができる。
図2は、実施例1に係る配線基板10について、外部接続端子に、ピン100の代わりに半田ボール105を適用した状態を示す配線基板10の外部接続端子搭載面の断面構成図である。
図2において、ピン100の代わりに半田ボール105が適用されているが、かかる態様にも、配線基板10を適用することができる。この場合には、半田ボール105を搭載する段階で、半田ボール105の内部に含まれるボイドを追い出して放出することはできないが、外部端子接合部20の表面積は、従来の平面の状態よりも増加しているので、半田接合力を高めることができるという効果を得ることができる。また、半田ボール105に外部回路(マザーボード等)を接続する場合には、熱処理をやはり行うので、接続対象となる外部回路の接続端子が平坦な形状をしていれば、半田ボール105内部に発生したボイドを放出し、半田接合力を高めるという効果を得ることができる。
なお、図1及び図2において、ソルダレジスト70の開口は、外部端子接合部20の端部を側方及び上方から覆うように形成されているが、外部端子接合部20を完全に露出する形状に設けられていてもよい。
図3は、実施例1に係る配線基板10が、多層配線構造の半導体パッケージに形成された場合の一例を示した断面構成図である。図3において、配線基板10は、3層配線構造で形成されており、コアレスのビルドアップ配線基板として構成されている。本実施例に係る配線基板10は、このような、コアレスのビルドアップ配線基板に適用してもよい。
図3(a)は、何も搭載されていない状態の本実施例に係る配線基板10の断面構成図である。図3(a)において、配線基板10の半導体素子搭載面には第1層目絶縁層50が形成され、第1層目絶縁層50の表面には、半導体素子搭載用の端子パッド24が形成されている。また、端子パッド24の表面には、半田接合を行うための半田(プリソルダ)91が形成されている。そして、絶縁層50の一部にビア穴55が形成され、更にその上にビア穴55を金属で埋め込んだ第1層目配線層60が形成されている。第1層目配線層60の上には、第2層目絶縁層51が形成され、第2層目絶縁層51の一部には、ビア穴56が形成されている。そして、ビア穴56を充填した第2層目配線層61が形成され、更に第2層目配線層61を覆うように、第3層目絶縁層52が積層形成されている。第3層目絶縁層52の一部にも、ビア穴57が形成され、このビア穴57を充填するように、第3層目配線層62が形成されている。そして、第3層目配線層62の平坦なパッド状の部分が露出するように、開口を有するソルダレジスト70で覆われている。ソルダレジスト70の開口部分の第3層目配線層62は、外部端子接合部20を形成し、これが、中央部が隆起した球面状の形状に形成される。外部端子接合部20の表面には、外部接続端子を構成するピン100のヘッド部101が、半田90により半田接合されている。外部端子接合部20の中央部が突出した形状により、図1において説明したように、半田90の内部のボイド95は外側に追い出され、半田接合力が向上する。
このように、実施例1に係る球面状の曲面形状を有する外部端子接合部20は、配線層62の、絶縁層52上に形成された平坦なパッド状の部分に形成されてもよい。
なお、外部端子接合部20の表面には、ニッケルめっき層と金めっき層を積層し、金めっき層が表面となるように構成した表面めっき層を設けることが好ましい。かかる表面めっき層を外部端子接合部20の表面に設けることにより、外部端子接合部20の半田の濡れ性が向上し、ピン100や図2において説明した半田ボール105の半田付け強度を向上させることができる。
図3(b)は、実施例1に係る配線基板10の半導体素子搭載面に、半導体素子115を搭載した例を示した断面構成図である。図3(b)において、半導体素子115の端子電極(図示せず)には、バンプ116が形成され、半田(プリソルダ)91上に搭載されて接合されている。また、半導体素子115と端子パッド24との接合部は、アンダーフィル樹脂130により封止されている。
かかる半導体素子115を配線基板10に搭載するときには、半田91による半田接合のために熱処理がなされるが、かかる熱処理があっても、反対面の外部端子接合部20とピン100を接合している半田90は、ボイド95が除去されているので、ピン100の位置が移動することがなく、ピン100の位置ずれは生じない
次に、図4A及び図4Bを用いて、実施例1に係る配線基板10の製造方法について説明する。図4A及び図4Bは、実施例1に係る配線基板10の製造方法の工程図である。
図4Aは、実施例1に係る配線基板10に、中央部が突出した形状の外部端子接合部20を形成するまでの製造工程の例を示した図である。
図4A(a)は、絶縁層52上にシード層21が形成された状態を示した図である。まず、絶縁層52上に、外部端子接合部20を形成する前提となる配線層を形成するため、絶縁層52上全体を導体膜であるシード層21で覆う。シード層21の形成は、例えば、無電解銅めっきによりなされてよい。
なお、図4においては、理解の容易のために図3の第3層目絶縁層52と同一の参照符号を付して説明するが、単層配線構造や更に多層の多層配線構造の場合であっても、以下の説明は同様に適用できる。
図4A(b)は、シード層21上に、めっきレジスト40をパターニングしたレジストパターニング工程を示す図である。めっきレジスト40で覆われていない開口部41に、配線層が形成されることになる。
図4A(c)は、配線層62を電解めっきにより形成する配線層形成工程を示した図である。シード層21から給電し、めっきレジスト40で覆われていない部分に、例えば、電解銅めっきにより配線層を形成する。
図4A(d)は、めっきレジスト40を除去するレジスト除去工程を示した図である。図4A(c)の配線層形成工程により、所望の配線層62が形成されたので、不要となっためっきレジスト40を除去する。
図4A(e)は、外部端子接合部20を形成するためのめっきレジスト形成工程を示した図である。配線層62上に、所望の外部端子接合部20を形成するため、開口部41を有するめっきレジスト40を配線層62上に形成する。
図4A(f)は、配線層62上にめっきを施し、中央部が突出するように外部端子接合部20を形成するめっき工程を示す図である。図4(f)において、中央部が突出するようにめっきを行うためには、添加剤やめっき条件を工夫して、中央部が突出するようなめっきプロセスを行う必要があるが、例えば、一例として以下のように、めっき促進剤を用いたプロセスにより、中央が突出するめっき工程を実行してもよい。
まず、配線基板10を、めっき促進剤が添加された水溶液中に浸漬し、配線層62上にめっき促進剤を付着させる。めっき促進剤としては、3-メルカプト-1-プロパンスルホン酸ナトリウムもしくは2-メルカプトエタンスルホン酸ナトリウム等の、一般式
Figure 0005213400
で表される硫黄化合物、もしくはビス-(3-スルフォプロピル)-ジスルファイドジソディウム等の、一般式
Figure 0005213400
で表される硫黄化合物を用いることができる。
これらめっき促進剤は、ブライトナー(光沢剤)と呼ばれる銅めっき液に添加する添加物の一種でもある。めっき促進剤が被めっき物表面に付着すると、抵抗値が低下し、電流が集中してめっきが促進されると考えられる。上記めっき促進剤を1種、もしくは2種以上を混合して用いる。このめっき促進剤の水溶液の濃度は特に限定されないが、数ppm〜数%の濃度で用いることができる。また、水溶液にかびなどが繁殖しないように、硫酸、硫酸銅などの酸性成分を添加するようにしてもよい。
めっき促進剤溶液は常温で用い、配線基板10の浸漬時間はめっき促進剤溶液の濃度にもよるが、概ね5分〜15分程度と比較的長時間浸漬し、開口部41内の配線層62へ十分にめっき促進剤溶液が進入するようにするとよい。まためっき促進剤溶液を攪拌するか、配線基板10を揺動させるようにするとよい。なお、めっき促進剤溶液の配線基板10への濡れ性を向上させるため、配線基板10をあらかじめ界面活性剤溶液等の前処理液に浸漬するとよい。浸漬後、配線基板10を適宜水洗する。水洗してもめっき促進剤が落ちてしまうことはない。
次に、開口部41内の配線層62上に、シード層21から給電して電解銅めっきを施し、中央部を突出させる電解銅めっき工程を行う。銅めっき液の組成の一例を下記に示す。
硫酸銅 120g/l硫酸 190g/l塩素イオン 50ppm添加剤 40ml/l添加剤の組成の一例を下記に示す。
PEG4000 180g/l(ポリエチレングリコール)
PPG425 72g/l(ポリプロピレングリコール)
添加剤としてこのようなポリマー成分を添加するとよい。
例えば、このような銅めっき液を用いて、常温、1.1〜1.2A/dmの電流密度で、100分間のめっき条件で電解めっきを施すと、図4A(f)に示すような、中央部が球面状になだらかに突出した立体形状とすることができる。
なお、上記銅めっき液には、めっき促進剤が混入されていない。銅めっき液の組成は上記に限定されるものではない。上記のように、めっき促進剤溶液に配線基板10を浸漬した後、開口部41内を除く絶縁層表面に付着しためっき促進剤を剥離して電解銅めっきを行うことによって、開口部41内に電流が集中し、その結果、特に中央部に強く電流が流れて端部と電流に差が生じ、開口部41内の中央部を、電解銅めっきで突出させる。
このように、例えば、めっき促進剤を用いて、中央部が突出するように電解めっきを行い、球面状に中央部が突出した外部端子接合部20を形成することができる。
図4Bは、外部端子接合部20形成後、外部接続端子であるピン100を接合するまでの実施例1に係る配線基板10の製造工程の例を示した図である。
図4B(a)は、外部端子接合部20の表面に表面めっき層27を形成する表面めっき層形成工程である。表面めっき層27は、例えばニッケルめっき層26と金めっき層25からなり、金めっき層25が表面側に露出した積層構造であってもよい。かかる表面めっき層27を設けることにより、外部端子接合部20の濡れ性を向上させ、ピン100の半田接合強度を向上させることができる。表面めっき層形成工程は、シード層21から給電し、最初に電解ニッケルめっきを施し、次いで電解金めっきを施すことにより実行される。
図4B(b)は、めっきレジスト40を除去するめっきレジスト除去工程を示した図である。図4A(f)の外部端子接合部20の中央を突出させる電解めっきと、図4B(a)の表面めっき層形成工程が終了し、外部端子接合部20に施すめっき処理は終了したので、不要になっためっきレジスト40を除去する。
図4B(c)は、シード層21を除去するシード層除去工程を示した図である。シード層除去工程では、めっき処理は総て終了したので、配線層62から露出する不要なシード層21をエッチングにより除去する。
図4B(d)は、ソルダレジスト70を形成するソルダレジスト形成工程を示した図であり、本実施例に係る配線基板10が完成した状態の断面構成図である。図4B(c)のシード層除去工程の後、ソルダレジスト70をパターニングする。これにより、外部端子接合部20は完成し、本実施例に係る配線基板10が完成する。
図4B(e)は、本実施例に係る配線基板10にピン付けを行い、ピン付き配線基板15を製造するピン付け工程を示した図である。ピン100のヘッド部101を外部端子接合部20に接合するのに、接合剤として半田90が用いられている。つまり、外部端子接合部20に半田ペーストを設け、ピン100を半田付けすることにより接合されている。外部端子接合部20の中央部は突出しているので、ボイド95が半田90内に生じても、熱処理で半田90が溶融し、ピン100が付着する際に、ボイド95が外に放出され、ボイドの少ない半田接合を行うことができる。また、ピン100のヘッド部101は、一般的に多く用いられる平坦な形状でよく、半田量の微妙な調整も必要とされない。
次に、本発明を適用した実施例2に係る配線基板10a及びピン付き配線基板15aについて説明する。図5は、実施例2に係る配線基板10a及びピン付き配線基板15aの外部端子接続面の断面構成図である。
図5(a)は、接合部の半田90にボイドが生じていない状態の実施例2に係る配線基板10a及びピン付き配線基板15aの外部端子接続面の断面構成図を示している。図5(a)において、実施例2に係る配線基板10aは、基板内部に配線構造部80を有し、表面には、外部端子接合部20aが形成されている。外部端子接合部20の端部は、周囲及び上方からソルダレジスト70により覆われ、ソルダレジスト70に覆われていない部分が表面に露出した構造となっている。外部端子接合部20の表面上方には、ピン100が半田90により接合されている。ピン100のヘッド部101は、平坦な円柱状の形状となっており、外部端子接合部20aに半田接合されている。また、ピン100は、配線基板10の外部接続端子を構成し、例えば、外部接続端子がマザーボード側に設けられたソケットに挿入されることにより、配線基板10の配線構造部80との電気的接続がなされる。
図5(a)において、本実施例に係る配線基板10aの外部端子接合部20aは、端部が平坦で、中央部が段差を有して突出した凸形状をしている点で、実施例1に係る配線基板10の外部端子接合部20とは異なっている。
図5(b)は、接合部の半田90にボイド95を生じた状態の実施例2に係る配線基板10a及びピン付き配線基板15aの外部端子接続面の断面構成図を示している。図5(a)において、外部端子接合部20aは、中央部のみが突出しているが、ピン100との間隔が中央部の方が端部よりも狭くなっているため、ピン100を半田接合する際には、実施例1と同様に、やはりボイド95は中央部から外側へ追い出されている。
このように、実施例2に係る配線基板10aのように、必ずしも外部端子接合部20aの全体を突出した形状とせず、中央部のみを突出させた形状としても、ボイド95の半田90内部への滞留を防ぐことができ、半導体素子搭載の際にピン100の位置が移動しない配線基板10a及びピン付き配線基板15aとすることができる。なお、実施例2に係る配線基板10aにおいても、中央部が突出したことにより表面積は増加しているので、半田接合力も向上させることができる。
図6は、外部接続端子をピン100ではなく、半田ボール105とした場合の実施例2に係る配線基板10aの外部端子接続面の断面構成図である。実施例1と同様に、外部接続端子を半田ボールとしても、外部端子接合部20aの表面積は増加しているので、やはり半田接合力は強化されている。また、接続する外部回路(マザーボード等)の端子が平坦な場合には、その接合の熱処理の際にボイド95を外部に追い出すことができ、半田接合力を高めることができる。
なお、図5及び図6において、ソルダレジスト70の開口は、外部端子接合部20aの端部を側方及び上方から覆うように形成されているが、外部端子接合部20を完全に露出する形状に設けられていてもよい。
図7は、本実施例に係る配線基板10aを、多層配線構造の半導体パッケージにした場合の断面構成図である。実施例1の図3に示した配線基板10と同様に、配線基板10aは、3層配線構造で形成されており、コアレスのビルドアップ配線基板として構成されている。実施例2に係る配線基板10aも、このような、コアレスのビルドアップ配線基板に適用してもよい。
図7(a)は、何も搭載されていない状態の本実施例に係る配線基板10aの断面構成図である。図7(a)において、配線基板10aの半導体素子搭載面には、第1層目絶縁層50aが形成され、第1層目絶縁層50aの表面には、半導体素子搭載用の端子パッド24が形成されている。また、端子パッド24の表面には、半田接合を行うための半田(プリソルダ)91が形成されている。そして、実施例1と同様に、第1層目絶縁層50aにはビア穴55aが形成され、第1層目配線層60a、第2層目絶縁層51a、ビア穴56a、第2層目配線層61aが順に積層されて構成されている。そして更にその上に、第3層絶縁層52a、ビア穴57a、第3層目配線層62aが形成され、第3層目配線層62aの周囲をソルダレジスト70が覆い、開口部に中央部が突出した外部端子接合部20aが形成されている。
実施例1の図3においては、外部端子接合部20aは、配線層62のパッド状の平坦な部分に形成されていたが、図7(a)に係る配線基板10aにおいては、ビア穴57aの上部に形成された配線部分、つまりビアフィル配線部に形成されている点で異なっている。このように、外部端子接合部20aは、配線層のパッド状の部分だけでなく、ビア穴57aの上部のビアフィル配線部に形成するようにしてもよい。
また、実施例1と同様に、外部端子接合部20aの表面には、外部接続端子を構成するピン100のヘッド部101が、半田90により半田接合されている。実施例2においても、外部端子接合部20の中央部が突出した形状により、半田90の内部のボイド95は外側に追い出され、半田接合力が向上する。
なお、実施例2の配線基板においても、実施例1の図3に示したように、配線層62aのパッド状の平坦部に形成してもよいことは言うまでもない。
また、実施例1と同様に、外部端子接合部20aの表面には、ニッケルめっき層と金めっき層を積層し、金めっき層が表面となるように構成した表面めっき層を設けることが好ましい。かかる表面めっき層を外部端子接合部20の表面に設けることにより、外部端子接合部20aの半田の濡れ性が向上し、ピン100や図6において説明した半田ボール105の半田付け強度を向上させることができる。
図7(b)は、実施例2に係る配線基板10aの半導体素子搭載面に、半導体素子115を搭載した例を示した断面構成図である。図7(b)においても、半導体素子115の端子電極(図示せず)には、バンプ116が形成され、半田(プリソルダ)91上に搭載されて接合されている。また、半導体素子115と端子パッド24との接合部は、アンダーフィル樹脂130により封止されている。
実施例2においても、半導体素子115を配線基板10に搭載する際に熱処理がなされるが、かかる熱処理があっても、反対面の外部端子接合部20aとピン100を接合している半田90は、ボイド95が除去されているので、ピン100の位置が移動することがなく、ピン100の位置ずれは生じない。
次に、図8A及び図8Bを用いて、実施例2に係る配線基板10aの製造方法について説明する。図8A及び図8Bは、実施例2に係る配線基板10aの製造工程を示した図である。
図8Aは、実施例2に係る配線基板10aに、中央部が突出した外部端子接合部20aを形成するまでの製造工程を示した図である。
図8A(a)は、第2配線層61a上の第3層目絶縁層52aにビア穴57aが形成された状態で、シード層21を形成した状態を示した図である。このように、ビア穴57aに配線用金属を埋め込むためには、電解めっきを行うための種となる導体膜が必要であるので、無電解銅めっきにより、絶縁層52a上全体にシード層21をまず形成する。
なお、図8A(a)において、理解の容易のため、図7と整合を取って第3層目の絶縁層52a上に外部端子接合部20aを形成する例について説明するが、所望の層構造の配線に適用できることは言うまでも無い。
図8A(b)は、実施例1の図4において説明したように、めっき促進剤22の水溶液に配線基板10aを浸漬し、シード層21上にめっき促進剤22を付着させるめっき促進剤付着工程を示した図である。図8において、シード層21の全体上に、めっき促進剤22が付着されている。めっき促進剤22は、実施例1の図4において説明しためっき促進剤と同様のものが適用されてもよい。
図8A(c)は、ビア穴57a内を除く絶縁層52a表面のシード層21表面に付着しためっき促進剤22を剥離するめっき促進剤の剥離工程を示した図である。この剥離工程は、塩化第1鉄水溶液等の銅のエッチング液に配線基板10aを浸漬することで行える。配線基板10aをこのエッチング液に浸漬し、直ちに水洗するようにする。銅のエッチング液に配線基板10aを短時間浸漬した場合には、ビア穴57a内にまでエッチング液が入り込まないので、ビア穴57a内を除くシード層21上のめっき促進剤22を選択的に剥離することができる。
上記剥離工程は、シアン電解浴によるシアン電解処理によっても行うことができる。あるいは無電解銅めっき21表面に対して紫外線を斜めに照射する紫外線処理によってめっき促進剤22を分解させて剥離するようにしてもよい。紫外線を配線基板10aに対して斜めに照射することによって、紫外線がビア穴57a内に進入せず、したがって、ビア穴57a以外の部分に付着しているめっき促進剤22を選択的に剥離可能である。あるいは、絶縁層52a表面のシード層21表面を研磨する研磨処理によってもめっき促進剤22を選択的に除去できる。
図8A(d)は、無電解銅めっきにより形成したシード層21上にめっきレジストを形成するめっきレジスト形成工程を示した図である。実施例2においては、ビアフィルめっきを行うので、ビア穴57aの上部に開口41を有するめっきレジスト40を形成する。
図8A(e)は、めっきレジスト40をパターニングした後、絶縁層52a表面およびビア穴57a内のシード層21上に電解銅めっきを施してビアフィリングを行う電解めっき工程を示した図である。電解めっき工程では、シード層21から給電して電解銅めっきを施し、ビア穴57aを銅めっきで充填し、ビアと外部端子接合部20aを同時に形成する。
電解めっき工程は、実施例1の図4Aで説明した内容と同様の内容で実行されて良いが、電流密度は、実施例1よりも減少させて、例えば1A/dm程度で実行しても良い。このような条件の電解銅めっきにより、中央部を突出させる電解銅めっきが可能なことが確認されている。
図8Bは、外部端子接合部20a形成後、外部接続端子であるピン100を接合するまでの実施例2に係る配線基板10aの製造工程の例を示した図である。
図8B(a)は、外部端子接合部20の表面に表面めっき層27を形成する表面めっき層形成工程である。表面めっき層27は、例えばニッケルめっき層26と金めっき層25からなり、金めっき層25が表面側に露出した積層構造であってもよい。かかる表面めっき層27を設けることにより、外部端子接合部20の濡れ性を向上させ、ピン100の半田接合強度を向上させることができる。表面めっき層形成工程は、シード層21から給電し、最初に電解ニッケルめっきを施し、次いで電解金めっきを施すことにより実行される。
図8B(b)は、めっきレジスト40を除去するめっきレジスト除去工程を示した図である。レジスト除去工程では、図8A(e)の外部端子接合部20の中央を突出させるビアフィル電解めっきと、図8B(a)の表面めっき層形成工程が終了し、外部端子接合部20aに施すめっき処理工程は終了したので、不要になっためっきレジスト40を除去する。
図8B(c)は、シード層21を除去するシード層除去工程を示した図である。シード層除去工程では、めっき処理は総て終了したので、配線層62aから露出する不要なシード層21をエッチングにより除去する。
図8B(d)は、ソルダレジスト70を形成するソルダレジスト形成工程を示した図であり、本実施例に係る配線基板10aが完成した状態の断面構成図である。図8B(c)のシード層除去工程の後、ソルダレジスト70をパターニングする。これにより、外部端子接合部20は完成し、本実施例に係る配線基板10が完成する。
図8B(e)は、本実施例に係る配線基板10aにピン付けを行い、ピン付き配線基板15aを製造するピン付け工程を示した図である。ピン100のヘッド部101を外部端子接合部20aに接合するのに、接合剤として半田90が用いられている。この接合は、外部端子接合部20aに半田ペーストを設け、ピン100を半田付けすることにより行われる。外部端子接合部20aの中央部は突出しているので、ボイド95が半田90内に生じても、熱処理で半田90が溶融し、ピン100が接合する際に、ボイド95が外に放出され、ボイドの少ない半田接合を行うことができる。また、ピン100のヘッド部101は、一般的に多く用いられる平坦な形状でよく、半田量の微妙な調整も必要とされない。
図9は、本発明を適用した実施例3に係る配線基板10b及びピン付き配線基板15bの外部接続端子面の断面構成を示した図である。
図9において、実施例3に係る配線基板10bは、配線構造部80の上の表面に外部端子接合部20bが形成され、外部端子接合部20bの立体形状は球面状に中央部が突出した形状であり、半田90によりピン100のヘッド部101が接合され、ボイド95が外に押し出されている点で、実施例1に係る配線基板10と同様である。しかしながら、実施例2に係る配線基板10bは、外部端子接合部20bの周囲にソルダレジスト70が存在せず、外部端子接合部20bが表面に露出した構造となっている点で、実施例1に係る配線基板10と異なっている。
実施例3に係る配線基板10bは、外部端子接合部20bの立体形状は、実施例1に係る配線基板10と同様であるので、実施例1に係る配線基板10と同様の効果を奏する。つまり、接合部の半田90からボイド95を追い出して無くすことができ、接合力を高めることができるとともに、熱処理時のボイド95の移動によるピン100の位置の移動を防ぐことができる。また、表面積の増加により、半田接合力の向上を図ることもできる。
かかる効果の他、実施例3に係る配線基板10bは、コアレス基板への適用に好適な態様であり、製造工程を複雑化させることなく、容易に配線基板10bを製造することができる。以下、図10乃至図12を用いて、配線基板10bの製造方法の一例について説明する。
図10は、外部端子接合部に対応する外部端子接合用パッド20bを製造するまでの配線基板10bの製造工程の一例を示した図である。
図10(a)は、支持体30が用意された状態を示す図である。図10(a)において、支持体30は、銅等の金属板又は金属箔が用いられ、配線基板10b作製のための土台となる支持体が準備される。
図10(b)は、レジストパターニング工程を示す図であり、支持体30の上に、めっきレジスト40がパターニングされた状態を示している。外部端子接合用パッド20bを形成する位置は開口され、外部端子接合用パッド20bを形成しない位置はめっきレジストで覆うようにしてパターニングされる。本製造工程においては、めっきレジスト40は、その開口41が、例えば円形に成形されたものが用いられる。なお、めっきレジスト40は、例えば、ドライフィルムが利用されてよい。また、本レジストパターニング工程では、めっきレジスト40を使用している例を説明しているが、他のエッチング用のレジストが適用されて良いことは言うまでも無い。
図10(c)は、エッチング工程を示す図である。本実施例に係る配線基板10bの製造工程においては、パターニング工程で、めっきレジスト40が金属の支持体30上にパターニングされたら、次にすぐめっきを行うのではなく、エッチングを行う。これにより、めっきレジスト40に覆われていない部分の支持体30の表面がエッチングされ、凹状の窪み31を形成する。ここに外部端子接合用パッド20bを形成してゆくことにより、凸形状の突出した外部端子接合用パッド20bを形成することができる。その立体形状は、めっきレジスト40が、円形の開口41を有している場合には、球面状の窪み31が形成され、従って球面状の突出形状が形成されることになる。
図10(d)は、外部端子接合用パッド20b形成工程を示す図である。電解めっきにより、外部端子接合用パッド20bを形成する金属で、層状にめっきがなされる。図10(d)においては、金(Au)により金めっき層25が形成された後、ニッケル(Ni)によりニッケルめっき層26が形成され、外部端子接合用パッド20bが形成される。なお、外部端子接合用パッド20bは、更に金めっき層25とニッケルめっき層26の間にパラジウム(Pd)等がめっきされて外部端子接合用パッド20bを形成してもよいし、金のみで形成してもよい。また、ニッケルめっき層26形成後に、更に銅めっき層を形成するようにしてもよい。外部端子接合用パッド20bの構成は、用途により種々の態様が適用されてよい。
外部端子接合用パッド20bは、窪み31の形状に沿って、凹状に電解めっきがなされる。これにより、後の工程で、支持体30を除去することにより、凸状の外部端子接合用パッド20bを形成することができる。なお、図10(d)においては、窪み31の形状に沿った凹状に電解めっきがなされた例が示されているが、窪み31内を完全にめっきで充填し、外部端子接合用パッド20bを形成するようにしてもよい。
図13は、図10(d)で説明した外部端子接合用パッド20bの態様を示した図である。
図13(a)は、表面に金めっき層25が表面に形成され、ニッケルめっき層26がその下に形成された積層構造の表面めっき層27を有する外部端子接合用パッド20bが、絶縁層50b及びビア穴55b上に形成された態様を示した断面構成図である。この場合には、外部端子接合部は、絶縁層50bの突出部と、表面めっき層27から構成されることになる。図10(d)に示した製造方法は、この態様となる。
図13(b)は、表面に金めっき層25が表面に形成され、ニッケルめっき層26がその下に形成された積層構造の表面めっき層27を有する外部端子接合用パッド20bの下層に、更に銅の配線層が形成された態様を示している。図10(d)の工程において、金めっき及びニッケルめっきを実行した後、更に銅めっきを行って窪み31を充填するようにすれば、外部端子接合用パッド20bは、このような態様となる。
このように、窪み31に施すめっきの方法を変えることにより、種々の態様の外部端子接合用パッド20bを形成することができる。
次に、図10に戻り、実施例3に係る配線基板10aの製造方法の説明を継続する。
図10(e)は、めっきレジスト40除去工程を示した図である。めっきレジスト40除去工程において、外部端子接合用パッド20b形成工程により、電解めっきは終了したので、不要となっためっきレジスト40を除去する。これにより、支持体30上に、外部端子接合用パッド20bが形成されたことになる。
図11は、外部端子接合用パッド20b形成後の、配線基板10bの配線構造完成に至るまでの製造工程の一例を示した図である。
図11(a)は、絶縁層50b形成工程を示した図である。絶縁層50b形成工程では、外部端子接合用パッド20bの上に、絶縁層50bを形成する。絶縁層50は、例えば、エポキシやポリイミド等の樹脂フィルムの積層で構成されてよい。
図11(b)は、ビア穴55b形成工程を示した図である。ビア穴55b形成工程において、絶縁層50bの、外部端子接合用パッド20b上の位置に、レーザー加工により穴あけを行い、ビア穴55bを形成する。
図11(c)は、配線層60b形成工程を示した図である。配線層60b形成工程において、銅、アルミニウム等の配線用金属を、ビア穴55bに埋め込み、配線層60bを形成する。配線層60b形成工程は、例えば、無電解めっきによってのみ金属の埋め込みが行われて、配線層60bを形成してもよいし、無電解めっきと電解めっきの組合せにより金属の埋め込みが行われてもよい。無電解めっきと電解めっきの組合せにより、配線層60bを形成する場合(セミアディティブ法)には、絶縁層50bの表面全体に、まず無電解めっきにより種めっきを行い、金属薄膜(シード層21)を形成する。そして、平坦部のめっきを施したくない非めっき部分をめっきレジストで覆った後、電解めっきを行い、ビア穴55に銅等の金属を埋め込んで配線層60bを形成する。その後めっきレジストと、不要部分のシード層21とを除去すれば、図11(c)に示す配線層60bが形成される。
図11(d)は、配線基板10bの多層配線構造を形成し、更に半導体素子搭載用の端子パッド24を形成する配線構造形成工程を示した図である。
配線構造形成工程においては、図11(a)〜図11(c)で説明した、絶縁層50b上にビア穴55bを形成し、その後配線層60bを形成する工程と同様の工程を所定回数繰り返して積層し、所望の層数の多層配線基板10bを形成する。この場合には、積層絶縁層を形成する工程を積層絶縁層形成工程、積層絶縁層にビア穴を形成する工程を積層ビア穴工程、積層配線層を形成する工程を積層配線層形成工程と呼んでもよい。このように、用途に応じて、配線基板10bは、多層配線基板として構成することができる。
なお、図11(d)においては、第1層目絶縁層50b、ビア穴55b、第1層目配線層60b、第2層目絶縁層51b、ビア穴56b、第2層目配線層61b、第3層目絶縁層52b、ビア穴57b、第3層目配線層62bと順に積層構造を形成し、3層の多層配線構造を形成している。
絶縁層50b、51b、52bと配線層60b、61b、62bを積層後は、ソルダレジスト71を形成する。そしてその後、半導体素子搭載用の端子パッド24に、無電解ニッケルめっきを施し、次いで無電解金めっきを施し、表面めっき層27を形成する。なお、表面めっき層27は、更にパラジウム等を加えためっき層としてもよく、種々の態様が適用されてよい。
また、端子パッド24の形成は、図示しない開口を有するめっきレジストでパターニングされ、その後に開口に電解めっきが施されて実行されてよい。端子パッド24が形成されたら、めっきレジストが除去され、代わりにソルダレジスト70がパターニングされ、図11(d)に示すような半導体搭載面に形成される。
図12は、多層配線構造形成後、実施例3に係る配線基板10b及びピン付き配線基板15bを完成させる製造工程の例を示した図である。
図12(a)は、支持体30除去工程を示した図である。支持体30除去工程においては、エッチングにより、金属の支持体30を除去する。これにより、外部端子接合用パッド20bが表面に露出され、外部端子接合用パッド20bの露出面は、外部端子接合部を構成する。これにより、実施例3に係る配線基板10bは完成する。
このように、図10(c)で示した支持体30をエッチングするエッチング工程を加えるだけで、容易に中央部が突出した外部端子接合用パッド20bを有するコアレス配線基板10bを製造することができる。実施例3に係る配線基板10bの態様は、コアレス基板に適用するのに最適であることが分かる。
なお、本支持体除去工程の後、外部端子接合用パッド20bの形成面に、ソルダレジスト70を設けるようにしてもよい。本実施例は、種々の態様に適用可能である。
図12(b)は、完成した実施例3に係る配線基板10bに、ピン100接合及び半田(プリソルダ)91形成を行ったピン付き配線基板形成工程を示した図である。この場合には、実施例3に係る配線基板10bを半導体パッケージとした例を示している。
図12(b)において、外部端子接続面の外部端子接合用パッド20bの表面には、ピン100のヘッド部101が半田90により接合され、ピン付き配線基板15bを構成する。この接合は、外部端子接合用パッド20bに半田ペーストを設け、ピン100を半田付けすることにより行われている。一方、半導体素子搭載面の端子パッド24の表面めっき層27上には半田(プリソルダ)91が形成され、半導体素子115が搭載される準備がなされる。
図14は、多層配線構造の実施例3に係る配線基板10bを示した図である。図14において、配線基板10bは、積層配線層形成工程を経て、中央部が突出した立体形状の外部端子接合用パッド20bの上に、絶縁層50b、ビア穴55b、配線層60b、積層絶縁層51b、積層ビア穴56b、積層配線層61b、積層絶縁層52b、積層ビア穴57b及び積層配線層62bが順に下から積層されて形成され、3層の積層構造となっている。外部端子接続パッド20bには、ピン100が半田90により接合されている。そして、最も上層の配線層62上には、ソルダレジスト71が形成され、これにより、半導体素子搭載用の端子パッド24が形成されている。端子パッド24上には、金めっき層25及びニッケルめっき層26を含む表面めっき層27が形成されている。更に、表面めっき層27上には、半田91が形成されている。
配線基板10bの半導体搭載面には、半導体素子115が搭載されている。端子パッド24の表面めっき層27上の半田91により、半導体素子115の電極端子に形成されたバンプ116と半田接合がなされ、アンダーフィル樹脂130により封止されている。
配線基板10bへの半導体素子115搭載の際の熱処理においても、外部端子接合用パッド20bとピン100を接合する半田90は、ボイド95が少なくなっているため、ピン100の位置は移動せず、位置ずれを防ぐことができる。
このように、本実施例に係る配線基板10bは、多層配線構造を有する態様にも、好適に適用することができる。
なお、実施例3に係る配線基板10bにおいても、外部端子接合部20bには、半田ボール105を接合してよい。
また、図13で説明しように、実施例3に係る配線基板10bにおいても、外部端子接合部20bは、ニッケルめっき層26と金めっき層25を含み、金めっき層25を表面とする表面めっき層27を設け、外部端子接合部20bの半田90の濡れ性を向上させ、ピン100や半田ボール105との半田付け強度を向上させてよい。更に、表面めっき層27にパラジウムも含ませてもよい。
図15は、本発明を適用した実施例4に係る配線基板10c及びピン付き配線基板15cの外部端子接続面の断面構成を示した図である。
図15において、基本的構成は実施例3の図9と同様であるが、外部端子接合部に対応する外部端子接合用パッド20cが、端部と中央部で段差があり、中央部の方が端部よりも高く突出した2つの凸状部分(断面形状では3つの凸状部分)を有した立体形状である点で異なっている。
このように、外部接合用端子パッド20cは、中央部と端部で段差を設けて突出した立体形状であってもよい。中央部の突出部の方が端部の突出部よりも大幅に高くなっているので、やはり接合部の半田90のボイド95を外側に追い出し、接合力を高めるとともに、半導体素子搭載時に再度の熱処理によっても、外部端子であるピン100が移動しない配線基板10c及びピン付き配線基板15cとすることができる。
また、図15においては、突出部分が2段に増加しており、その表面積は大幅に増加しているので、表面積の増加による半田接合力は大幅に向上する。
実施例4に係る配線基板10cも、実施例3と同様にソルダレジスト70は無く、配線基板10cの表面に外部端子接合用パッド20cが露出した構造となっている。かかる配線基板10cも、コアレス基板に適用するのに最適であるので、その製造方法の一例について説明する。
図16は、実施例4に係る配線基板10cの製造方法の一例を示した製造工程図である。以下、この製造工程について説明するが、図10(b)のレジストパターニング工程及び図10(c)のエッチング工程以外は、実施例3に係る配線基板10bの製造方法と同様であるので、異なる工程についてのみ説明する。
図16(a)は、レジストパターニング工程を示した断面図である。図16(a)において、支持体30上にめっきレジスト40が、外側部分40aと、開口部41の中の円環状の部分40bにパターニングされている。
図16(b)は、図16(a)に示したレジストパターニング工程のレジストパターンを、上から見た平面図である。図16(b)において、支持体30上に、円形の開口部41を有するめっきレジスト40aがパターニングされ、更に開口部41の中に円環状のめっきレジスト40bがパターニングされている。このようなパターンのめっきレジスト40を用いることにより、実施例4に係る配線基板10cを製造することができる。
図16(c)は、エッチング工程の初期段階を示した支持体30の断面図である。図16(c)において、エッチング工程が開始されると、めっきレジスト40のパターニングされていない円形の中央部と、円環状の端部がエッチングされて窪み31aが形成される。
図16(d)は、エッチング工程が終了した段階を示した支持体30の断面図である。開口部41の内側に形成された円環状のめっきレジスト40bは、外側のめっきレジスト40aよりも幅が小さく、また、エッチングは、中央部の方が速く進む傾向があるので、中央部の方が、先にエッチングが進み、中央部と端部で段差のある窪み31が形成される。つまり、中央部の方が端部よりも深くエッチングされる。
この後、図10(d)以降の説明と同様に、この窪み31aに電解めっきを施して外部端子接合用パッド20cを形成し、その後も同様の工程を実行することにより、図15に示した実施例4に係る配線基板10c及びピン付き配線基板20cを製造することができる。
このように、実施例4に係る配線基板10cも、めっきレジスト40のパターンを変化させるだけで、製造工程自体には変更を加えることなく製造することができる。実施例3及び実施例4で示したように、本実施例に係る製造方法は、コアレス基板に適用するのに最適であり、簡素な製造工程で、接合力が高く、半導体素子搭載時の熱処理によってもピン100の位置移動のない配線基板10b、10cとすることができる。
なお、実施例4に係る配線基板10cにおいても、外部端子接合部20cには、半田ボール105を接合してよい。
また、実施例4に係る配線基板10bにおいても、外部端子接合部20cは、ニッケルめっき層26と金めっき層25を含み、金めっき層25を表面とする表面めっき層27を設け、外部端子接合部20cの半田90の濡れ性を向上させ、ピン100や半田ボール105との半田付け強度を向上させてよい。更に、表面めっき層27にパラジウムも含ませてもよい。
更に、実施例4に係る配線基板10cにおいても、外部端子接合用パッド20cの形成面に、ソルダレジスト70を設けるようにしてもよい。本実施例は、種々の態様に適用可能である。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。特に、本発明は、コアレスのビルドアップ配線基板だけではなく、一般的な銅箔付きガラスプリプロレグ基板を積層して形成した配線基板や、コア基板を有するビルドアップ配線基板にも適用可能である。
また、本発明の配線基板は、PGA(Pin Grid Array)やBGA(Ball Grid Array)の他に、LGA(Land Grid Array)にも適用することができる。この場合には、マザーボード等の外部回路の接続端子に半田バンプを設けておき、この半田バンプによる半田付けにより、本発明の配線基板の外部端子接合部を、外部回路の接続端子に接合する。従って、BGAの場合と同様の作用・効果を生じさせることができ、半田付けの際、ボイドを外側に追い出すことができる。
実施例1に係る配線基板10及びピン付き配線基板15の断面構成図である。図1(a)は、半田内部にボイドが形成されていない状態の断面構成図である。図1(b)は、半田内部に、ボイドが発生した状態を示している。 半田ボール105を適用した状態を示す配線基板10の断面構成図である。 実施例1に係る配線基板10が、多層配線構造の場合の断面構成図である。図3(a)は、何も搭載されていない状態の配線基板10の断面構成図である。図3(b)は、配線基板10に半導体素子115を搭載した状態を示した断面構成図である。 実施例1に係る配線基板10の製造方法の工程図である。図4A(a)は、絶縁層52上にシード層21が形成された状態を示した図である。図4A(b)は、レジストパターニング工程を示す図である。図4A(c)は、配線層62を電解めっきにより形成する配線層形成工程を示した図である。図4A(d)は、レジスト除去工程を示した図である。図4A(e)は、めっきレジスト形成工程を示した図である。図4A(f)は、めっき工程を示す図である。 外部端子接合部20形成後、ピン100を接合するまでの実施例1に係る配線基板10の製造工程の例を示した図である。図4B(a)は、表面めっき層形成工程である。図4B(b)は、めっきレジスト除去工程を示した図である。図4B(c)は、シード層除去工程を示した図である。図4B(d)は、ソルダレジスト形成工程を示した図である。図4B(e)は、ピン付け工程を示した図である。 実施例2に係る配線基板10a及びピン付き配線基板15aの断面構成図である。図5(a)は、接合部の半田90にボイドが生じていない状態の配線基板10a及びピン付き配線基板15aの断面構成図である。図5(b)は、接合部の半田90にボイド95を生じた状態の配線基板10a及びピン付き配線基板15aの断面構成図である。 外部接続端子を半田ボール105とした配線基板10aの断面構成図である。 実施例2に係る配線基板10aを多層配線構造にした場合の断面構成図である。図7(a)は、何も搭載されていない状態の配線基板10aの断面構成図である。図7(b)は、配線基板10aに半導体素子115を搭載した状態を示した断面構成図である。 実施例2に係る配線基板10aに、中央部が突出した外部端子接合部20aを形成するまでの製造工程を示した図である。図8A(a)は、第3層目絶縁層52aにシード層21を形成した状態を示した図である。図8A(b)は、めっき促進剤付着工程を示した図である。図8A(c)は、めっき促進剤の剥離工程を示した図である。図8A(d)は、めっきレジスト形成工程を示した図である。図8A(e)は、電解銅めっき工程を示した図である。 外部端子接合部20a形成後、ピン100を接合するまでの実施例2に係る配線基板10aの製造工程の例を示した図である。図8B(a)は、表面めっき層形成工程である。図8B(b)は、めっきレジスト除去工程を示した図である。図8B(c)は、シード層21を除去するシード層除去工程を示した図である。図8B(d)は、ソルダレジスト形成工程を示した図である。図8B(e)は、ピン付け工程を示した図である。 実施例3に係る配線基板10b及びピン付き配線基板15bの断面構成図である。 実施例3の配線基板10bの製造工程の一例を示した図である。図10(a)は、支持体30が用意された状態を示す図である。図10(b)は、レジストパターニング工程を示す図である。図10(c)は、エッチング工程を示す図である。図10(d)は、外部端子接合用パッド20b形成工程を示す図である。図10(e)は、めっきレジスト40除去工程を示した図である。 外部端子接合用パッド20b形成後の、配線基板10bの配線構造完成に至るまでの製造工程の一例を示した図である。図11(a)は、絶縁層50b形成工程を示した図である。図11(b)は、ビア穴55b形成工程を示した図である。図11(c)は、配線層60b形成工程を示した図である。図11(d)は、配線構造形成工程を示した図である。 多層配線構造形成後、実施例3に係る配線基板10b及びピン付き配線基板15bを完成させる製造工程の例を示した図である。図12(a)は、支持体30除去工程を示した図である。図12(b)は、ピン付き配線基板形成工程を示した図である。 図10(d)で説明した外部端子接合用パッド20bの態様を示した図である。図13(a)は、外部端子接合用パッド20bが、絶縁層50b及びビア穴55b上に形成された態様を示した断面構成図である。図13(b)は、外部端子接合用パッド20bの下層に、更に銅の配線層が形成された態様を示した図である。 多層配線構造の実施例3に係る配線基板10bを示した図である。 実施例4の配線基板10c及びピン付き配線基板15cの断面構成図である。 実施例4に係る配線基板10cの製造方法例を示した製造工程図である。図16(a)は、レジストパターニング工程を示した断面図である。図16(b)は、レジストパターンの平面図である。図16(c)は、エッチング工程の初期段階の支持体30の断面図である。図16(d)は、エッチング工程が終了時の支持体30の断面図である。 従来の配線基板110の外部接続端子面の断面構成を示した図である。 従来のピン付き配線基板110の断面構成を示した図である。図18(a)は、半田90の中にボイド95が含まれている状態の配線基板110の断面構成図である。図18(b)は、配線基板110の半導体素子搭載面に半導体素子を搭載した後の配線基板110の断面図である。
符号の説明
10、10a、10b、10c 配線基板
15、15a、15b、15c ピン付き配線基板
20、20a、20b、20c 外部端子接合部(外部端子接合用パッド)
21 シード層
22 めっき促進剤
24 端子パッド
25 金めっき層
26 ニッケルめっき層
27 表面めっき層
30 支持体
40、40a、40b めっきレジスト
41 開口部
50、50a、50b、51、51a、51b、52a、52b 絶縁層
55、55a、55b、56、56a、56b、57a、57b ビア穴
60、60a、60b、61、61a、61b、62a、62b 配線層
70 ソルダレジスト
80 配線構造部
90、91 半田
95 ボイド
100 ピン
101 ヘッド部
102 軸部
105 半田ボール
115 半導体素子
116 バンプ
130 アンダーフィル樹脂

Claims (9)

  1. 表面に外部端子接合用パッドを有し、該外部端子接合用パッドにピン又は半田ボールが半田接合されて外部接続端子が形成される配線基板であって、
    前記外部端子接合用パッドは、中央部が突出した立体形状であり、前記立体形状は、端部から滑らかに中央部に突出した球面状の曲面形状であり、めっきのみにより形成されていることを特徴とする配線基板。
  2. 前記外部端子接合用パッドは、絶縁層上に形成され、周囲がソルダレジストで囲まれていることを特徴とする請求項1に記載の配線基板。
  3. 前記外部端子接合用パッドは、絶縁層上に形成され、表面が絶縁層から露出されていることを特徴とする請求項1に記載の配線基板。
  4. 樹脂からなる絶縁層と、めっきからなる配線層を有することを特徴とする請求項1乃至いずれか一項に記載の配線基板。
  5. 請求項1乃至のいずれか一項に記載の配線基板を有し、
    外部端子接合用パッドに、ピンが半田接合された外部接続端子を有することを特徴とするピン付き配線基板。
  6. 中央部が突出した立体形状の外部端子接合用パッドを有する配線基板の製造方法であって、
    金属からなる支持体に、レジストをパターンニングするレジストパターンニング工程と、
    エッチングを行い、前記レジストに覆われていない部分の前記支持体に窪みを形成するエッチング工程と、
    電解めっきにより前記窪みをめっきで充填して前記外部端子接合用パッドを形成する外部端子接合用パッド形成工程と、
    前記レジストを除去するレジスト除去工程と、
    前記外部端子接合用パッドが形成された前記支持体の表面に、絶縁層を形成する絶縁層形成工程と、
    前記絶縁層上に、前記外部端子接合用パッドと接続する配線層を形成する配線層形成工程と、
    前記支持体を、エッチングにより除去する支持体除去工程と、を含むことを特徴とする配線基板の製造方法。
  7. 前記レジストパターニング工程は、円形状の開口の中に、円環状のパターンを有するめっきレジストを用いて行われ、
    前記エッチング工程における窪みの形状は、中央部と周辺部で段差のある形状であることを特徴とする請求項に記載の配線基板の製造方法。
  8. 前記絶縁層は樹脂からなり、前記配線層はめっきからなることを特徴とする請求項またはに記載の配線基板の製造方法。
  9. 請求項乃至いずれか一項に記載の配線基板の製造方法を実行し、
    外部端子接合用パッドに、半田接合によりピンを付けて、外部接続端子を形成することを特徴とするピン付き配線基板の製造方法。
JP2007242392A 2007-09-19 2007-09-19 配線基板、ピン付き配線基板及びそれらの製造方法 Active JP5213400B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007242392A JP5213400B2 (ja) 2007-09-19 2007-09-19 配線基板、ピン付き配線基板及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007242392A JP5213400B2 (ja) 2007-09-19 2007-09-19 配線基板、ピン付き配線基板及びそれらの製造方法

Publications (3)

Publication Number Publication Date
JP2009076564A JP2009076564A (ja) 2009-04-09
JP2009076564A5 JP2009076564A5 (ja) 2010-09-16
JP5213400B2 true JP5213400B2 (ja) 2013-06-19

Family

ID=40611291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007242392A Active JP5213400B2 (ja) 2007-09-19 2007-09-19 配線基板、ピン付き配線基板及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP5213400B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169793B2 (ja) * 2018-07-09 2022-11-11 日本特殊陶業株式会社 保持装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526508B2 (ja) * 1997-02-25 2004-05-17 京セラ株式会社 半導体素子収納用パッケージ
JP2000232178A (ja) * 1999-02-09 2000-08-22 Sumitomo Metal Mining Co Ltd セラミックキャリアとその製造方法
JP3653222B2 (ja) * 2000-12-26 2005-05-25 シャープ株式会社 半導体装置の実装構造および半導体装置

Also Published As

Publication number Publication date
JP2009076564A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
US8779602B2 (en) Wiring board, semiconductor apparatus and method of manufacturing them
US8146243B2 (en) Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board
US7480151B2 (en) Wiring board and method of manufacturing the same
US9179552B2 (en) Wiring board
US9699905B2 (en) Wiring board
JP2015015285A (ja) 配線基板及び配線基板の製造方法
JP2017073520A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPWO2013014838A1 (ja) 配線基板
JP2013105908A (ja) 配線基板
TWI454198B (zh) 配線基板製造方法
KR101355732B1 (ko) 배선기판 제조방법
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US20130032485A1 (en) Method of fabricating circuit board
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
KR20110040756A (ko) 프린트 배선판, 프린트 배선판의 제조 방법 및 전자 기기
JP5213400B2 (ja) 配線基板、ピン付き配線基板及びそれらの製造方法
JP3608559B2 (ja) 素子内蔵基板の製造方法
JP5775010B2 (ja) 配線基板
JP5775009B2 (ja) 配線基板
JP4984502B2 (ja) Bga型キャリア基板の製造方法及びbga型キャリア基板
JP5753521B2 (ja) 配線基板の製造方法
JP2003303859A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2004214703A (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2005183873A (ja) 配線基板及びその製造方法
JP2006013118A (ja) 可撓性回路基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130226

R150 Certificate of patent or registration of utility model

Ref document number: 5213400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3