JP3653222B2 - 半導体装置の実装構造および半導体装置 - Google Patents
半導体装置の実装構造および半導体装置 Download PDFInfo
- Publication number
- JP3653222B2 JP3653222B2 JP2000394721A JP2000394721A JP3653222B2 JP 3653222 B2 JP3653222 B2 JP 3653222B2 JP 2000394721 A JP2000394721 A JP 2000394721A JP 2000394721 A JP2000394721 A JP 2000394721A JP 3653222 B2 JP3653222 B2 JP 3653222B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonding electrode
- bonding
- electrode
- connection member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置の実装構造および半導体装置に関するものであり、特に、半導体装置と回路基板との電気的な接続が良好に行われる半導体装置の実装構造と、それに用いられる半導体装置とに関するものである。
【0002】
【従来の技術】
従来、半導体基板を回路基板に実装する手段としてはんだ付けがよく利用されている。近年では、携帯機器等の小型軽量化に対する要望から、たとえば、CSP(Chip Size Package)と称される、半導体装置の底面に回路基板との接続電極を形成する高密度の実装形態が適用されている。
【0003】
半導体装置には半導体素子が形成された半導体チップが収容されている。また、回路基板はガラスエポキシ樹脂等からなる。半導体装置の熱膨張係数とガラスエポキシ樹脂等からなる回路基板の熱膨張係数とは、その値が大きく異なっているため、半導体装置の動作時において発生する熱や外気温に起因する温度変化によって応力が発生する。
【0004】
このため、半導体装置の電極と回路基板の電極との接合部分において疲労が生じ、この部分において剥離や破壊が生じてしまい、半導体装置を回路基板に長期間電気的に接続させておくことができないという問題があった。
【0005】
このような問題点を解決するために、たとえば、特開平10−50768号公報では、半導体装置の電極部における端子との接合面に円弧状の窪みを設けて電極と端子との接合面積を拡大させることで、接合強度をより強固にする手法が採られている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記特開平10−50768号公報では次のような問題があった。半導体装置の電極部における端子との同一の接合面の投影面積(断面積)に対して、その接合面が平坦な場合と比較すると、上記公報に記載された実装構造では、接合面の面積を拡大させて接合力を向上させているだけである。このため、実装密度がさらに増大したり、接合面の投影面積がさらに小さくなる場合においても確実に接合強度を確保することができず、さらに対策を講じる必要があった。
【0007】
ここで、この問題についてさらに詳しく説明する。まず、図18に示すように、熱膨張率が大きく異なる2枚の板101、114が複数の柱109によって互いに接続されている構造を仮定する。実際の半導体装置の実装構造になぞらえると、上側の板101が半導体装置、下側の板114が回路基板、柱109が接続部材(ハンダ)にそれぞれ相当し、各板101、114と柱109との接合部分が、半導体装置に形成された電極部と接続部材との接合部分および回路基板に形成された電極部と接続部材との接合部分に相当する。
【0008】
そして、上側の板101の熱膨張率が下側の板114の熱膨張率よりも小さいと仮定し、温度が上昇した場合を想定する。この場合には、図19に示すように、矢印に示す方向に下側の板114は上側の板よりも大きく膨張する。このため、外側に位置する柱109のうち下側の板114側に位置する部分が、上側の板101側に位置する部分に比べてより大きな外側に向かって変形する力を受けることになる。
【0009】
外側に位置する柱109と上側の板101との接合部分では、図20に示すように、接合部分に作用する応力は、柱109と板101とのなす角度が鋭角になるように変形する側においては、柱109を板101から引き離す方向に作用し、鈍角になるように変形する側においては、柱109を板101に押付ける方向に作用することになる。
【0010】
特に、柱109を板101から引き離す方向に作用する応力は、接合部分の中央から端へいくにしたがい大きくなっている。このことより、接合面における接合強度が弱いと鋭角に変形する側より亀裂が伝播することになる。
【0011】
次に、図21は、上記公報に記載された構造において図20に対応する部分の応力の分布を示す。図20および図21にそれぞれ示された構造を対比すると、図21に示された構造の方が板と柱との接合部分に窪みが設けられていることで、接合面積はより大きくなる。このため、単位面積あたりの接合強度が同じであれば接合強度はより大きくなって、接合面が平坦(図19参照)な場合よりも接合強度が高くなることは明らかである。
【0012】
しかしながら、接合部分に対して応力が作用する方向を考えると、図20に示す場合と同様に、柱109と板101とのなす角度が鋭角になるように変形する側においては、柱109を板101から引き離す方向に作用し、しかも、その応力は柱の端部ほど大きくなっている。
【0013】
このため、実装密度を増大させるために接合面積を小さくする場合や、接合部分の部材の変更等により単位面積あたりの接合強度が低下するような場合には、電極と端子との接合界面に沿って亀裂が伝播し、長期間各電極を安定して回路基板に電気的に接続することが困難になった。また、回路基板側についても同様の問題が生じた。
【0014】
本発明は上記問題点を解決するためになされたものであり、一つの目的は半導体装置を長期間安定して回路基板に電気的に接続することのできる半導体装置の実装構造を提供することであり、他の目的はそのような実装構造に用いられる半導体装置を提供することである。
【0015】
【課題を解決するための手段】
本発明に係る半導体装置の実装構造は、半導体装置と、この半導体装置が搭載される基板部とを電気的に接続するための半導体装置の実装構造であって、第1の接合部材、絶縁層、スルーホール、第2の接合電極および接続部材を備えている。第1の接合電極は、半導体装置における基板部と対向する側に形成されている。絶縁層は、半導体装置における基板部と対向する側に形成されている。スルーホールは絶縁層に形成され、その底面に第1の接合電極の表面を露出する。第2の接合電極は基板部に形成されている。接続部材は第1の接合電極と第2の接合電極とに接合され、第1の接合電極と第2の接合電極とを電気的に接続する。第1の接合電極の表面は接続部材の側に向かって凸状とされている。スルーホールは、その底面が第1の接合電極の領域をはみ出ないように形成されている。接続部材には、スルーホール内に充填される部分によって柱状の接続部分が形成されている。
【0016】
この構造によれば、接続部材に柱状の接続部分が形成されていることで、温度が上昇して基板が半導体装置に比べて熱膨張する際に、接続部材において鋭角に変形する側の角度がこの柱状の接続部分において明確に特定される。これにより、この柱状の接続部分において特定される角度と凸状の第1の接合電極のすそ野の角度とに基づいて、接続部材と第1の接合電極との接合面に対して略平行になるように応力を作用させることができる。しかも、柱状の接続部分を形成するスルーホールは、その底面が第1の接合電極の領域をはみ出ないように形成されていることで、接続部材と第1の接合電極との接合面が平坦になっている部分がなくなって、第1の接合電極と接続部材とを引離すように応力が作用するのを防ぐことができる。その結果、両者の接合部分において亀裂等の破壊が生じたり亀裂が伝播するのをなくすことができる。
【0017】
第1の接合電極は、半導体装置に形成された凸状部とその凸状部を覆うように形成された導電層とを含み、凸状部の剛性は、接続部材の剛性と実質的に同じかまたはそれよりも大きいことが好ましい。
【0018】
この場合には、導電層が断線するのを防止することができる。
より具体的には、凸状部はエポキシ樹脂を含み、接続部材ははんだを含んでいることが好ましい。
【0019】
さらに、上述した第1の接合電極は、半導体装置のコーナー近傍に配置されていることが好ましい。半導体装置が実装された状態では、熱膨張係数の違いによって生じる歪(変形)は実装された略中心位置から離れたところほど大きくなる。このため、半導体装置のコーナー近傍に第1の接合電極を配置することで、亀裂が生じるのを効果的に防止することができる。
【0020】
本発明に係る半導体装置は所定の基板に実装される半導体装置であって、半導体チップ部、接合電極、絶縁層、スルーホールおよび接続部材を備えている。接合電極は半導体チップ部と電気的に接続され、基板部と対向する側に形成されている。絶縁層は基板部と対向する側に形成されている。スルーホールは絶縁層に形成され、その底面に接合電極の表面を露出する。接続部材は接合電極に接合され、接合電極と基板部とを電気的に接続する。接合電極の表面は接続部材の側に向かって凸状とされている。スルーホールは、その底面が接合電極の領域をはみ出ないように形成されている。接続部材には、スルーホール内に充填される部分によって柱状の接続部分が形成されている。
【0021】
この構造によれば、基板に実装された状態で温度が上昇して基板が半導体装置に比べて熱膨張する際に、接続部材に柱状の接続部分が形成されていることで、接続部材において鋭角に変形する側の角度がこの柱状の接続部分において明確に特定される。これにより、この柱状の接続部分において特定される角度と凸状の接合電極のすそ野の角度とに基づいて、接続部材と接合電極との接合面に対して略平行になるように応力を作用させることができる。しかも、柱状の接続部分を形成するスルーホールは、その底面が接合電極の領域をはみ出ないように形成されていることで、接続部材と接合電極との接合面が平坦になっている部分がなくなって、接合電極と接続部材とを引離すように応力が作用するのを防ぐことができる。その結果、両者の接合部分において亀裂等の破壊が生じたり亀裂が伝播するのをなくすことができる。
【0022】
本発明の構造および作用についてより具体的に説明する。
本発明者は、鋭意研究を重ねた結果、熱サイクル等によって生じる電極界面近傍における破壊あるいは亀裂は、接合界面あるいは接合部分に形成された成長層とハンダとの界面において発生することが確認された。しかも、この破壊あるいは亀裂は接合界面とほぼ平行に伝播することが確認された。
【0023】
このことから、本発明者は、接合界面に沿って熱応力等の応力が作用する場合においても、その応力によって亀裂が生じたり、亀裂が伝播しないような構造を見出すことができた。具体的には、半導体装置と回路基板とを電気的に接続する半導体装置の実装構造において、半導体装置の接合電極、または、回路基板の接合電極のうち、いずれかの接合電極の形状を凸型形状(接続部材の側に向かって凸)とすることを見出した。凸型形状としては、略半球状や略円錐状であってもよく、また、円錐形状の頂点部分を切り取った形状であってもよい。
【0024】
しかし、凸型形状の接合電極の剛性が、ハンダ等の接続部材の剛性よりも低い場合には、応力によって凸型形状の接合電極自体が変形してしまい断線するという問題が生じることがある。そのため、凸型形状の接合電極の剛性を接続部材の剛性よりも高くすることで、そのような断線を防止できることも確認された。
【0025】
また、凸型形状の接合電極に接続部材を接続する際に、接合電極をはみ出して接続させる場合には、接続部材の端部に発生する接続部材を接合電極から引き離す方向に生じる応力を低減させることができなくなる。そのため、発明者は、凸型形状の接合電極の範囲内において接続部材を接合させることで、電気的な接続の信頼性を確保することができることを確認した。
【0026】
上述した構成を採用することで、熱応力等に起因する接合電極と接続部材との接合面における破壊や亀裂を効果的に防止することができる。このことを模式図を用いて説明する。図3は、図18と同様に、熱膨張率が大きく異なる2枚の板1、14が複数の柱9によって互いに接続されている構造を仮定する。
【0027】
実際の半導体装置の実装構造になぞらえると、上側の板1が半導体装置、下側の板14が回路基板、柱9がハンダにそれぞれ相当し、各板1、14と柱9との接合部分が、半導体装置に形成された接合電極と接続部材との接合部分および回路基板に形成された接合電極と接続部材との接合部分に相当する。特に本構造では、上側の板1と柱9との接合面は略半球状の凸形状となっている。
【0028】
温度が上昇した場合を考えると、下側の板14は上側の板1よりも大きく膨張する。このため、外側に位置する柱9のうち下側の板14側に位置する部分が、上側の板1側に位置する部分に比べてより大きな外側に向かって変形する力を受けることになる。
【0029】
このとき、図4に示すように、上側の板1と柱9との接合部分に作用する応力は、柱9と板1とのなす角度が鋭角になるように変形する側においては、柱9を板1から引き離す方向に作用(引張り応力)し、鈍角になるように変形する側においては、柱9を板1に押付ける方向に作用(圧縮応力)することになる。
【0030】
ところが、この場合には、柱9と板1との接合面が略半球状の凸形状であることで、柱9と板1とのなす角度が鋭角になるように変形する側の部分では、応力は柱9と板1との接合面にほぼ平行に作用することになる。つまり、応力は柱9と板1とを引離す方向には作用しないため、柱9と板1との接合部分には破壊が生じにくくなる。また、柱9と板1との間に破壊が生じたとしても、その破壊が伝播しにくくなる。なお、ここでは、上側の板1と柱9との接合部分、つまり半導体装置とはんだ等からなる接続部材との接合部分を例に挙げて説明したが、下側の板14と柱9との接合部分についても同様のことがいえる。
【0031】
凸形状の接合電極の剛性が、ハンダ等の接続部材の剛性よりも低い場合には、図6および図7に示すように、凸形状の接合電極11そのものが変形し、繰返して応力が作用することで、接合電極11の表面に形成された配線パターン6aが断線してしまうことがある。これを防止するためには、はんだ等からなる接続部材9の剛性よりも接合電極11の剛性を高くすることで、そのような配線パターンの断線を防止することができる。
【0032】
また、図10に示すように、接合電極11と接続部材9との接合部分において、接続部材9の外径が接合電極11の外径よりも大きい場合、つまり、凸型形状の接合電極9をはみ出して接続部材9が接合電極11に接合されるような場合では、接合電極と接続部材との接合部分において、最も大きい応力の作用する外側部分では応力は柱9を接合電極11から引離すように作用することになる。このため、接合部分の強度を十分に確保することができなくなる。したがって、接続部材9は凸型形状の接合電極11の外径の範囲内において接合させることが望ましい。
【0033】
なお、凸型形状の接合電極の具体的な形状としては、略半球状のほかに、略円錐状、または、円錐台の頂角部分を切り取った形状などでもよく、略半球状の場合と同様の効果が得られる。
【0034】
【発明の実施の形態】
本発明の実施の形態に係る半導体装置の実装構造について説明する。図1および図2に示すように、半導体装置は、配線部材1、配線部材1に接合された半導体チップ2、半導体チップ2と配線部材1とを電気的に接続するワイヤ3および半導体チップ2および配線部材1を封止する樹脂封止部4を備えている。
【0035】
配線部材1は、スルーホール7bが形成された中継基板7と、中継基板7の下面に形成された略半球状の凸部10、スルーホール5aが形成された外側絶縁層としての絶縁材5、中継基板7と絶縁材5との間に形成された配線パターン6および半導体チップ2側の絶縁層としての絶縁材8を備えている。凸部10とその凸部10を覆う配線パターン6aにより接合電極11が構成される。
【0036】
次に、上述した半導体装置の製造方法について説明する。まず、中継基板7を金型内にセットし、溶融した樹脂の一例としてエポキシ樹脂を金型内に注入する。金型内を加熱加圧状態に保持してエポキシ樹脂を硬化させ、中継基板7の下面の配線パターン6が形成される所定の位置に凸部10を形成する。凸部10の形状としては、たとえば略半球状とするのが望ましい。
【0037】
次に、めっき等により凸部10の表面を含む中継基板7の下面の表面上に銅(Cu)からなる配線パターン6を形成する。これにより、配線パターン6が凸部10を覆う部分では略半球状の凸形状の接合電極11が形成される。また、これと同時に、中継基板7の上面に銅からなる内部接続部13を形成する。内部接続部13と配線パターン6とを電気的に接続するために、スルーホール7b内にも銅めっきを施す。そして、内部接続部13、接合電極11およびスルーホール7b内壁の表面に厚さ約0.数μmの金メッキを施す。
【0038】
次に、接合電極11が形成された部分を除いて配線パターン6の表面に、レジスト樹脂等の絶縁材料をスクリーン印刷法により印刷することで、スルーホール5aを有する絶縁層5を形成する。そして、中継基板7の上面に接着剤層7aを介してポリイミドからなる絶縁材8を接着する。以上の工程により配線部材1が形成される。
【0039】
次に、ダイボンディングにより配線部材1の所定の位置に半導体チップ2を接合する。特に、配線部材1と半導体チップ2とは、熱硬化性樹脂からなるダイボンディング層8aを介して接合することが望ましい。熱硬化性樹脂としては、たとえばエポキシ樹脂が望ましい。
【0040】
次に、一般的なワイヤボンディング法により、半導体チップ2に形成された電極12と配線部材1に形成された内部接続部13とを電気的に接続する。ワイヤボンディングに用いられるワイヤ3としては、直径数十μmのフレキシブルな金属細線が好ましく、典型的には金が用いられる。
【0041】
次に、樹脂による封止を行って樹脂封止部4を形成する。その封止方法は、金型を利用する、いわゆるトランスファモールド法や、金型を使用しない真空印刷法を適用することが望ましい。使用する封止樹脂としては、エポキシ樹脂等の熱硬化性樹脂が望ましい。
【0042】
次に、はんだ等からなる接続部材9を形成する。接続部材9は接合電極11の表面が露出しているスルーホール5aに形成される。具体的には、スルーホール5aの底に露出する接合電極11の表面にフラックスを塗布後、ハンダボールを搭載する。そして、リフロー炉により加熱してハンダボールを接合電極11に接合することで、接続部材9を形成する。以上の工程を経ることで、図1に示す半導体装置が形成される。
【0043】
次に、得られた半導体装置における接合電極と接続部材との接合部分における耐熱衝撃性評価について説明する。
【0044】
まず、試料として上述した方法によって形成した半導体装置を50個用意した。また、比較のために、従来の技術の項において説明した、第1の従来技術に対応する半導体装置(比較例2)と、第2の従来技術に対応する半導体装置(比較例1)をそれぞれ50個用意した。
【0045】
用意した各試料を回路基板に接合し、そのすべてについて冷熱衝撃試験を行うことで接合部分における耐熱衝撃性を評価した。冷熱衝撃試験として、図5に示すように、半導体装置を125℃の温度雰囲気に30分間晒し、その後−40℃の温度雰囲気に30分間晒すのを1サイクルとして、これを1000サイクル行った。この後、それぞれの半導体装置の接合部分において、破壊が発生している割合(破壊の発生率)と電気的に導通することができなくなった割合(導通検査不可率)を調査した。その結果を表1に示す。
【0046】
【表1】
【0047】
表1に示すように、本実施の形態に係る半導体装置の場合には、比較例1、2に比べて破壊の発生率および導通検査不可率がともに小さく、耐熱衝撃性に優れていることがわかった。
【0048】
なお、この実施の形態では、半導体装置側の接合電極11を凸型形状とした場合について説明したが、図1および図2に示すように、回路基板14側においても凸状の接合電極17を形成することで、耐熱衝撃性が向上することがわかった。この凸状の接合電極17は、半導体装置側の接合電極11と同様に、回路基板14上に凸部15を形成し、その凸部15を覆うように配線パターン16を形成することにより、凸部15とその凸部15を覆う配線パターン16aとして得られる。
【0049】
また、上記実施の形態では、凸部10として略半球形状の場合を例に挙げて説明したが、略円錐形状や、円錐形状の頂角の部分を切り取った形状でも同様の効果が得られることがわかった。
【0050】
次に、接合電極11に関して得られた知見について説明する。
まず、接合電極11を構成する凸部10の材質に関して比較検討した結果について説明する。凸部の材質として、比較的剛性の高いエポキシ樹脂と、比較的剛性の低いゴム系の材料とを適用した。そして、それぞれの材料からなる凸部を有する半導体装置を作製した。得られた半導体装置について、前述した冷熱衝撃試験を行った。試験後、各半導体装置を切断してその切断面を研磨し、接合電極付近の断面構造を観察した。
【0051】
その結果、エポキシ樹脂を用いて凸部を形成した半導体装置では、ハンダからなる接続部材9と接合電極との接合部分には破綻は認められなかった。一方、ゴム系の材料を用いて凸部を形成した半導体装置では、凸部10を覆う銅めっきの配線パターン6aに断線が生じていることがわかった。
【0052】
次に、以上のような結果について検討する。まず、凸部10をゴム系の材料により形成した半導体装置において、接合部分に熱応力等の応力が作用する状態を模式的に図6に示す。ゴム系の材料からなる凸部10は、はんだ等からなる接続部材9よりも剛性が低いため、応力が作用する状態では、接続部材9は塑性変形せずに、凸部10自身が変形することで応力を緩和させようとする。このため、凸部10を覆うように形成された配線パターン6aも変形することになる。このような応力が繰り返して作用すると、図7に示すように、配線パターン6aの変形した部分が金属疲労によって破綻してしまうことになる。
【0053】
このことから、凸部10の材料としては、はんだ等からなる接続部材9の剛性よりも高い剛性を有する材料を適用することが望ましいことがわかった。
【0054】
なお、このような比較的剛性の高い材料としてエポキシ樹脂を例に挙げたが、接続部材9の剛性よりも高い剛性を有する材料であれば、エポキシ樹脂に限られるものではない。
【0055】
次に、接合電極11(凸部10と配線パターン6a)の外径と、接続部材9の外径との関係について比較検討した結果について説明する。
【0056】
試料として、図8に示すように、配線パターンを含む接合電極11の外径d1が接続部材9の外径d2に略等しい半導体装置と、図9に示すように、接合電極11の外径d1よりも接続部材9の外径d2の方が大きい半導体装置とを作製した。得られた半導体装置について、上述した冷熱衝撃試験を行った。試験後、各半導体装置を切断してその切断面を研磨し、接合電極11付近の断面構造を観察した。
【0057】
その結果、接合電極11の外径d1よりも接続部材9の外径d2の方が大きい半導体装置については、図10に示すように、接続部材9の外側部分において亀裂20が確認された。一方、接合電極11の外径d1が接続部材9の外径d2に略等しい半導体装置では、そのような亀裂は確認されなかった。
【0058】
このような結果は、次のように考えられる。既に説明したように、接合部分が変形する際には、接続部材の外側においてより大きな応力が作用する。接合電極と接続部材の接触面が平坦な場合には、たとえば図20に示すように、接続部材の外側部分において接続部材と接合電極とを引離すように応力が作用する。
【0059】
接合電極11の外径d1よりも接続部材9の外径d2の方が大きい半導体装置では、図10に示すように、接続部材9の外側部分では接続部材9と配線パターン6との接触面は平坦になっている。このため、この部分では接続部材9と配線パターン6とを引離すように応力が作用することになる。その結果、この部分において亀裂が生じたものと考えられる。
【0060】
このことから、接続部材9の外径d2は接合電極11の外径d1と略等しいか、接合電極11の外径d1よりも小さいことが望ましいことがわかった。つまり、接続部材9は接合電極11の領域内において接続されていることが望ましいことがわかった。
【0061】
また、この冷熱衝撃試験により生じた破壊は、図11に示すように、ほとんど半導体装置のコーナー部分Aに位置する接合電極と接続部材との接合部分において発現していることがわかった。これは、熱膨張係数の違いにより発生する歪は、実装構造の中央部から離れたところほど大きくなるためであると考えられる。このことから、半導体装置のコーナー部分Aに位置する接合電極だけを接続部材の側に向かって凸状とすることでも、亀裂等の破壊を防止できる効果が得られると考えられる。
【0062】
以上の結果から、半導体装置の実装構造によれば、半導体装置を搭載した基板において、半導体装置と基板との電気的な接続の信頼性が長期間安定して確保できることが確認された。
【0063】
次に、接合電極11のすそ野の角度に対する接合電極11と接続部材9との接合信頼性の関係について調査した結果について説明する。
【0064】
図12は、動作時における半導体装置の任意の接続部分の状態を模式的に示した図である。図12に示すように、半導体装置の実装構造における中心位置から半導体装置の任意の接合電極11までの長さをL1、また中心位置からこの接合電極11と接続される回路基板側の接合電極までの長さをL2、接続部材9の高さをhとすると、接続部分の鋭角に変形した側の角度θ1は次の式で表される。なお、ここでは、L1<L2とする。
【0065】
θ1=tan-1[h/(L2−L1)]
試料として、図13に示すように、接合電極11のすそ野の角度θがθ1に等しい構造のもの(試料A)、図14に示すように、接合電極11のすそ野の角度θがθ1よりもかなり小さい構造のもの(試料B)、図15に示すように、接合電極11のすそ野の角度θがθ1よりも大きい構造のもの(試料C)を、それぞれ作製した。ただし、ここでは、0<θ≦90°とする。また、接合電極11の外径と接続部材9の外径を略等しく設定した。
【0066】
これらの試料について、上述した冷熱衝撃試験を2000サイクル行った。試験後、各半導体装置の実装構造の接続部分を切断してその切断面を研磨し、接合電極付近の断面構造を観察した。
【0067】
その結果、試料Bについては、図16に示すように、接合電極11と接続部材9との界面に亀裂20が認められた。試料Cでは、図17に示すように、接続部材9の端部に変形と剥離21が認められた。試料Aでは、特に亀裂等は認められなかった。
【0068】
このような結果は、次のように考えられる。試料Bではすそ野の角度が比較的小さく、図19に示すように、従来の実装構造に近い状態で接合電極11と接続部材9とが接続されているため、接続部材9が鋭角に変形する側において接合電極11と接続部材9とを引離すように応力が作用するために亀裂が生じたと考えられる。
【0069】
また、試料Cでは、接合電極11と接続部材9との界面に発生する応力に対抗する力(反力)が界面の外側に向かって作用したこと、そして、接続部材9の端部における厚みが薄くなって強度が低下したことによって変形や剥離が生じたと考えられる。
【0070】
上記説明では、実装構造における任意の接合電極を例に挙げて説明したが、実際は、前述したように、実装構造の中央部から離れたところほど歪が大きくなり、この部分に位置する接合電極と接続部材との接合部分において亀裂等の破壊が生じやすい。
【0071】
したがって、亀裂等の破壊を効果的に防止するには、半導体装置の動作時において実装構造の略中心から最も離れたところに位置する接続部材の変形角度に実質的に等しくなるように、接合電極のすそ野の角度θを設定することが望ましい。また、接合電極11の曲率を任意に設定すれば、接合電極の高さはすそ野の角度θから必然的に決まることになる。
【0072】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明は上記の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0073】
【発明の効果】
本発明に係る半導体装置の実装構造によれば、接続部材に柱状の接続部分が形成されていることで、温度が上昇して基板が半導体装置に比べて熱膨張する際に、接続部材において鋭角に変形する側の角度がこの柱状の接続部分において明確に特定される。これにより、この柱状の接続部分において特定される角度と凸状の第1の接合電極のすそ野の角度とに基づいて、接続部材と第1の接合電極との接合面に対して略平行になるように応力を作用させることができる。しかも、柱状の接続部分を形成するスルーホールは、その底面が第1の接合電極の領域をはみ出ないように形成されていることで、接続部材と第1の接合電極との接合面が平坦になっている部分がなくなって、第1の接合電極と接続部材とを引離すように応力が作用するのを防ぐことができる。その結果、両者の接合部分において亀裂等の破壊が生じたり亀裂が伝播するのをなくすことができる。
【0074】
その少なくとも一方の接合電極は、半導体装置に形成された凸状部とその凸状部を覆うように形成された導電層とを含み、凸状部の剛性は接続部材の剛性と実質的に同じかまたはそれよりも大きいことで、導電層が断線するのを防止することができる。
【0075】
より具体的には、凸状部はエポキシ樹脂を含み、接続部材ははんだを含んでいることが好ましい。
【0076】
さらに、上述した第1の接合電極は、半導体装置のコーナー近傍に配置されていることで、亀裂が生じるのを効果的に防止することができる。
【0077】
本発明に係る半導体装置によれば、基板に実装された状態で温度が上昇して基板が半導体装置に比べて熱膨張する際に、接続部材に柱状の接続部分が形成されていることで、接続部材において鋭角に変形する側の角度がこの柱状の接続部分において明確に特定される。これにより、この柱状の接続部分において特定される角度と凸状の接合電極のすそ野の角度とに基づいて、接続部材と接合電極との接合面に対して略平行になるように応力を作用させることができる。しかも、柱状の接続部分を形成するスルーホールは、その底面が接合電極の領域をはみ出ないように形成されていることで、接続部材と接合電極との接合面が平坦になっている部分がなくなって、接合電極と接続部材とを引離すように応力が作用するのを防ぐことができる。その結果、両者の接合部分において亀裂等の破壊が生じたり亀裂が伝播するのをなくすことができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る半導体装置の実装構造の一断面図である。
【図2】 同実施の形態において、図1に示す半導体装置の実装構造の部分拡大断面図である。
【図3】 同実施の形態において、図1に示す半導体装置の実装構造の効果を説明するための断面模式図である。
【図4】 同実施の形態において、図1に示す半導体装置の実装構造の効果を説明するための部分拡大断面模式図である。
【図5】 同実施の形態において、図1に示す半導体装置の実装構造を評価するための冷熱衝撃試験の温度サイクルを示す図である。
【図6】 同実施の形態において、接合電極を構成する凸部の材質の違いによる接合強度を説明するための第1の断面模式図である。
【図7】 同実施の形態において、接合電極を構成する凸部の材質の違いによる接合強度を説明するための第2の断面模式図である。
【図8】 同実施の形態において、接合電極の外径の違いによる接合強度を説明するための第1の断面模式図である。
【図9】 同実施の形態において、接合電極の外径の違いによる接合強度を説明するための第2の断面模式図である。
【図10】 同実施の形態において、接合電極の外径の違いによる接合強度を説明するための第3の断面模式図である。
【図11】 同実施の形態において、図1に示された半導体装置の下面図である。
【図12】 同実施の形態において、半導体装置と基板との接続部分を示す断面模式図である。
【図13】 同実施の形態において、接合電極のすそ野の角度の違いによる接合強度を説明するための第1の断面模式図である。
【図14】 同実施の形態において、接合電極のすそ野の角度の違いによる接合強度を説明するための第2の断面模式図である。
【図15】 同実施の形態において、接合電極のすそ野の角度の違いによる接合強度を説明するための第3の断面模式図である。
【図16】 同実施の形態において、接合電極のすそ野の角度の違いによる接合強度を説明するための第4の断面模式図である。
【図17】 同実施の形態において、接合電極のすそ野の角度の違いによる接合強度を説明するための第5の断面模式図である。
【図18】 従来の半導体装置の実装構造(第1の従来技術)における問題点を説明するための第1の断面模式図である。
【図19】 従来の半導体装置の実装構造(第1の従来技術)における問題点を説明するための第2の断面模式図である。
【図20】 従来の半導体装置の実装構造(第1の従来技術)における問題点を説明するための第1の部分断面模式図である。
【図21】 従来の半導体装置の実装構造(第2の従来技術)における問題点を説明するための部分断面模式図である。
【符号の説明】
1 配線部材、2 半導体チップ、3 ワイヤ、4 樹脂封止部、5、8 絶縁材、5a スルーホール、6、6a、16、16a 配線パターン、7 基板、7a 接着剤層、8a ダイボンディング層、9 接続部材、10、15 凸部、11、17 接合電極、12 電極、13 内部接続部、14 回路基板、20 亀裂、21 剥離。
Claims (5)
- 半導体装置と、この半導体装置が搭載される基板部とを電気的に接続するための半導体装置の実装構造であって、
前記半導体装置における前記基板部と対向する側に形成された第1の接合電極と、
前記半導体装置における前記基板部と対向する側に形成された絶縁層と、
前記絶縁層に形成され、前記第1の接合電極の表面を底面に露出するスルーホールと、
前記基板部に形成された第2の接合電極と、
前記第1の接合電極と前記第2の接合電極とに接合され、前記第1の接合電極と前記第2の接合電極とを電気的に接続する接続部材と
を備え、
前記第1の接合電極の表面は前記接続部材の側に向かって凸状とされ、
前記スルーホールは、前記底面が前記第1の接合電極の領域をはみ出ないように形成され、
前記接続部材には、前記スルーホール内に充填される部分によって柱状の接続部分が形成された、半導体装置の実装構造。 - 前記第1の接合電極は、
前記半導体装置に形成された凸状部と、
前記凸状部を覆うように形成された導電層と
を含み、
前記凸状部の剛性は、前記接続部材の剛性と実質的に同じかまたはそれよりも大きい、請求項1記載の半導体装置の実装構造。 - 前記凸状部はエポキシ樹脂を含み、
前記接続部材ははんだを含む、請求項2記載の半導体装置の実装構造。 - 前記第1の接合電極は、前記半導体装置のコーナー近傍に配置されている、請求項1〜3のいずれかに記載の半導体装置の実装構造。
- 所定の基板に実装される半導体装置であって、
半導体チップ部と、
前記半導体チップ部と電気的に接続され、基板部と対向する側に形成された接合電極と、
基板部と対向する側に形成された絶縁層と、
前記絶縁層に形成され、前記接合電極の表面を底面に露出するスルーホールと、
前記接合電極に接合され、前記接合電極と基板部とを電気的に接続する接続部材と
を備え、
前記接合電極の表面は前記接続部材の側に向かって突出した凸状とされ、
前記スルーホールは、前記底面が前記接合電極の領域をはみ出ないように形成され、
前記接続部材には、前記スルーホール内に充填される部分によって柱状の接続部分が形成された、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000394721A JP3653222B2 (ja) | 2000-12-26 | 2000-12-26 | 半導体装置の実装構造および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000394721A JP3653222B2 (ja) | 2000-12-26 | 2000-12-26 | 半導体装置の実装構造および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198465A JP2002198465A (ja) | 2002-07-12 |
JP3653222B2 true JP3653222B2 (ja) | 2005-05-25 |
Family
ID=18860304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000394721A Expired - Fee Related JP3653222B2 (ja) | 2000-12-26 | 2000-12-26 | 半導体装置の実装構造および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3653222B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5213400B2 (ja) * | 2007-09-19 | 2013-06-19 | 新光電気工業株式会社 | 配線基板、ピン付き配線基板及びそれらの製造方法 |
-
2000
- 2000-12-26 JP JP2000394721A patent/JP3653222B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002198465A (ja) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6774315B1 (en) | Floating interposer | |
US5509203A (en) | Method for manufacturing a sheet formed connector for inspection of an integrated circuit | |
US5795818A (en) | Integrated circuit chip to substrate interconnection and method | |
US5414298A (en) | Semiconductor chip assemblies and components with pressure contact | |
JP5366674B2 (ja) | 実装構造体および実装方法 | |
JP2006278913A (ja) | 回路装置とその製造方法 | |
JP4917874B2 (ja) | 積層型パッケージ及びその製造方法 | |
JPH0582038B2 (ja) | ||
US8742584B2 (en) | Semiconductor device | |
KR20030080033A (ko) | 플립 칩용 자체-동평면 범핑 형태 | |
KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
TW451370B (en) | Semiconductor device and manufacturing method thereof | |
KR100368776B1 (ko) | 반도체 장치 및 그의 제조방법 | |
US20100181675A1 (en) | Semiconductor package with wedge bonded chip | |
EP1367644A1 (en) | Semiconductor electronic device and method of manufacturing thereof | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
US20170223816A1 (en) | Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board | |
JP3653222B2 (ja) | 半導体装置の実装構造および半導体装置 | |
US20070023487A1 (en) | Wire bonding method and device of performing the same | |
US9111755B1 (en) | Bond pad and passivation layer having a gap and method for forming | |
JP2009298118A (ja) | 記録ヘッド及び記録ヘッドの製造方法 | |
JP2010078541A (ja) | 配線基板、この配線基板の製造方法、多層配線基板及びプローブカード | |
JP6133664B2 (ja) | 電子機器の製造方法 | |
JP6328284B2 (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |