JP2002198465A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造

Info

Publication number
JP2002198465A
JP2002198465A JP2000394721A JP2000394721A JP2002198465A JP 2002198465 A JP2002198465 A JP 2002198465A JP 2000394721 A JP2000394721 A JP 2000394721A JP 2000394721 A JP2000394721 A JP 2000394721A JP 2002198465 A JP2002198465 A JP 2002198465A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding electrode
bonding
electrode
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000394721A
Other languages
English (en)
Other versions
JP3653222B2 (ja
Inventor
Hirosuke Sakai
宏祐 酒井
Takeshi Matsuda
健 松田
Masao Yasuda
昌生 安田
Masahito Sumikawa
雅人 住川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000394721A priority Critical patent/JP3653222B2/ja
Publication of JP2002198465A publication Critical patent/JP2002198465A/ja
Application granted granted Critical
Publication of JP3653222B2 publication Critical patent/JP3653222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置と回路基板との安定した電気的接
続が得られる半導体装置の実装構造を提供する。 【解決手段】 半導体装置における配線部材１の中継基
板７の下面に略半球状の凸部１０が形成されている。そ
の凸部１０を覆うように配線パターン６が形成されてい
る。その配線パターン６を覆うように外側絶縁層として
の絶縁材５が形成されている。その絶縁材５には、凸部
１０を覆う配線パターン６の表面を露出するスルーホー
ル５ａが形成されている。凸部１０とその凸部１０を覆
う配線パターン６ａにより接合電極１１が構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装構
造に関するものであり、特に、半導体装置と回路基板と
の電気的な接続が良好に行われる半導体装置の実装構造
に関するものである。
【０００２】
【従来の技術】従来、半導体基板を回路基板に実装する
手段としてはんだ付けがよく利用されている。近年で
は、携帯機器等の小型軽量化に対する要望から、たとえ
ば、ＣＳＰ（Chip Size Package）と称される、半導体
装置の底面に回路基板との接続電極を形成する高密度の
実装形態が適用されている。
【０００３】半導体装置には半導体素子が形成された半
導体チップが収容されている。また、回路基板はガラス
エポキシ樹脂等からなる。半導体装置の熱膨張係数とガ
ラスエポキシ樹脂等からなる回路基板の熱膨張係数と
は、その値が大きく異なっているため、半導体装置の動
作時において発生する熱や外気温に起因する温度変化に
よって応力が発生する。
【０００４】このため、半導体装置の電極と回路基板の
電極との接合部分において疲労が生じ、この部分におい
て剥離や破壊が生じてしまい、半導体装置を回路基板に
長期間電気的に接続させておくことができないという問
題があった。
【０００５】このような問題点を解決するために、たと
えば、特開平１０−５０７６８号公報では、半導体装置
の電極部における端子との接合面に円弧状の窪みを設け
て電極と端子との接合面積を拡大させることで、接合強
度をより強固にする手法が採られている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記特
開平１０−５０７６８号公報では次のような問題があっ
た。半導体装置の電極部における端子との同一の接合面
の投影面積（断面積）に対して、その接合面が平坦な場
合と比較すると、上記公報に記載された実装構造では、
接合面の面積を拡大させて接合力を向上させているだけ
である。このため、実装密度がさらに増大したり、接合
面の投影面積がさらに小さくなる場合においても確実に
接合強度を確保することができず、さらに対策を講じる
必要があった。
【０００７】ここで、この問題についてさらに詳しく説
明する。まず、図１８に示すように、熱膨張率が大きく
異なる２枚の板１０１、１１４が複数の柱１０９によっ
て互いに接続されている構造を仮定する。実際の半導体
装置の実装構造になぞらえると、上側の板１０１が半導
体装置、下側の板１１４が回路基板、柱１０９が接続部
材（ハンダ）にそれぞれ相当し、各板１０１、１１４と
柱１０９との接合部分が、半導体装置に形成された電極
部と接続部材との接合部分および回路基板に形成された
電極部と接続部材との接合部分に相当する。
【０００８】そして、上側の板１０１の熱膨張率が下側
の板１１４の熱膨張率よりも小さいと仮定し、温度が上
昇した場合を想定する。この場合には、図１９に示すよ
うに、矢印に示す方向に下側の板１１４は上側の板より
も大きく膨張する。このため、外側に位置する柱１０９
のうち下側の板１１４側に位置する部分が、上側の板１
０１側に位置する部分に比べてより大きな外側に向かっ
て変形する力を受けることになる。
【０００９】外側に位置する柱１０９と上側の板１０１
との接合部分では、図２０に示すように、接合部分に作
用する応力は、柱１０９と板１０１とのなす角度が鋭角
になるように変形する側においては、柱１０９を板１０
１から引き離す方向に作用し、鈍角になるように変形す
る側においては、柱１０９を板１０１に押付ける方向に
作用することになる。
【００１０】特に、柱１０９を板１０１から引き離す方
向に作用する応力は、接合部分の中央から端へいくにし
たがい大きくなっている。このことより、接合面におけ
る接合強度が弱いと鋭角に変形する側より亀裂が伝播す
ることになる。
【００１１】次に、図２１は、上記公報に記載された構
造において図２０に対応する部分の応力の分布を示す。
図２０および図２１にそれぞれ示された構造を対比する
と、図２１に示された構造の方が板と柱との接合部分に
窪みが設けられていることで、接合面積はより大きくな
る。このため、単位面積あたりの接合強度が同じであれ
ば接合強度はより大きくなって、接合面が平坦（図１９
参照）な場合よりも接合強度が高くなることは明らかで
ある。
【００１２】しかしながら、接合部分に対して応力が作
用する方向を考えると、図２０に示す場合と同様に、柱
１０９と板１０１とのなす角度が鋭角になるように変形
する側においては、柱１０９を板１０１から引き離す方
向に作用し、しかも、その応力は柱の端部ほど大きくな
っている。
【００１３】このため、実装密度を増大させるために接
合面積を小さくする場合や、接合部分の部材の変更等に
より単位面積あたりの接合強度が低下するような場合に
は、電極と端子との接合界面に沿って亀裂が伝播し、長
期間各電極を安定して回路基板に電気的に接続すること
が困難になった。また、回路基板側についても同様の問
題が生じた。
【００１４】本発明は上記問題点を解決するためになさ
れたものであり、半導体装置を長期間安定して回路基板
に電気的に接続することのできる半導体装置の実装構造
を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係る半導体装置
の実装構造は、半導体装置と、この半導体装置が搭載さ
れる基板部とを電気的に接続するための半導体装置の実
装構造であって、第１の接合電極、第２の接合電極およ
び接続部材を備えている。第１の接合電極は半導体装置
に形成されている。第２の接合電極は基板部に形成され
ている。接続部材は、第１の接合電極と第２の接合電極
とに接合され、第１の接合電極と第２の接合電極とを電
気的に接続する。第１の接合電極および第２の接合電極
のうちの少なくとも一方の接合電極の接続部材と接合さ
れる面が接続部材の側に向かって凸状である。
【００１６】この構造によれば、温度が上昇して、基板
が半導体装置に比べて熱膨張する際に、接続部材と少な
くとも一方の接合電極とのなす角度が鋭角になるように
変形する側では、接続部材と接合される面が接続部材の
側に向かって凸状であることで、応力は接続部材と少な
くとも一方の電極との接合面に略平行に作用することに
なる。このため、その接合電極と接合部材とを引離すよ
うに応力が作用するのを防ぐことができ、両者の接合部
分において亀裂等の破壊が生じたり亀裂が伝播するのを
なくすことができる。
【００１７】その少なくとも一方の接合電極は、半導体
装置に形成された凸状部とその凸状部を覆うように形成
された導電層とを含み、凸状部の剛性は接続部材の剛性
と実質的に同じかまたはそれよりも大きいことが好まし
い。
【００１８】この場合には、導電層が断線するのを防止
することができる。より具体的には、凸状部はエポキシ
樹脂を含み、接続部材ははんだを含んでいることが好ま
しい。
【００１９】さらに、上述した少なくとも一方の接合電
極は、半導体装置のコーナー近傍に対応する領域に配置
されていることが好ましい。
【００２０】半導体装置が実装された状態では、熱膨張
係数の違いによって生じる歪（変形）は実装された略中
心位置から離れたところほど大きくなる。このため、半
導体装置のコーナー近傍に対応する位置に上記接合電極
を配置することで、亀裂が生じるのを効果的に防止する
ことができる。
【００２１】具体的には、半導体装置が基板部に実装さ
れて動作している状態において、半導体装置の略中心か
ら最も離れた位置に配置された第１の接合電極の略中心
までの長さをＬ１とし、半導体装置の略中心に対応する
半導体基板部の位置から最も離れた位置に配置された第
２の接合電極の略中心までの長さをＬ２とし、接続部材
の高さをｈとし、上述した少なくとも一方の接合電極の
すそ野の角度をθとすると、すそ野の角度θは、次の関
係、 θ＝ｔａｎ-1[ｈ／（Ｌ２−Ｌ１）] を満たしていることで、亀裂が生じたり、亀裂が伝播す
るのを効果的に防ぐことが可能になる。
【００２２】本発明の構造および作用についてより具体
的に説明する。本発明者は、鋭意研究を重ねた結果、熱
サイクル等によって生じる電極界面近傍における破壊あ
るいは亀裂は、接合界面あるいは接合部分に形成された
成長層とハンダとの界面において発生することが確認さ
れた。しかも、この破壊あるいは亀裂は接合界面とほぼ
平行に伝播することが確認された。
【００２３】このことから、本発明者は、接合界面に沿
って熱応力等の応力が作用する場合においても、その応
力によって亀裂が生じたり、亀裂が伝播しないような構
造を見出すことができた。具体的には、半導体装置と回
路基板とを電気的に接続する半導体装置の実装構造にお
いて、半導体装置の接合電極、または、回路基板の接合
電極のうち、いずれかの接合電極の形状を凸型形状（接
続部材の側に向かって凸）とすることを見出した。凸型
形状としては、略半球状や略円錐状であってもよく、ま
た、円錐形状の頂点部分を切り取った形状であってもよ
い。
【００２４】しかし、凸型形状の接合電極の剛性が、ハ
ンダ等の接続部材の剛性よりも低い場合には、応力によ
って凸型形状の接合電極自体が変形してしまい断線する
という問題が生じることがある。そのため、凸型形状の
接合電極の剛性を接続部材の剛性よりも高くすること
で、そのような断線を防止できることも確認された。
【００２５】また、凸型形状の接合電極に接続部材を接
続する際に、接合電極をはみ出して接続させる場合に
は、接続部材の端部に発生する接続部材を接合電極から
引き離す方向に生じる応力を低減させることができなく
なる。そのため、発明者は、凸型形状の接合電極の範囲
内において接続部材を接合させることで、電気的な接続
の信頼性を確保することができることを確認した。
【００２６】上述した構成を採用することで、熱応力等
に起因する接合電極と接続部材との接合面における破壊
や亀裂を効果的に防止することができる。このことを模
式図を用いて説明する。図３は、図１８と同様に、熱膨
張率が大きく異なる２枚の板１、１４が複数の柱９によ
って互いに接続されている構造を仮定する。
【００２７】実際の半導体装置の実装構造になぞらえる
と、上側の板１が半導体装置、下側の板１４が回路基
板、柱９がハンダにそれぞれ相当し、各板１、１４と柱
９との接合部分が、半導体装置に形成された接合電極と
接続部材との接合部分および回路基板に形成された接合
電極と接続部材との接合部分に相当する。特に本構造で
は、上側の板１と柱９との接合面は略半球状の凸形状と
なっている。
【００２８】温度が上昇した場合を考えると、下側の板
１４は上側の板１よりも大きく膨張する。このため、外
側に位置する柱９のうち下側の板１４側に位置する部分
が、上側の板１側に位置する部分に比べてより大きな外
側に向かって変形する力を受けることになる。
【００２９】このとき、図４に示すように、上側の板１
と柱９との接合部分に作用する応力は、柱９と板１との
なす角度が鋭角になるように変形する側においては、柱
９を板１から引き離す方向に作用（引張り応力）し、鈍
角になるように変形する側においては、柱９を板１に押
付ける方向に作用（圧縮応力）することになる。
【００３０】ところが、この場合には、柱９と板１との
接合面が略半球状の凸形状であることで、柱９と板１と
のなす角度が鋭角になるように変形する側の部分では、
応力は柱９と板１との接合面にほぼ平行に作用すること
になる。つまり、応力は柱９と板１とを引離す方向には
作用しないため、柱９と板１との接合部分には破壊が生
じにくくなる。また、柱９と板１との間に破壊が生じた
としても、その破壊が伝播しにくくなる。なお、ここで
は、上側の板１と柱９との接合部分、つまり半導体装置
とはんだ等からなる接続部材との接合部分を例に挙げて
説明したが、下側の板１４と柱９との接合部分について
も同様のことがいえる。
【００３１】凸形状の接合電極の剛性が、ハンダ等の接
続部材の剛性よりも低い場合には、図６および図７に示
すように、凸形状の接合電極１１そのものが変形し、繰
返して応力が作用することで、接合電極１１の表面に形
成された配線パターン６ａが断線してしまうことがあ
る。これを防止するためには、はんだ等からなる接続部
材９の剛性よりも接合電極１１の剛性を高くすること
で、そのような配線パターンの断線を防止することがで
きる。
【００３２】また、図１０に示すように、接合電極１１
と接続部材９との接合部分において、接続部材９の外径
が接合電極１１の外径よりも大きい場合、つまり、凸型
形状の接合電極９をはみ出して接続部材９が接合電極１
１に接合されるような場合では、接合電極と接続部材と
の接合部分において、最も大きい応力の作用する外側部
分では応力は柱９を接合電極１１から引離すように作用
することになる。このため、接合部分の強度を十分に確
保することができなくなる。したがって、接続部材９は
凸型形状の接合電極１１の外径の範囲内において接合さ
せることが望ましい。
【００３３】なお、凸型形状の接合電極の具体的な形状
としては、略半球状のほかに、略円錐状、または、円錐
台の頂角部分を切り取った形状などでもよく、略半球状
の場合と同様の効果が得られる。
【００３４】
【発明の実施の形態】本発明の実施の形態に係る半導体
装置の実装構造について説明する。図１および図２に示
すように、半導体装置は、配線部材１、配線部材１に接
合された半導体チップ２、半導体チップ２と配線部材１
とを電気的に接続するワイヤ３および半導体チップ２お
よび配線部材１を封止する樹脂封止部４を備えている。
【００３５】配線部材１は、スルーホール７ｂが形成さ
れた中継基板７と、中継基板７の下面に形成された略半
球状の凸部１０、スルーホール５ａが形成された外側絶
縁層としての絶縁材５、中継基板７と絶縁材５との間に
形成された配線パターン６および半導体チップ２側の絶
縁層としての絶縁材８を備えている。凸部１０とその凸
部１０を覆う配線パターン６ａにより接合電極１１が構
成される。
【００３６】次に、上述した半導体装置の製造方法につ
いて説明する。まず、中継基板７を金型内にセットし、
溶融した樹脂の一例としてエポキシ樹脂を金型内に注入
する。金型内を加熱加圧状態に保持してエポキシ樹脂を
硬化させ、中継基板７の下面の配線パターン６が形成さ
れる所定の位置に凸部１０を形成する。凸部１０の形状
としては、たとえば略半球状とするのが望ましい。
【００３７】次に、めっき等により凸部１０の表面を含
む中継基板７の下面の表面上に銅（Ｃｕ）からなる配線
パターン６を形成する。これにより、配線パターン６が
凸部１０を覆う部分では略半球状の凸形状の接合電極１
１が形成される。また、これと同時に、中継基板７の上
面に銅からなる内部接続部１３を形成する。内部接続部
１３と配線パターン６とを電気的に接続するために、ス
ルーホール７ｂ内にも銅めっきを施す。そして、内部接
続部１３、接合電極１１およびスルーホール７ｂ内壁の
表面に厚さ約０.数μｍの金メッキを施す。
【００３８】次に、接合電極１１が形成された部分を除
いて配線パターン６の表面に、レジスト樹脂等の絶縁材
料をスクリーン印刷法により印刷することで、スルーホ
ール５ａを有する絶縁層５を形成する。そして、中継基
板７の上面に接着剤層７ａを介してポリイミドからなる
絶縁材８を接着する。以上の工程により配線部材１が形
成される。
【００３９】次に、ダイボンディングにより配線部材１
の所定の位置に半導体チップ２を接合する。特に、配線
部材１と半導体チップ２とは、熱硬化性樹脂からなるダ
イボンディング層８ａを介して接合することが望まし
い。熱硬化性樹脂としては、たとえばエポキシ樹脂が望
ましい。
【００４０】次に、一般的なワイヤボンディング法によ
り、半導体チップ２に形成された電極１２と配線部材１
に形成された内部接続部１３とを電気的に接続する。ワ
イヤボンディングに用いられるワイヤ３としては、直径
数十μｍのフレキシブルな金属細線が好ましく、典型的
には金が用いられる。
【００４１】次に、樹脂による封止を行って樹脂封止部
４を形成する。その封止方法は、金型を利用する、いわ
ゆるトランスファモールド法や、金型を使用しない真空
印刷法を適用することが望ましい。使用する封止樹脂と
しては、エポキシ樹脂等の熱硬化性樹脂が望ましい。
【００４２】次に、はんだ等からなる接続部材９を形成
する。接続部材９は接合電極１１の表面が露出している
スルーホール５ａに形成される。具体的には、スルーホ
ール５ａの底に露出する接合電極１１の表面にフラック
スを塗布後、ハンダボールを搭載する。そして、リフロ
ー炉により加熱してハンダボールを接合電極１１に接合
することで、接続部材９を形成する。以上の工程を経る
ことで、図１に示す半導体装置が形成される。
【００４３】次に、得られた半導体装置における接合電
極と接続部材との接合部分における耐熱衝撃性評価につ
いて説明する。
【００４４】まず、試料として上述した方法によって形
成した半導体装置を５０個用意した。また、比較のため
に、従来の技術の項において説明した、第１の従来技術
に対応する半導体装置（比較例２）と、第２の従来技術
に対応する半導体装置（比較例１）をそれぞれ５０個用
意した。
【００４５】用意した各試料を回路基板に接合し、その
すべてについて冷熱衝撃試験を行うことで接合部分にお
ける耐熱衝撃性を評価した。冷熱衝撃試験として、図５
に示すように、半導体装置を１２５℃の温度雰囲気に３
０分間晒し、その後−４０℃の温度雰囲気に３０分間晒
すのを１サイクルとして、これを１０００サイクル行っ
た。この後、それぞれの半導体装置の接合部分におい
て、破壊が発生している割合（破壊の発生率）と電気的
に導通することができなくなった割合（導通検査不可
率）を調査した。その結果を表１に示す。
【００４６】
【表１】
【００４７】表１に示すように、本実施の形態に係る半
導体装置の場合には、比較例１、２に比べて破壊の発生
率および導通検査不可率がともに小さく、耐熱衝撃性に
優れていることがわかった。
【００４８】なお、この実施の形態では、半導体装置側
の接合電極１１を凸型形状とした場合について説明した
が、図１および図２に示すように、回路基板１４側にお
いても凸状の接合電極１７を形成することで、耐熱衝撃
性が向上することがわかった。この凸状の接合電極１７
は、半導体装置側の接合電極１１と同様に、回路基板１
４上に凸部１５を形成し、その凸部１５を覆うように配
線パターン１６を形成することにより、凸部１５とその
凸部１５を覆う配線パターン１６ａとして得られる。
【００４９】また、上記実施の形態では、凸部１０とし
て略半球形状の場合を例に挙げて説明したが、略円錐形
状や、円錐形状の頂角の部分を切り取った形状でも同様
の効果が得られることがわかった。
【００５０】次に、接合電極１１に関して得られた知見
について説明する。まず、接合電極１１を構成する凸部
１０の材質に関して比較検討した結果について説明す
る。凸部の材質として、比較的剛性の高いエポキシ樹脂
と、比較的剛性の低いゴム系の材料とを適用した。そし
て、それぞれの材料からなる凸部を有する半導体装置を
作製した。得られた半導体装置について、前述した冷熱
衝撃試験を行った。試験後、各半導体装置を切断してそ
の切断面を研磨し、接合電極付近の断面構造を観察し
た。
【００５１】その結果、エポキシ樹脂を用いて凸部を形
成した半導体装置では、ハンダからなる接続部材９と接
合電極との接合部分には破綻は認められなかった。一
方、ゴム系の材料を用いて凸部を形成した半導体装置で
は、凸部１０を覆う銅めっきの配線パターン６ａに断線
が生じていることがわかった。
【００５２】次に、以上のような結果について検討す
る。まず、凸部１０をゴム系の材料により形成した半導
体装置において、接合部分に熱応力等の応力が作用する
状態を模式的に図６に示す。ゴム系の材料からなる凸部
１０は、はんだ等からなる接続部材９よりも剛性が低い
ため、応力が作用する状態では、接続部材９は塑性変形
せずに、凸部１０自身が変形することで応力を緩和させ
ようとする。このため、凸部１０を覆うように形成され
た配線パターン６ａも変形することになる。このような
応力が繰り返して作用すると、図７に示すように、配線
パターン６ａの変形した部分が金属疲労によって破綻し
てしまうことになる。
【００５３】このことから、凸部１０の材料としては、
はんだ等からなる接続部材９の剛性よりも高い剛性を有
する材料を適用することが望ましいことがわかった。
【００５４】なお、このような比較的剛性の高い材料と
してエポキシ樹脂を例に挙げたが、接続部材９の剛性よ
りも高い剛性を有する材料であれば、エポキシ樹脂に限
られるものではない。
【００５５】次に、接合電極１１（凸部１０と配線パタ
ーン６ａ）の外径と、接続部材９の外径との関係につい
て比較検討した結果について説明する。
【００５６】試料として、図８に示すように、配線パタ
ーンを含む接合電極１１の外径ｄ１が接続部材９の外径
ｄ２に略等しい半導体装置と、図９に示すように、接合
電極１１の外径ｄ１よりも接続部材９の外径ｄ２の方が
大きい半導体装置とを作製した。得られた半導体装置に
ついて、上述した冷熱衝撃試験を行った。試験後、各半
導体装置を切断してその切断面を研磨し、接合電極１１
付近の断面構造を観察した。
【００５７】その結果、接合電極１１の外径ｄ１よりも
接続部材９の外径ｄ２の方が大きい半導体装置について
は、図１０に示すように、接続部材９の外側部分におい
て亀裂２０が確認された。一方、接合電極１１の外径ｄ
１が接続部材９の外径ｄ２に略等しい半導体装置では、
そのような亀裂は確認されなかった。
【００５８】このような結果は、次のように考えられ
る。既に説明したように、接合部分が変形する際には、
接続部材の外側においてより大きな応力が作用する。接
合電極と接続部材の接触面が平坦な場合には、たとえば
図２０に示すように、接続部材の外側部分において接続
部材と接合電極とを引離すように応力が作用する。
【００５９】接合電極１１の外径ｄ１よりも接続部材９
の外径ｄ２の方が大きい半導体装置では、図１１に示す
ように、接続部材９の外側部分では接続部材９と配線パ
ターン６との接触面は平坦になっている。このため、こ
の部分では接続部材９と配線パターン６とを引離すよう
に応力が作用することになる。その結果、この部分にお
いて亀裂が生じたものと考えられる。
【００６０】このことから、接続部材９の外径ｄ２は接
合電極１１の外径ｄ１と略等しいか、接合電極１１の外
径ｄ１よりも小さいことが望ましいことがわかった。つ
まり、接続部材９は接合電極１１の領域内において接続
されていることが望ましいことがわかった。
【００６１】また、この冷熱衝撃試験により生じた破壊
は、図１１に示すように、ほとんど半導体装置のコーナ
ー部分Ａに位置する接合電極と接続部材との接合部分に
おいて発現していることがわかった。これは、熱膨張係
数の違いにより発生する歪は、実装構造の中央部から離
れたところほど大きくなるためであると考えられる。こ
のことから、半導体装置のコーナー部分Ａに位置する接
合電極だけを接続部材の側に向かって凸状とすることで
も、亀裂等の破壊を防止できる効果が得られると考えら
れる。
【００６２】以上の結果から、半導体装置の実装構造に
よれば、半導体装置を搭載した基板において、半導体装
置と基板との電気的な接続の信頼性が長期間安定して確
保できることが確認された。
【００６３】次に、接合電極１１のすそ野の角度に対す
る接合電極１１と接続部材９との接合信頼性の関係につ
いて調査した結果について説明する。
【００６４】図１２は、動作時における半導体装置の任
意の接続部分の状態を模式的に示した図である。図１２
に示すように、半導体装置の実装構造における中心位置
から半導体装置の任意の接合電極１１までの長さをＬ
１、また中心位置からこの接合電極１１と接続される回
路基板側の接合電極までの長さをＬ２、接続部材９の高
さをｈとすると、接続部分の鋭角に変形した側の角度θ
１は次の式で表される。なお、ここでは、Ｌ１＜Ｌ２と
する。
【００６５】θ１＝ｔａｎ-1[ｈ／（Ｌ２−Ｌ１）] 試料として、図１３に示すように、接合電極１１のすそ
野の角度θがθ１に等しい構造のもの（試料Ａ）、図１
４に示すように、接合電極１１のすそ野の角度θがθ１
よりもかなり小さい構造のもの（試料Ｂ）、図１５に示
すように、接合電極１１のすそ野の角度θがθ１よりも
大きい構造のもの（試料Ｃ）を、それぞれ作製した。た
だし、ここでは、０＜θ≦９０°とする。また、接合電
極１１の外径と接続部材９の外径を略等しく設定した。
【００６６】これらの試料について、上述した冷熱衝撃
試験を２０００サイクル行った。試験後、各半導体装置
の実装構造の接続部分を切断してその切断面を研磨し、
接合電極付近の断面構造を観察した。
【００６７】その結果、試料Ｂについては、図１６に示
すように、接合電極１１と接続部材９との界面に亀裂２
０が認められた。試料Ｃでは、図１７に示すように、接
続部材９の端部に変形と剥離２１が認められた。試料Ａ
では、特に亀裂等は認められなかった。
【００６８】このような結果は、次のように考えられ
る。試料Ｂではすそ野の角度が比較的小さく、図１９に
示すように、従来の実装構造に近い状態で接合電極１１
と接続部材９とが接続されているため、接続部材９が鋭
角に変形する側において接合電極１１と接続部材９とを
引離すように応力が作用するために亀裂が生じたと考え
られる。
【００６９】また、試料Ｃでは、接合電極１１と接続部
材９との界面に発生する応力に対抗する力（反力）が界
面の外側に向かって作用したこと、そして、接続部材９
の端部における厚みが薄くなって強度が低下したことに
よって変形や剥離が生じたと考えられる。
【００７０】上記説明では、実装構造における任意の接
合電極を例に挙げて説明したが、実際は、前述したよう
に、実装構造の中央部から離れたところほど歪が大きく
なり、この部分に位置する接合電極と接続部材との接合
部分において亀裂等の破壊が生じやすい。
【００７１】したがって、亀裂等の破壊を効果的に防止
するには、半導体装置の動作時において実装構造の略中
心から最も離れたところに位置する接続部材の変形角度
に実質的に等しくなるように、接合電極のすそ野の角度
θを設定することが望ましい。また、接合電極１１の曲
率を任意に設定すれば、接合電極の高さはすそ野の角度
θから必然的に決まることになる。
【００７２】今回開示された実施の形態はすべての点で
例示であって、制限的なものではないと考えられるべき
である。本発明は上記の説明ではなくて特許請求の範囲
によって示され、特許請求の範囲と均等の意味および範
囲内でのすべての変更が含まれることが意図される。
【００７３】
【発明の効果】本発明に係る半導体装置の実装構造によ
れば、温度が上昇して、基板が半導体装置に比べて熱膨
張する際に、接続部材と少なくとも一方の接合電極との
なす角度が鋭角になるように変形する側では、接続部材
と接合される面が接続部材の側に向かって凸状であるこ
とで、応力は接続部材と少なくとも一方の電極との接合
面に略平行に作用することになる。このため、その接合
電極と接合部材とを引離すように応力が作用するのを防
ぐことができ、両者の接合部分において亀裂等の破壊が
生じたり亀裂が伝播するのをなくすことができる。
【００７４】その少なくとも一方の接合電極は、半導体
装置に形成された凸状部とその凸状部を覆うように形成
された導電層とを含み、凸状部の剛性は接続部材の剛性
と実質的に同じかまたはそれよりも大きいことで、導電
層が断線するのを防止することができる。
【００７５】より具体的には、凸状部はエポキシ樹脂を
含み、接続部材ははんだを含んでいることが好ましい。
【００７６】さらに、上述した少なくとも一方の接合電
極は、半導体装置のコーナー近傍に対応する領域に配置
されていることで、亀裂が生じるのを効果的に防止する
ことができる。
【００７７】具体的には、半導体装置が基板部に実装さ
れて動作している状態において、半導体装置の略中心か
ら最も離れた位置に配置された第１の接合電極の略中心
までの長さをＬ１とし、半導体装置の略中心に対応する
半導体基板部の位置から最も離れた位置に配置された第
２の接合電極の略中心までの長さをＬ２とし、接続部材
の高さをｈとし、上述した少なくとも一方の接合電極の
すそ野の角度をθとすると、すそ野の角度θは、次の関
係、 θ＝ｔａｎ-1[ｈ／（Ｌ２−Ｌ１）] を満たしていることで、亀裂が生じたり、亀裂が伝播す
るのを効果的に防ぐことが可能になる。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る半導体装置の実装
構造の一断面図である。
【図２】 同実施の形態において、図１に示す半導体装
置の実装構造の部分拡大断面図である。
【図３】 同実施の形態において、図１に示す半導体装
置の実装構造の効果を説明するための断面模式図であ
る。
【図４】 同実施の形態において、図１に示す半導体装
置の実装構造の効果を説明するための部分拡大断面模式
図である。
【図５】 同実施の形態において、図１に示す半導体装
置の実装構造を評価するための冷熱衝撃試験の温度サイ
クルを示す図である。
【図６】 同実施の形態において、接合電極を構成する
凸部の材質の違いによる接合強度を説明するための第１
の断面模式図である。
【図７】 同実施の形態において、接合電極を構成する
凸部の材質の違いによる接合強度を説明するための第２
の断面模式図である。
【図８】 同実施の形態において、接合電極の外径の違
いによる接合強度を説明するための第１の断面模式図で
ある。
【図９】 同実施の形態において、接合電極の外径の違
いによる接合強度を説明するための第２の断面模式図で
ある。
【図１０】 同実施の形態において、接合電極の外径の
違いによる接合強度を説明するための第３の断面模式図
である。
【図１１】 同実施の形態において、図１に示された半
導体装置の下面図である。
【図１２】 同実施の形態において、半導体装置と基板
との接続部分を示す断面模式図である。
【図１３】 同実施の形態において、接合電極のすそ野
の角度の違いによる接合強度を説明するための第１の断
面模式図である。
【図１４】 同実施の形態において、接合電極のすそ野
の角度の違いによる接合強度を説明するための第２の断
面模式図である。
【図１５】 同実施の形態において、接合電極のすそ野
の角度の違いによる接合強度を説明するための第３の断
面模式図である。
【図１６】 同実施の形態において、接合電極のすそ野
の角度の違いによる接合強度を説明するための第４の断
面模式図である。
【図１７】 同実施の形態において、接合電極のすそ野
の角度の違いによる接合強度を説明するための第５の断
面模式図である。
【図１８】 従来の半導体装置の実装構造（第１の従来
技術）における問題点を説明するための第１の断面模式
図である。
【図１９】 従来の半導体装置の実装構造（第１の従来
技術）における問題点を説明するための第２の断面模式
図である。
【図２０】 従来の半導体装置の実装構造（第１の従来
技術）における問題点を説明するための第１の部分断面
模式図である。
【図２１】 従来の半導体装置の実装構造（第２の従来
技術）における問題点を説明するための部分断面模式図
である。
【符号の説明】
１ 配線部材、２ 半導体チップ、３ ワイヤ、４ 樹
脂封止部、５、８ 絶縁材、５ａ スルーホール、６、
６ａ、１６、１６ａ 配線パターン、７ 基板、７ａ
接着剤層、８ａ ダイボンディング層、９ 接続部材、
１０、１５ 凸部、１１、１７ 接合電極、１２ 電
極、１３ 内部接続部、１４ 回路基板、２０ 亀裂、
２１ 剥離。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 昌生 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 住川 雅人 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5F044 KK02 KK11 KK17 QQ02 QQ06

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置と、この半導体装置が搭載さ
    れる基板部とを電気的に接続するための半導体装置の実
    装構造であって、 前記半導体装置に形成された第１の接合電極と、 前記基板部に形成された第２の接合電極と、 前記第１の接合電極と前記第２の接合電極とに接合さ
    れ、前記第１の接合電極と前記第２の接合電極とを電気
    的に接続する接続部材とを備え、 前記第１の接合電極および前記第２の接合電極のうちの
    少なくとも一方の接合電極の前記接続部材と接合される
    面が、前記接続部材の側に向かって凸状である、半導体
    装置の実装構造。
  2. 【請求項２】 前記少なくとも一方の接合電極は、 前記半導体装置に形成された凸状部と、 前記凸状部を覆うように形成された導電層とを含み、 前記凸状部の剛性は、前記接続部材の剛性と実質的に同
    じかまたはそれよりも大きい、請求項１記載の半導体装
    置の実装構造。
  3. 【請求項３】 前記凸状部はエポキシ樹脂を含み、 前記接続部材ははんだを含む、請求項２記載の半導体装
    置の実装構造。
  4. 【請求項４】 前記少なくとも一方の接合電極は、前記
    半導体装置のコーナー近傍に対応する領域に配置されて
    いる、請求項１〜３のいずれかに記載の半導体装置の実
    装構造。
  5. 【請求項５】 前記半導体装置が前記基板部に実装され
    て動作している状態において、 前記半導体装置の略中心から最も離れた位置に配置され
    た前記第１の接合電極の略中心までの長さをＬ１とし、 前記半導体装置の略中心に対応する前記半導体基板部の
    位置から最も離れた位置に配置された前記第２の接合電
    極の略中心までの長さをＬ２とし、 前記接続部材の高さをｈとし、 前記少なくとも一方の接合電極のすそ野の角度をθとす
    ると、 前記すそ野の角度θは、 θ＝ｔａｎ-1[ｈ／（Ｌ２−Ｌ１）] を満たす、請求項１〜４のいずれかに記載の半導体装置
    の実装構造。
JP2000394721A 2000-12-26 2000-12-26 半導体装置の実装構造および半導体装置 Expired - Fee Related JP3653222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000394721A JP3653222B2 (ja) 2000-12-26 2000-12-26 半導体装置の実装構造および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000394721A JP3653222B2 (ja) 2000-12-26 2000-12-26 半導体装置の実装構造および半導体装置

Publications (2)

Publication Number Publication Date
JP2002198465A true JP2002198465A (ja) 2002-07-12
JP3653222B2 JP3653222B2 (ja) 2005-05-25

Family

ID=18860304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000394721A Expired - Fee Related JP3653222B2 (ja) 2000-12-26 2000-12-26 半導体装置の実装構造および半導体装置

Country Status (1)

Country Link
JP (1) JP3653222B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076564A (ja) * 2007-09-19 2009-04-09 Shinko Electric Ind Co Ltd 配線基板、ピン付き配線基板及びそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076564A (ja) * 2007-09-19 2009-04-09 Shinko Electric Ind Co Ltd 配線基板、ピン付き配線基板及びそれらの製造方法

Also Published As

Publication number Publication date
JP3653222B2 (ja) 2005-05-25

Similar Documents

Publication Publication Date Title
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US6573458B1 (en) Printed circuit board
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
US6774315B1 (en) Floating interposer
JP5366674B2 (ja) 実装構造体および実装方法
JP2006278913A (ja) 回路装置とその製造方法
JP2005072515A (ja) 半導体装置
KR100368776B1 (ko) 반도체 장치 및 그의 제조방법
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
US6791169B2 (en) Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
JP2002198465A (ja) 半導体装置の実装構造
JP2009298118A (ja) 記録ヘッド及び記録ヘッドの製造方法
JP4894159B2 (ja) 半導体装置及びその製造方法
JP3824545B2 (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JPH08236575A (ja) 半導体装置及びその製造方法
JPH07254632A (ja) 半導体装置及びその製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP5177910B2 (ja) 半導体装置及びその製造方法
JP3632883B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees