JP5211544B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5211544B2
JP5211544B2 JP2007122523A JP2007122523A JP5211544B2 JP 5211544 B2 JP5211544 B2 JP 5211544B2 JP 2007122523 A JP2007122523 A JP 2007122523A JP 2007122523 A JP2007122523 A JP 2007122523A JP 5211544 B2 JP5211544 B2 JP 5211544B2
Authority
JP
Japan
Prior art keywords
substrate
module
semiconductor device
potential side
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007122523A
Other languages
Japanese (ja)
Other versions
JP2008278718A (en
Inventor
幸雄 水越
善則 村上
祐樹 中島
知也 今津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2007122523A priority Critical patent/JP5211544B2/en
Publication of JP2008278718A publication Critical patent/JP2008278718A/en
Application granted granted Critical
Publication of JP5211544B2 publication Critical patent/JP5211544B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、半導体素子により電気自動車の電力変換回路等を構成する半導体装置に関する。   The present invention relates to a semiconductor device that uses a semiconductor element to constitute a power conversion circuit of an electric vehicle.

従来より、直流電源の高電位側とモータとの間に接続されるスイッチング素子と、低電位側とモータとの間に接続されるスイッチング素子を互いに異なるベース板に実装し、これら2つのベース板を同一のモジュール内に含んでインバータ回路を構成するようにした装置が知られている(例えば特許文献1参照)。この特許文献1記載の装置では、一のモジュール内に一対のベース板を並設するため、モジュール全体が略矩形状に構成される。   Conventionally, the switching element connected between the high potential side of the DC power source and the motor and the switching element connected between the low potential side and the motor are mounted on different base plates, and these two base plates are mounted. There is known an apparatus in which an inverter circuit is configured by including the same in the same module (see, for example, Patent Document 1). In the apparatus described in Patent Document 1, since a pair of base plates are arranged side by side in one module, the entire module is configured in a substantially rectangular shape.

特許第3641807号公報Japanese Patent No. 3641807

しかしながら、上記特許文献1記載の装置のようにモジュールを略矩形状に構成したのでは、例えば円筒形のモータ形状に合わせて複数のモジュールを円形領域内に配置する場合、無駄なスペースが多くなり、装置全体が大型化する。   However, if the module is configured in a substantially rectangular shape as in the apparatus described in Patent Document 1, for example, when a plurality of modules are arranged in a circular area in accordance with the shape of a cylindrical motor, useless space increases. The whole apparatus becomes large.

本発明による半導体装置は、電源の高電位側とモータとの間に接続される高電位側スイッチング素子と、前記電源の低電位側とモータとの間に接続される低電位側スイッチング素子とを有し、高電位側スイッチング素子を実装した略矩形状の第1の基板と、低電位側スイッチング素子を実装した略矩形状の第2の基板とを、少なくとも同一モジュール内に含んでインバータ回路を構成し、前記モジュール内において、第1の基板と第2の基板は、各基板の隣り合う一の辺が互いに対向するように配置されるとともに、この一の辺に沿って各基板同士がシフトして配置され、前記モジュールが円形領域内に複数設けられていることを特徴とする。
また、本発明による半導体装置は、第1の基板と第2の基板のいずれか一方の基板の一の辺に他方の基板の一の角部が接するように、一方の基板に対し他方の基板が傾斜して配置され、前記モジュールが円形領域内に複数設けられていることを特徴とする。
A semiconductor device according to the present invention includes a high potential side switching element connected between a high potential side of a power source and a motor, and a low potential side switching element connected between a low potential side of the power source and the motor. A first substrate having a substantially rectangular shape on which the high-potential side switching element is mounted and a second substrate having a substantially rectangular shape on which the low-potential side switching element is mounted. In the module, the first substrate and the second substrate are arranged so that adjacent one sides of each substrate are opposed to each other, and each substrate is shifted along the one side. disposed, said module is characterized that you have provided more than once in a circular area.
In addition, the semiconductor device according to the present invention is configured so that one corner of the other substrate is in contact with one side of one of the first substrate and the second substrate. There is disposed inclined, the module is characterized that you have provided more than once in a circular area.

本発明によれば、複数の半導体モジュールを周方向に配置する際の無駄なスペースが少なくなり、半導体モジュールを円形領域内に効率よく配置できる。   ADVANTAGE OF THE INVENTION According to this invention, the useless space at the time of arrange | positioning a several semiconductor module to the circumferential direction decreases, and a semiconductor module can be efficiently arrange | positioned in a circular area | region.

−第1の実施の形態−
以下、図1〜図5を参照して本発明による半導体装置をモータ駆動の電力変換装置として構成した場合の第1の実施の形態について説明する。
図1は、第1の実施の形態に係る半導体装置を示す図であり、とくに電気自動車に搭載される三相インバータの回路図の一部を示している。図中、P,Nは直流入力配線、U,V,Wは交流出力配線である。図1では、IGBT等の半導体スイッチング素子101〜106とダイオード201〜206を用いて直流電源110からの直流を交流に変換し、三相交流モータ120に出力する。なお、スイッチング素子101〜106はIGBTに限定されず、トランジスタやMOSFET等によっても構成できる。直流配線P,Nの間には、平滑用コンデンサ111、放電抵抗112、ラインバイパスコンデンサ113等が接続される。
-First embodiment-
A first embodiment in which a semiconductor device according to the present invention is configured as a motor-driven power conversion device will be described below with reference to FIGS.
FIG. 1 is a diagram showing the semiconductor device according to the first embodiment, and particularly shows a part of a circuit diagram of a three-phase inverter mounted on an electric vehicle. In the figure, P and N are DC input wirings, and U, V and W are AC output wirings. In FIG. 1, direct current from the direct current power source 110 is converted into alternating current using semiconductor switching elements 101 to 106 such as IGBTs and diodes 201 to 206, and output to the three-phase alternating current motor 120. Note that the switching elements 101 to 106 are not limited to IGBTs, and can be configured by transistors, MOSFETs, or the like. A smoothing capacitor 111, a discharge resistor 112, a line bypass capacitor 113, and the like are connected between the DC wirings P and N.

電源110の高電位側(ハイサイド)は、配線151、スイッチング素子101〜103および配線153を介してモータ120に接続されている。電源110の低電位側(ローサイド)は、配線152、スイッチング素子104〜106および配線153を介してモータ120に接続されている。   The high potential side (high side) of the power supply 110 is connected to the motor 120 via the wiring 151, the switching elements 101 to 103, and the wiring 153. The low potential side (low side) of the power supply 110 is connected to the motor 120 via the wiring 152, the switching elements 104 to 106 and the wiring 153.

すなわち、ハイサイドスイッチング素子101〜103のコレクタ(ドレイン)は配線151に接続され、ローサイドスイッチング素子104〜106のエミッタ(ソース)は配線152に接続されている。スイッチング素子101のエミッタおよびスイッチング素子104のコレクタはそれぞれインバータ出力用(U相)の配線153に接続され、スイッチング素子102のエミッタおよびスイッチング素子105のコレクタはそれぞれV相用の配線153に接続され、スイッチング素子103のエミッタおよびスイッチング素子106のコレクタはそれぞれW相用の配線153に接続されている。なお、スイッチング素子101〜106のゲートは、信号入出力用の端子14(図2参照)に接続されている。各スイッチング素子101〜106のコレクタ−エミッタ間にはそれぞれダイオード201〜206が逆並列に接続されている。   That is, the collectors (drains) of the high-side switching elements 101 to 103 are connected to the wiring 151, and the emitters (sources) of the low-side switching elements 104 to 106 are connected to the wiring 152. The emitter of the switching element 101 and the collector of the switching element 104 are connected to the inverter output (U-phase) wiring 153, respectively. The emitter of the switching element 102 and the collector of the switching element 105 are connected to the V-phase wiring 153, respectively. The emitter of switching element 103 and the collector of switching element 106 are each connected to wiring 153 for W phase. The gates of the switching elements 101 to 106 are connected to a signal input / output terminal 14 (see FIG. 2). Diodes 201 to 206 are connected in antiparallel between the collectors and emitters of the switching elements 101 to 106, respectively.

本実施の形態では、交流出力の各相毎に、一対のハイサイドおよびローサイドスイッチング素子(例えば101,104)と一対のダイオード(例えば201,204)を一体モジュール化して半導体モジュールを構成する。図2は、U相の回路に対応した半導体モジュール1(U相用モジュール)の平面図である。半導体モジュール1は平面視菱形の筐体として構成される。なお、V相用モジュールおよびW相用モジュールの構成も図2と同様である。   In the present embodiment, a pair of high-side and low-side switching elements (for example, 101, 104) and a pair of diodes (for example, 201, 204) are integrated into a module for each phase of AC output to constitute a semiconductor module. FIG. 2 is a plan view of the semiconductor module 1 (U-phase module) corresponding to the U-phase circuit. The semiconductor module 1 is configured as a rhombus housing in plan view. The configurations of the V-phase module and the W-phase module are the same as those in FIG.

半導体モジュール1内において、スイッチング素子101とダイオード201はそれぞれ導電性のハイサイド基板2に実装され、スイッチング素子104とダイオード204はそれぞれ導電性のローサイド基板3に実装されている。すなわち基板2の上面には、半田等の導電性接合材を介してスイッチング素子101とダイオード201の裏面の電極がそれぞれ面接合され、基板3の上面には、スイッチング素子104とダイオード204の裏面の電極がそれぞれ面接合されている。基板2,3の下方には不図示のヒートシンクが設けられ、基板2,3は絶縁体を挟んでヒートシンクに固定されている。   In the semiconductor module 1, the switching element 101 and the diode 201 are each mounted on the conductive high side substrate 2, and the switching element 104 and the diode 204 are each mounted on the conductive low side substrate 3. That is, the electrodes on the back surface of the switching element 101 and the diode 201 are bonded to the upper surface of the substrate 2 via a conductive bonding material such as solder. The electrodes on the back surface of the switching element 104 and the diode 204 are connected to the upper surface of the substrate 3. Each electrode is surface bonded. A heat sink (not shown) is provided below the substrates 2 and 3, and the substrates 2 and 3 are fixed to the heat sink with an insulator interposed therebetween.

半導体モジュール1の各側縁からは、配線151に接続されるP極用端子11、配線152に接続されるN極用端子12、配線153に接続される出力用端子13、および信号入出力用端子14がそれぞれ突設されている。これら端子11〜14と、基板2,3と、スイッチング素子101,104と、ダイオード201,204は、半導体モジュール1内にて互いにボンディングワイヤ等によって接続され、図1の回路が構成されている。   From each side edge of the semiconductor module 1, a P-pole terminal 11 connected to the wiring 151, an N-pole terminal 12 connected to the wiring 152, an output terminal 13 connected to the wiring 153, and a signal input / output Terminals 14 are provided in a protruding manner. These terminals 11 to 14, the substrates 2 and 3, the switching elements 101 and 104, and the diodes 201 and 204 are connected to each other in the semiconductor module 1 by bonding wires or the like, so that the circuit of FIG. 1 is configured.

半導体モジュール1内には、半導体チップのコレクタ,エミッタ間の短絡防止やボンディングワイヤの保護等を目的として、エポキシ樹脂等の封止材が充填されている。半導体モジュール1の中央にはモジュール取付用の貫通孔15が開口され、貫通孔15を介したボルト等により半導体モジュール1を取付可能である。なお、端子11〜13はいわゆるブスバーであり、基板2,3と一体に構成することもできる。端子11〜14の取付位置は図示した位置に限らない。   The semiconductor module 1 is filled with a sealing material such as an epoxy resin for the purpose of preventing a short circuit between the collector and emitter of the semiconductor chip and protecting the bonding wire. A through hole 15 for module attachment is opened at the center of the semiconductor module 1, and the semiconductor module 1 can be attached by a bolt or the like through the through hole 15. The terminals 11 to 13 are so-called bus bars, and can be configured integrally with the substrates 2 and 3. The attachment positions of the terminals 11 to 14 are not limited to the illustrated positions.

本実施の形態の特徴的構成について説明する。図2に示すように本実施の形態では、同一形状である略矩形状の基板2,3の隣り合う長手方向の辺2a,3aを互いに対向させるとともに、この辺2a,3aに沿って基板2,3を互いにオフセットして配置している。このようにして構成された半導体モジュール1は、例えば略円筒形状のモータ120のケーシングの側面に取り付けられる。半導体モジュール1の取付例を図3に示す。図3では、U相用モジュール1U、V相用モジュール1V、W相用モジュール1Wを周方向に放射状に配置している。各モジュール1は円形領域を相数3で分割した中心角120°の扇形の内側に収められている。   A characteristic configuration of the present embodiment will be described. As shown in FIG. 2, in the present embodiment, adjacent rectangular sides 2a and 3a of substantially rectangular substrates 2 and 3 having the same shape are opposed to each other, and the substrates 2 and 2a are arranged along the sides 2a and 3a. 3 are offset from each other. The semiconductor module 1 configured in this manner is attached to the side surface of the casing of the substantially cylindrical motor 120, for example. An example of mounting the semiconductor module 1 is shown in FIG. In FIG. 3, the U-phase module 1U, the V-phase module 1V, and the W-phase module 1W are radially arranged in the circumferential direction. Each module 1 is housed inside a sector having a central angle of 120 ° obtained by dividing a circular region by the number of phases 3.

このように基板2,3をオフセットした各半導体モジュール1を周方向に配置すると、モジュール全体を図の点線で示す円4の内側に収めることができ、電力変換装置全体を小型化することができる。これに対し、図4に示すように単に基板2,3を並設して半導体モジュール100を構成した場合には、半導体モジュール100を周方向に配置すると無駄なスペースが多くなり、全体の外径が大きくなるため、装置全体を小型化することが困難である。   When the semiconductor modules 1 with the substrates 2 and 3 offset in this manner are arranged in the circumferential direction, the entire module can be accommodated inside a circle 4 indicated by a dotted line in the figure, and the entire power conversion device can be reduced in size. . On the other hand, when the semiconductor module 100 is configured by simply arranging the substrates 2 and 3 side by side as shown in FIG. 4, if the semiconductor module 100 is arranged in the circumferential direction, a wasteful space is increased, and the entire outer diameter is increased. Therefore, it is difficult to downsize the entire apparatus.

図5は、図3に示した半導体モジュール1の詳細を示す図である。各基板2,3の長手方向の長さをa,短手方向の長さをb,オフセット長をcとし、基板2,3の角部をそれぞれd21〜d24,d31〜d34とする。基板2の角部d21をモータ120の中心Oに併せて配置する。このとき、中心Oから半導体モジュール1の端部d23,d33,d34までの長さL1〜L3は、それぞれ次式(I)〜(III)のようになる。
L1=√(a+b) ・・・(I)
L2=√((a−c)+(2b)) ・・・(II)
L3=√(c+(2b)) ・・・(III)
FIG. 5 is a diagram showing details of the semiconductor module 1 shown in FIG. The lengths of the substrates 2 and 3 in the longitudinal direction are a, the length in the short direction is b, the offset length is c, and the corners of the substrates 2 and 3 are d21 to d24 and d31 to d34, respectively. The corner portion d21 of the substrate 2 is disposed along the center O of the motor 120. At this time, the lengths L1 to L3 from the center O to the ends d23, d33, and d34 of the semiconductor module 1 are respectively expressed by the following equations (I) to (III).
L1 = √ (a 2 + b 2 ) (I)
L2 = √ ((ac) 2 + (2b) 2 ) (II)
L3 = √ (c 2 + (2b) 2 ) (III)

上式において、L1は基板2,3のサイズのみで定まるのに対し、L2、L3はオフセット長cをパラメータとして定まる。そこで、L2,L3がL1よりも短くなるようにオフセット長cを決定することで、装置全体の外径を小さくすることができ、小型化が可能になる。この場合、c<a/2のときL2>L3、c=a/2のときL2=L3、c>a/2のときL2<L3となる。   In the above equation, L1 is determined only by the sizes of the substrates 2 and 3, whereas L2 and L3 are determined using the offset length c as a parameter. Therefore, by determining the offset length c so that L2 and L3 are shorter than L1, the outer diameter of the entire apparatus can be reduced, and downsizing is possible. In this case, L2> L3 when c <a/2, L2=L3 when c=a/2, and L2<L3 when c> a / 2.

ここで、半導体モジュール1を120°の扇形の内側に収めるためには、c/b=tan30°よりc=b/√3とする必要がある。この関係を用いて基板2,3のアスペクト比を決定できる。例えばL1=L2とするためのアスペクト比はa:b=5:√3となる。これにより装置を小型化する基板2,3のアスペクト比を求めることができる。   Here, in order to fit the semiconductor module 1 inside the 120 ° sector, it is necessary to set c = b / √3 from c / b = tan 30 °. Using this relationship, the aspect ratio of the substrates 2 and 3 can be determined. For example, the aspect ratio for setting L1 = L2 is a: b = 5: √3. As a result, the aspect ratio of the substrates 2 and 3 for downsizing the apparatus can be obtained.

このように第1の実施の形態では、基板2,3を互いにオフセットして半導体モジュール1の外形、輪郭を構成したので、複数の半導体モジュール1を円形領域内に効率よく配置することができ、装置全体を小型化することができる。各モジュール1が中心角120°の扇形の範囲内に収まるように基板2,3のサイズa,bおよびオフセット長cを設定するので、半導体モジュール1の形状を容易に最適化できる。周方向に3個のモジュール1を配置する場合には、c=b/√3を満たすように基板2,3のオフセット長cを定めればよいので、設計が容易である。   As described above, in the first embodiment, since the substrates 2 and 3 are offset from each other to configure the outer shape and contour of the semiconductor module 1, a plurality of semiconductor modules 1 can be efficiently arranged in a circular region. The entire apparatus can be reduced in size. Since the sizes a and b and the offset length c of the substrates 2 and 3 are set so that each module 1 falls within a fan-shaped range with a central angle of 120 °, the shape of the semiconductor module 1 can be easily optimized. When three modules 1 are arranged in the circumferential direction, the design is easy because the offset length c of the substrates 2 and 3 is determined so as to satisfy c = b / √3.

−第2の実施の形態−
図6,7を参照して本発明による半導体装置の第2の実施の形態について説明する。
第1の実施の形態では、基板2,3を互いにオフセットして半導体モジュール1を構成したが、第2の実施の形態では、一方の基板2に対し他方の基板3を傾けて配置して半導体モジュール1を構成する。なお、以下では第1の実施の形態との相違点を主に説明する。
-Second Embodiment-
A second embodiment of the semiconductor device according to the present invention will be described with reference to FIGS.
In the first embodiment, the semiconductor modules 1 are configured by offsetting the substrates 2 and 3 from each other. However, in the second embodiment, the semiconductor substrate 1 is arranged by tilting the other substrate 3 with respect to one substrate 2. Module 1 is configured. In the following description, differences from the first embodiment will be mainly described.

図6は、第2の実施の形態に係る半導体モジュール1の取付例を示す図であり、図7は、この半導体モジュール1の詳細を示す図である。なお、半導体モジュール1の平面図は図6に示したのと同様であるため、図示を省略する。図7に示すように第2の実施の形態では、基板2の長手方向の辺に基板3の角部d32を接して設け、基板2に対して基板3を傾ける。この際、基板2の短手側の辺の両端部d22,d23と基板3の長手側の辺の両端部d33,d34を、Oを中心とした同一の円4上に位置させる。なお、基板2と基板3の配置を反対にしてもよい。   FIG. 6 is a view showing an example of attachment of the semiconductor module 1 according to the second embodiment, and FIG. 7 is a view showing details of the semiconductor module 1. The plan view of the semiconductor module 1 is the same as that shown in FIG. As shown in FIG. 7, in the second embodiment, the corner portion d <b> 32 of the substrate 3 is provided in contact with the longitudinal side of the substrate 2, and the substrate 3 is tilted with respect to the substrate 2. At this time, both end portions d22 and d23 of the short side of the substrate 2 and both end portions d33 and d34 of the long side of the substrate 3 are positioned on the same circle 4 centered on O. The arrangement of the substrate 2 and the substrate 3 may be reversed.

この場合、図7の点d24,d32,d31を結んだ三角形は頂角が120°の二等辺三角形であり、基板2に対する基板3の傾斜角は30°となる。この二等辺三角形を小さくすることで、装置の小型化が可能となる。ここで、点d24〜d23の長さL4はaであり、基板2,3のサイズによって定まる。一方、点d24〜d33の長さL5は、次式(IV)で表される。
L2=√((a/2√3+b)+(a/2)) ・・・(IV)
したがって、L5≦L4となるように基板2,3を配置すればよく、例えばL4=L5とすると、a:b=√3:1となり、これにより装置を小型化できる基板2,3のアスペクト比を求めることができる。
In this case, the triangle connecting the points d24, d32, and d31 in FIG. 7 is an isosceles triangle having an apex angle of 120 °, and the inclination angle of the substrate 3 with respect to the substrate 2 is 30 °. By reducing the isosceles triangle, the apparatus can be downsized. Here, the length L4 of the points d24 to d23 is a and is determined by the size of the substrates 2 and 3. On the other hand, the length L5 of the points d24 to d33 is expressed by the following formula (IV).
L2 = √ ((a / 2√3 + b) 2 + (a / 2) 2 ) (IV)
Therefore, the substrates 2 and 3 may be arranged so as to satisfy L5 ≦ L4. For example, if L4 = L5, a: b = √3: 1 is obtained, whereby the aspect ratio of the substrates 2 and 3 can be reduced. Can be requested.

このように第2の実施の形態では、基板3を基板2に対して傾斜して配置したので、複数の半導体モジュール1を円形領域内に効率よく配置することができ、装置全体を小型化することができる。基板2の短手側両端部d22,d23と基板3の長手側両端部d33,d34が同一円上に位置するように半導体モジュール1を構成し、円4の内側に装置全体を収めるようにしたので、モジュール1の形状を容易に最適化できる。周方向に3個のモジュール1を配置する場合には、基板2に対する基板3のなす角が30°となるように基板2,3を配置すればよいので、設計が容易である。   As described above, in the second embodiment, since the substrate 3 is arranged to be inclined with respect to the substrate 2, a plurality of semiconductor modules 1 can be efficiently arranged in a circular region, and the entire apparatus is reduced in size. be able to. The semiconductor module 1 is configured such that the short-side ends d22 and d23 of the substrate 2 and the long-side ends d33 and d34 of the substrate 3 are located on the same circle, and the entire apparatus is placed inside the circle 4. Therefore, the shape of the module 1 can be easily optimized. When three modules 1 are arranged in the circumferential direction, the substrates 2 and 3 may be arranged so that the angle formed by the substrate 3 with respect to the substrate 2 is 30 °, so that the design is easy.

以上では、3相インバータのモジュール1を円筒形状のモータ120の側面に配置する例について説明したが、3相以外とすることもできる。その一例を図8,9に示す。図8,9は9相インバータの例であり、9個の半導体モジュール1をモータ120の側面において周方向に配置している。なお、図8は基板2,3をオフセットさせたものであり、図3に対応する。図9は基板2に対して基板3を傾斜させたものであり、図6に対応する。本実施の形態では、基板2,3をオフセットまたは傾斜してモジュール1を構成しているので、インバータを多相化した場合にも、各モジュール1を円形領域内に効率よく配置することができる。   The example in which the module 1 of the three-phase inverter is arranged on the side surface of the cylindrical motor 120 has been described above, but it may be other than three-phase. An example is shown in FIGS. 8 and 9 are examples of a nine-phase inverter, and nine semiconductor modules 1 are arranged in the circumferential direction on the side surface of the motor 120. 8 is obtained by offsetting the substrates 2 and 3, and corresponds to FIG. FIG. 9 shows the substrate 3 inclined with respect to the substrate 2, and corresponds to FIG. In the present embodiment, the modules 1 are configured by offsetting or tilting the substrates 2 and 3, so that each module 1 can be efficiently arranged in a circular region even when the inverter is multiphased. .

この場合、図9に示す例では、単一の半導体モジュール1の全部を含む扇形の最小領域内に、周方向に隣り合う他のモジュール1の端部1c、1dが配置されるので、隣接するモジュール1との干渉を避けつつ、高密度にモジュール1を配置できる。図7では、周方向に3個のモジュール1を配置しており、周方向の分割数が3であるので、基板2に対して基板3を30°だけ傾斜させるようにしたが、任意の分割数Nに対しては、θ=(180−360/N)/2あるいはθ=(360/N)/2を満たす傾斜角θで基板3を傾斜させればよい。   In this case, in the example shown in FIG. 9, the end portions 1 c and 1 d of other modules 1 adjacent in the circumferential direction are arranged in the sector-shaped minimum region including all of the single semiconductor module 1. The module 1 can be arranged with high density while avoiding interference with the module 1. In FIG. 7, since three modules 1 are arranged in the circumferential direction and the number of divisions in the circumferential direction is 3, the substrate 3 is inclined by 30 ° with respect to the substrate 2. For the number N, the substrate 3 may be inclined at an inclination angle θ that satisfies θ = (180-360 / N) / 2 or θ = (360 / N) / 2.

なお、上記実施の形態(図3,5)では、基板2,3をオフセットして半導体モジュール1を構成し、各モジュール1を中心角120°の扇形の領域内に配置するようにしたが、インバータ回路の相数以上で周方向に分割した扇形の領域内にモジュール1を収容するのであれば、扇形の中心角は120°以外であってもよい。この場合、周方向の分割数をNとするとき、c=b・|tan((360/N)−90)|を満たすようにオフセット長cを設定することが好ましい。   In the above embodiment (FIGS. 3 and 5), the semiconductor modules 1 are configured by offsetting the substrates 2 and 3, and each module 1 is arranged in a fan-shaped region having a central angle of 120 °. As long as the module 1 is accommodated in a fan-shaped region divided in the circumferential direction by the number of phases of the inverter circuit, the central angle of the fan may be other than 120 °. In this case, it is preferable to set the offset length c so as to satisfy c = b · | tan ((360 / N) −90) |, where N is the number of divisions in the circumferential direction.

上記実施の形態では、高電位側スイッチング素子101を実装する基板2と低電位側スイッチング素子104を実装する基板3を同一形状としたが、同一形状でなくてもよく、モータ120の側面以外にモジュール1を配置してもよい。したがって、図7では、基板3,4の端部d22,d23,d33,d34を同一円上に配置するようにしたが、必ずしも同一円上になくてもよい。モジュール1内のダイオード201〜206をフライホイールダイオードとしないで寄生ダイオードとしてもよく、半導体装置の回路構成は図1のものに限らない。すなわち、本発明の特徴、機能を実現できる限り、本発明は実施の形態の半導体装置に限定されない。   In the above embodiment, the substrate 2 on which the high-potential side switching element 101 is mounted and the substrate 3 on which the low-potential side switching element 104 is mounted have the same shape. Module 1 may be arranged. Accordingly, in FIG. 7, the end portions d22, d23, d33, and d34 of the substrates 3 and 4 are arranged on the same circle, but they need not necessarily be on the same circle. The diodes 201 to 206 in the module 1 may be parasitic diodes instead of flywheel diodes, and the circuit configuration of the semiconductor device is not limited to that shown in FIG. In other words, the present invention is not limited to the semiconductor device of the embodiment as long as the features and functions of the present invention can be realized.

本発明の第1の実施の形態に係る半導体装置の回路図。1 is a circuit diagram of a semiconductor device according to a first embodiment of the present invention. 第1の実施の形態に係る半導体モジュールの平面図。The top view of the semiconductor module which concerns on 1st Embodiment. 図2の半導体モジュールの取付例を示す図。The figure which shows the example of attachment of the semiconductor module of FIG. 図3と比較した他の半導体モジュールの取付例を示す図。The figure which shows the example of attachment of the other semiconductor module compared with FIG. 図3の詳細を示す図。The figure which shows the detail of FIG. 第2の実施の形態に係る半導体モジュールの取付例を示す図。The figure which shows the example of attachment of the semiconductor module which concerns on 2nd Embodiment. 図6の詳細を示す図。The figure which shows the detail of FIG. 図3の変形例を示す図。The figure which shows the modification of FIG. 図6の変形例を示す図。The figure which shows the modification of FIG.

符号の説明Explanation of symbols

1 半導体モジュール
2,3 基板
101〜106 スイッチング素子
201〜206 ダイオード
c オフセット長
θ 傾斜角
DESCRIPTION OF SYMBOLS 1 Semiconductor module 2, 3 Board | substrates 101-106 Switching element 201-206 Diode c Offset length (theta) Inclination angle

Claims (8)

電源の高電位側とモータとの間に接続される高電位側スイッチング素子と、
前記電源の低電位側とモータとの間に接続される低電位側スイッチング素子とを有し、
前記高電位側スイッチング素子を実装した略矩形状の第1の基板と、
前記低電位側スイッチング素子を実装した略矩形状の第2の基板とを、少なくとも同一モジュール内に含んでインバータ回路を構成する半導体装置において、
前記モジュール内において、前記第1の基板と前記第2の基板は、各基板の隣り合う一の辺が互いに対向するように配置されるとともに、この一の辺に沿って各基板同士がシフトして配置され
前記モジュールが円形領域内に複数設けられていることを特徴とする半導体装置。
A high potential side switching element connected between the high potential side of the power source and the motor;
A low potential side switching element connected between the low potential side of the power source and the motor;
A first substrate having a substantially rectangular shape on which the high-potential side switching element is mounted;
In a semiconductor device comprising an inverter circuit including at least the second substrate having a substantially rectangular shape on which the low potential side switching element is mounted in the same module,
In the module, the first substrate and the second substrate are arranged so that adjacent one sides of each substrate face each other, and the substrates shift along the one side. Arranged ,
The module semiconductor device characterized that you have provided more than once in a circular area.
請求項1に記載の半導体装置において、
前記モジュールは、少なくともインバータ回路の相数に対応した数だけ設けられ、
各モジュールは、前記円形領域をインバータ回路の相数以上で周方向に分割した略扇形の領域内にそれぞれ全部が収容されることを特徴とする半導体装置。
The semiconductor device according to claim 1,
The module is provided in a number corresponding to at least the number of phases of the inverter circuit,
Each module, a semiconductor device, wherein a total each of which is housed in the circular area of the region of the substantially fan-shaped divided circumferentially or number of phases of the inverter circuit.
請求項2に記載の半導体装置において、
前記第1の基板と前記第2の基板は同一寸法であって、前記一の辺は各基板の長手方向の辺であり、
前記基板のシフト量をC、円形領域の周方向の分割数をN、各基板の短手方向の辺の長さをXとするとき、
C=X・|tan((360/N)−90)|
を満たすように各基板が設けられることを特徴とする半導体装置。
The semiconductor device according to claim 2,
The first substrate and the second substrate have the same dimensions, and the one side is a side in the longitudinal direction of each substrate,
When the shift amount of the substrate is C, the number of divisions in the circumferential direction of the circular region is N, and the length of the side in the short direction of each substrate is X,
C = X · | tan ((360 / N) −90) |
Each of the substrates is provided so as to satisfy the above.
電源の高電位側とモータとの間に接続される高電位側スイッチング素子と、
前記電源の低電位側とモータとの間に接続される低電位側スイッチング素子とを有し、
前記高電位側スイッチング素子を実装した略矩形状の第1の基板と、
前記低電位側スイッチング素子を実装した略矩形状の第2の基板とを、少なくとも同一モジュール内に含んでインバータ回路を構成する半導体装置において、
前記モジュール内において、前記第1の基板と前記第2の基板のいずれか一方の基板の一の辺に他方の基板の一の角部が接するように、一方の基板に対し他方の基板が傾斜して配置され
前記モジュールが円形領域内に複数設けられていることを特徴とする半導体装置。
A high potential side switching element connected between the high potential side of the power source and the motor;
A low potential side switching element connected between the low potential side of the power source and the motor;
A first substrate having a substantially rectangular shape on which the high-potential side switching element is mounted;
In a semiconductor device comprising an inverter circuit including at least the second substrate having a substantially rectangular shape on which the low potential side switching element is mounted in the same module,
In the module, the other substrate is inclined with respect to one substrate so that one corner of the other substrate is in contact with one side of either the first substrate or the second substrate. Arranged ,
The module semiconductor device characterized that you have provided more than once in a circular area.
請求項4に記載の半導体装置において、
前記モジュールは、少なくともインバータ回路の相数以上に対応した数だけ設けられ、
各モジュールは、前記円形領域を周方向に分割した略扇形の領域内にそれぞれ収容されるとともに、
一のモジュールの全部を収容する最小の扇形の領域内に、周方向に隣り合う他のモジュールの端部が配置されることを特徴とする半導体装置。
The semiconductor device according to claim 4,
The module is provided in a number corresponding to at least the number of phases of the inverter circuit,
Each module, while being housed respectively in said circular area was divided in the circumferential direction substantially fan-shaped area,
A semiconductor device, characterized in that an end portion of another module adjacent in the circumferential direction is arranged in a minimum fan-shaped region that accommodates all of one module.
請求項5に記載の半導体装置において、
前記一方の基板に対する前記他方の基板の傾斜角をθ、円形領域の周方向の分割数をNとするとき、
θ=(180−360/N)/2
を満たすように各基板が配置されることを特徴とする半導体装置。
The semiconductor device according to claim 5,
When the inclination angle of the other substrate with respect to the one substrate is θ and the number of divisions in the circumferential direction of the circular region is N,
θ = (180-360 / N) / 2
A semiconductor device, wherein each substrate is arranged so as to satisfy
請求項5に記載の半導体装置において、
前記一方の基板に対する前記他方の基板の傾斜角をθ、円形領域の周方向の分割数をNとするとき、
θ=(360/N)/2
を満たすように各基板が配置されることを特徴とする半導体装置。
The semiconductor device according to claim 5,
When the inclination angle of the other substrate with respect to the one substrate is θ and the number of divisions in the circumferential direction of the circular region is N,
θ = (360 / N) / 2
A semiconductor device, wherein each substrate is arranged so as to satisfy
請求項5〜7のいずれか1項に記載の半導体装置において、
前記第1の基板と前記第2の基板は同一寸法であって、前記一の辺は前記一方の基板の長手方向の辺であり、
前記各モジュールにおける前記一方の基板の短手方向の辺の両端部と、前記他方の基板の前記一の端部を含まない長手方向の辺の両端部とが、同一円上に位置するように各基板が設けられることを特徴とする半導体装置。
The semiconductor device according to any one of claims 5 to 7,
The first substrate and the second substrate have the same dimensions, and the one side is a longitudinal side of the one substrate,
Both ends of the short side of the one substrate in each module and both ends of the long side not including the one end of the other substrate are positioned on the same circle. A semiconductor device, wherein each substrate is provided.
JP2007122523A 2007-05-07 2007-05-07 Semiconductor device Active JP5211544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007122523A JP5211544B2 (en) 2007-05-07 2007-05-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007122523A JP5211544B2 (en) 2007-05-07 2007-05-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008278718A JP2008278718A (en) 2008-11-13
JP5211544B2 true JP5211544B2 (en) 2013-06-12

Family

ID=40056025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007122523A Active JP5211544B2 (en) 2007-05-07 2007-05-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5211544B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888010B2 (en) * 2012-03-08 2016-03-16 日産自動車株式会社 Inverter module
JP6104616B2 (en) * 2013-01-24 2017-03-29 スタンレー電気株式会社 LED module
JP6821317B2 (en) * 2016-03-30 2021-01-27 住友重機械工業株式会社 Semiconductor circuit
JP6647407B2 (en) * 2016-08-04 2020-02-14 三菱電機株式会社 Electric motors and air conditioners

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4007566C2 (en) * 1990-03-09 1998-07-16 Siemens Ag Power amplifier for feeding an inductance with switched transistors
JP3997730B2 (en) * 2001-06-20 2007-10-24 株式会社日立製作所 Power conversion apparatus and moving body equipped with the same
JP2004032863A (en) * 2002-06-24 2004-01-29 Hitachi Unisia Automotive Ltd Electric machine with inverter
JP3975162B2 (en) * 2002-12-20 2007-09-12 トヨタ自動車株式会社 Inverter device and motor-integrated inverter device using the same
JP3972855B2 (en) * 2003-04-11 2007-09-05 トヨタ自動車株式会社 Inverter module
JP4033052B2 (en) * 2003-06-23 2008-01-16 松下電器産業株式会社 Control unit integrated compressor and air conditioner
JP2008099460A (en) * 2006-10-13 2008-04-24 Nissan Motor Co Ltd Power conversion equipment

Also Published As

Publication number Publication date
JP2008278718A (en) 2008-11-13

Similar Documents

Publication Publication Date Title
US9685879B2 (en) Power semiconductor module and power conversion device
JP3501685B2 (en) Power converter
JP3484122B2 (en) Power converter
JP6836201B2 (en) Power converter
JP4660214B2 (en) Power semiconductor device
JP5550225B2 (en) Circuit equipment
JP2008193779A (en) Semiconductor module
JP6029288B2 (en) Power module
JP5285348B2 (en) Circuit equipment
JP4538474B2 (en) Inverter device
JP2006197735A (en) Inverter
JP5211544B2 (en) Semiconductor device
JP4687414B2 (en) Power semiconductor module
JP6123722B2 (en) Semiconductor device
JP5347565B2 (en) Power conversion unit
JP4296960B2 (en) Power converter
EP2779811A1 (en) Drive circuit device
CN110739294B (en) Power module structure
JP2010016924A (en) Power semiconductor module and semiconductor power conversion device equipped with the same
JP2015053410A (en) Semiconductor module
JP2020092518A (en) Electric power conversion system
JP4246040B2 (en) Semiconductor device package
JP2011036015A (en) Power converter
JP4479365B2 (en) Semiconductor device
JP3819838B2 (en) Semiconductor device and power conversion device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3