JP5199392B2 - システムクロック監視装置およびモータ制御システム - Google Patents
システムクロック監視装置およびモータ制御システム Download PDFInfo
- Publication number
- JP5199392B2 JP5199392B2 JP2010541965A JP2010541965A JP5199392B2 JP 5199392 B2 JP5199392 B2 JP 5199392B2 JP 2010541965 A JP2010541965 A JP 2010541965A JP 2010541965 A JP2010541965 A JP 2010541965A JP 5199392 B2 JP5199392 B2 JP 5199392B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- monitoring
- circuit
- system clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012806 monitoring device Methods 0.000 title claims description 29
- 238000012544 monitoring process Methods 0.000 claims description 137
- 230000010355 oscillation Effects 0.000 claims description 28
- 230000005856 abnormality Effects 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Description
システムクロックに基づいたシステム制御クロックによって駆動される電気システムに搭載されて、前記システムクロックとは別系統から供給される監視用クロックに基づいて前記システムクロックの周波数異常を監視するシステムクロック監視装置であって、
前記システム制御クロックの周波数変化を伴う前記電気システムの状態変更の有無を判別するモード判別回路と、
前記モード判別回路の判別結果に基づいて前記システム制御クロックを前記システムクロックから前記監視用クロックに切り替えるクロック切替回路と、
を備える。
前記モード判別回路は、前記状態変更を検出すると、前記クロック切替回路で前記システム制御クロックを前記システムクロックから前記監視用クロックに切り替えさせたうえで、当該状態変更の開始タイミングから終了タイミングに至る期間では当該システムクロック監視装置のシステムクロック監視動作を停止させ、前記終了タイミングになると前記クロック切替回路で前記システム制御クロックを前記監視用クロックから周波数変化後の前記システムクロックに切り替えさせたうえで、前記システムクロック監視動作を再開させる、
という態様がある。
前記クロック切替回路は、前記システムクロックと前記監視用クロックとの間の相互切り替えにおいて、前記システムクロックの周期と前記監視用クロックの周期とのうちで短い方の周期よりも短い周期を有するシステム制御クロックは発生させないように同期制御されている、
という態様がある。
前記監視用クロックを生成する内蔵発振回路と、
前記内蔵発振回路で生成する前記監視用クロックの周波数制御を行う周波数補正回路と、
をさらに備える、
という態様がある。
モータと、
システムクロックに基づいたシステム制御クロックに基づいて前記モータの回転数を制御するインバータ装置と、
前記インバータ装置を制御するインバータ制御用マイクロコンピュータと、
を備え、
前記インバータ制御用マイクロコンピュータは、前記システムクロックとは別系統から供給される監視用クロックに基づいて前記システムクロックの周波数異常を監視する本発明のシステムクロック監視装置を有しており、前記システムクロック監視装置によるシステムクロックの周波数異常検知に基づいて、前記モータを安全な状態に制御する。
図1は本発明の実施の形態1におけるシステムクロック監視装置を搭載した電気システム100の構成図である。本実施の形態の電気システム100が有するシステムクロック監視装置は、クロックジェネレータ1とクロック切替回路2とモード判別回路3とCPU/周辺回路11とカウンタ12と記憶回路13と比較回路14とを備える。
・CPU/周辺回路11によってなされるクロック設定やモード変更を検知すると、クロック切替回路2を制御してシステム制御クロックCK1を周波数変化のあるシステムクロックCK0から安定性のある監視用クロックCK2に切り替える機能と、
・カウンタ12と比較回路14とを制御してシステムクロックCK0のパルス数カウント動作と期待値比較動作とのシステムクロック監視動作とを停止する機能と、
・記憶回路13を制御してその期待値Exをクロック設定またはモード変更後の期待値に変更する機能と、
を有する。
(2)次に、クロック変更時にシステムクロックソースが不意に停止してしまった場合の動作を図3を参照して説明する。
図4は本発明の実施の形態2におけるシステムクロック監視装置を搭載した電気システム200の構成図である。図4において、実施の形態1の図1におけるのと同じ符号は同一構成要素を示している。本実施の形態に特有の構成は、次のとおりである。
次に本発明の実施の形態3について説明する。本実施の形態はモータ制御システムに関するものである。図6は産業用途、家電用途に幅広く採用されているモータ制御システムの構成図である。本実施の形態のモータ制御システムは、AC電源21と、コンバータ回路22と、インバータ回路23と、インバータ回路23を構成するスイッチング素子(IGBT素子)24と、インバータ制御用マイクロコンピュータコン25と、3相モータ26とを備える。
2 クロック切替回路
3 モード判別回路
4 内蔵発振回路
5 周波数補正回路
11 CPU及び周辺回路
12 カウンタ回路
13 記憶回路
14 比較回路
21 AC電源
22 コンバータ回路
23 インバータ回路
24 スイッチング素子
25 インバータ制御用マイコン
26 3相モータ
100,200 システムクロック監視装置搭載のシステム
A システムクロック監視装置
CS システムクロックソース
CK0 システムクロック
CK1 システム制御クロック
CK2 監視用クロック
PN システムクロックパルス数
Ex システムクロックパルス数の期待値
Sa 異常検出信号
U1 U相出力+
U2 U相出力−
V1 V相出力+
V2 V相出力−
W1 W相出力+
W2 W相出力−
Claims (7)
- システムクロックに基づいたシステム制御クロックによって駆動される電気システムに搭載されて、前記システムクロックとは別系統から供給される監視用クロックに基づいて前記システムクロックの周波数異常を監視するシステムクロック監視装置であって、
前記システム制御クロックの周波数変化を伴う前記電気システムの状態変更の有無を判別するモード判別回路と、
前記モード判別回路の判別結果に基づいて前記システム制御クロックを前記システムクロックから前記監視用クロックに切り替えるクロック切替回路と、
を備え、
前記モード判別回路は、前記状態変更を検出すると、前記クロック切替回路で前記システム制御クロックを前記システムクロックから前記監視用クロックに切り替えさせたうえで、当該状態変更の開始タイミングから終了タイミングに至る期間では当該システムクロック監視装置のシステムクロック監視動作を停止させ、前記終了タイミングになると前記クロック切替回路で前記システム制御クロックを前記監視用クロックから周波数変化後の前記システムクロックに切り替えさせたうえで、前記システムクロック監視動作を再開させる、
システムクロック監視装置。 - 前記クロック切替回路は、前記システムクロックと前記監視用クロックとの間の相互切り替えにおいて、前記システムクロックの周期と前記監視用クロックの周期とのうちで短い方の周期よりも短い周期を有するシステム制御クロックは発生させないように同期制御されている、
請求項1のシステムクロック監視装置。 - 前記クロック切替回路は、クロック変更前のクロックH区間でクロックの切り替えを開始し、クロック変更後のクロックH区間でクロック出力を開始する、
請求項2のシステムクロック監視装置。 - 前記監視用クロックを生成する内蔵発振回路と、
前記内蔵発振回路で生成する前記監視用クロックの周波数制御を行う周波数補正回路と、
をさらに備える、
請求項1のシステムクロック監視装置。 - 前記周波数補正回路は、前記クロック切替回路が前記監視用クロックを選択しているときは、前記システムクロックと同じ周波数の監視用クロックを出力するように前記内蔵発振回路を制御する、
請求項4のシステムクロック監視装置。 - 前記クロック切替回路は、前記システムクロックと前記監視用クロックとの切り替えをソフトウェアにて制御するように構成されている、
請求項1のシステムクロック監視装置。 - モータと、
システムクロックに基づいたシステム制御クロックに基づいて前記モータの回転数を制御するインバータ装置と、
前記インバータ装置を制御するインバータ制御用マイクロコンピュータと
を備え、
前記インバータ制御用マイクロコンピュータは、前記システムクロックとは別系統から供給される監視用クロックに基づいて前記システムクロックの周波数異常を監視する請求項1のシステムクロック監視装置を有しており、前記システムクロック監視装置によるシステムクロックの周波数異常検知に基づいて、前記モータを安全な状態に制御する、
モータ制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010541965A JP5199392B2 (ja) | 2008-12-08 | 2009-10-05 | システムクロック監視装置およびモータ制御システム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312231 | 2008-12-08 | ||
JP2008312231 | 2008-12-08 | ||
PCT/JP2009/005155 WO2010067495A1 (ja) | 2008-12-08 | 2009-10-05 | システムクロック監視装置およびモータ制御システム |
JP2010541965A JP5199392B2 (ja) | 2008-12-08 | 2009-10-05 | システムクロック監視装置およびモータ制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010067495A1 JPWO2010067495A1 (ja) | 2012-05-17 |
JP5199392B2 true JP5199392B2 (ja) | 2013-05-15 |
Family
ID=42242493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010541965A Active JP5199392B2 (ja) | 2008-12-08 | 2009-10-05 | システムクロック監視装置およびモータ制御システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8638154B2 (ja) |
JP (1) | JP5199392B2 (ja) |
WO (1) | WO2010067495A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9672135B2 (en) * | 2015-11-03 | 2017-06-06 | Red Hat, Inc. | System, method and apparatus for debugging of reactive applications |
WO2018012417A1 (ja) | 2016-07-11 | 2018-01-18 | 株式会社デンソー | モータ制御装置、モータ駆動システム、及び、モータ制御方法 |
JP7121610B2 (ja) * | 2018-09-14 | 2022-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその制御方法 |
TWI779930B (zh) * | 2021-11-18 | 2022-10-01 | 新唐科技股份有限公司 | 時脈監控電路、微控制器,及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876877A (ja) * | 1994-09-06 | 1996-03-22 | Fujitsu Ltd | 異常発振検出回路 |
JPH10124167A (ja) * | 1996-10-17 | 1998-05-15 | Miyagi Oki Denki Kk | システムクロック切り換え装置 |
JP2002296309A (ja) * | 2001-03-29 | 2002-10-09 | Nec Eng Ltd | 周波数異常検出回路およびそれに用いる異常検出値設定回路 |
JP2006287736A (ja) * | 2005-04-01 | 2006-10-19 | Nec Electronics Corp | 検出回路及び半導体装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2643146B2 (ja) * | 1987-05-14 | 1997-08-20 | ソニー株式会社 | マイクロコンピュータのクロック生成回路 |
JPH0362611A (ja) * | 1989-07-31 | 1991-03-18 | Nec Corp | クロック発生回路 |
JPH04326410A (ja) | 1991-04-26 | 1992-11-16 | Mitsubishi Electric Corp | クロック監視装置 |
US5517095A (en) * | 1991-10-03 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for operating polyphase DC motors using a PWM chopping signal in zero crossing determination |
JPH05233091A (ja) * | 1992-02-18 | 1993-09-10 | Nec Corp | クロック発生回路 |
US6269061B1 (en) * | 1993-10-07 | 2001-07-31 | Sony Corporation | Servo control system for disk player |
JP3477941B2 (ja) * | 1994-11-25 | 2003-12-10 | ソニー株式会社 | ディスク再生装置の信号処理回路 |
US5852728A (en) * | 1995-01-12 | 1998-12-22 | Hitachi, Ltd. | Uninterruptible clock supply apparatus for fault tolerant computer system |
US6084364A (en) * | 1996-12-19 | 2000-07-04 | Stmicroelectronics, Inc. | Using different frequency clocks to clock counters of a driver circuit at spin-up and at regulation |
US6128433A (en) * | 1997-12-31 | 2000-10-03 | Indigita Corporation | Controlling frequency drift of a digital video tape drive |
KR100363816B1 (ko) * | 1998-05-13 | 2002-12-11 | 미쓰비시덴키 가부시키가이샤 | 클록이상검출기 및 클록이상 검출장치 |
JP2000112756A (ja) * | 1998-10-08 | 2000-04-21 | Toshiba Corp | Cpu動作制御装置および方法 |
US6194969B1 (en) * | 1999-05-19 | 2001-02-27 | Sun Microsystems, Inc. | System and method for providing master and slave phase-aligned clocks |
JP2002366252A (ja) * | 2001-06-11 | 2002-12-20 | Kenwood Corp | 動作周波数制御システム、携帯情報処理端末、動作周波数制御方法及びプログラム |
US7523111B2 (en) * | 2002-12-02 | 2009-04-21 | Silverbrook Research Pty Ltd | Labelling of secret information |
-
2009
- 2009-10-05 WO PCT/JP2009/005155 patent/WO2010067495A1/ja active Application Filing
- 2009-10-05 JP JP2010541965A patent/JP5199392B2/ja active Active
-
2011
- 2011-06-03 US US13/153,014 patent/US8638154B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876877A (ja) * | 1994-09-06 | 1996-03-22 | Fujitsu Ltd | 異常発振検出回路 |
JPH10124167A (ja) * | 1996-10-17 | 1998-05-15 | Miyagi Oki Denki Kk | システムクロック切り換え装置 |
JP2002296309A (ja) * | 2001-03-29 | 2002-10-09 | Nec Eng Ltd | 周波数異常検出回路およびそれに用いる異常検出値設定回路 |
JP2006287736A (ja) * | 2005-04-01 | 2006-10-19 | Nec Electronics Corp | 検出回路及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2010067495A1 (ja) | 2010-06-17 |
US20110234137A1 (en) | 2011-09-29 |
JPWO2010067495A1 (ja) | 2012-05-17 |
US8638154B2 (en) | 2014-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8154233B2 (en) | Sensorless method and related device for starting a three-phase brushless direct-current motor | |
JP5199392B2 (ja) | システムクロック監視装置およびモータ制御システム | |
JP2008245378A (ja) | モータ駆動集積回路 | |
JP5331523B2 (ja) | 誤配線検出機能を備えた三相同期電動機の制御装置 | |
JP5610419B2 (ja) | モータ駆動回路及びそれを備えたモータ | |
JP5513359B2 (ja) | 半導体装置及び自動車用コントロールシステム | |
JP2012034465A (ja) | モータ駆動装置およびそれを用いた冷却装置、多相センサレスモータの状態の判定方法 | |
JP2011130548A (ja) | 加減速検出回路 | |
JP2006238670A (ja) | 3相ブラシレスモータの駆動装置 | |
US20050162107A1 (en) | Motor drive apparatus | |
JP2010206967A (ja) | モータ過負荷検出装置 | |
WO2011052112A1 (ja) | システムクロック監視装置およびモータ制御システム | |
WO2014054332A1 (ja) | 電力変換装置 | |
JP2006269930A (ja) | パルス制御回路 | |
JP2015053752A (ja) | モータ駆動制御装置及びモータ駆動制御装置の制御方法 | |
JP2005186187A (ja) | モータの回転停止検出装置 | |
JP2004027987A (ja) | ファン寿命検出装置 | |
JP2006325346A (ja) | ブラシレスモータの制御方法およびブラシレスモータの制御装置並びにブラシレスモータ装置 | |
JP4351193B2 (ja) | 電子時計 | |
JP2012090448A (ja) | モータ駆動装置 | |
JP2008252864A (ja) | 半導体装置及びその駆動方法 | |
JP5835923B2 (ja) | ステッピングモータの駆動回路および集積回路 | |
JP5446491B2 (ja) | 電動機の安全装置 | |
JP6927053B2 (ja) | 回転角度検出装置 | |
JP2010035312A (ja) | Dcモータ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5199392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |